发光二极管芯片的制作方法

发光二极管芯片的制作方法
【专利摘要】本发明提供一种发光二极管芯片，包括半导体组件层、第一电极、电流阻挡层、电流分散层及第二电极。半导体组件层包括第一型掺杂半导体层、第二型掺杂半导体层及位于第一型与第二型掺杂半导体层之间的发光层。第一电极与第一型掺杂半导体层电性连接。电流阻挡层配置于第二型掺杂半导体层上。电流阻挡层夹于电流分散层与第二型掺杂半导体层之间。第二电极配置于电流分散层上并与第二型掺杂半导体层电性连接。电流阻挡层具有面向半导体组件层的第一表面、背向半导体组件层的第二表面以及第一斜面。第一斜面连接于第一表面与第二表面之间且相对于第一表面与第二表面倾斜。本发明提供的多种发光二极管芯片具有优良的性能。
【专利说明】
发光二极管芯片
技术领域
[0001]本发明涉及一种发光组件，尤其涉及一种发光二极管(Light-Emitting D1de，LED)芯片。
【背景技术】
[0002]随着半导体科技的进步，现今的发光二极管已具备了高亮度与高演色性等特性，加上发光二极管具有省电、体积小、低电压驱动以及不含汞等优点，发光二极管已广泛地应用在显示器与照明等领域。一般而言，发光二极管芯片的发光效率与发光二极管芯片的内部量子效率(即光取出率)相关。当发光层所发出的光线有更多比率可以穿透出发光二极管芯片时，代表着发光二极管芯片的内部量子效率较佳。发光二极管芯片的电极通常是由金属材质所制造，由于金属材质的不透光性，发光二极管芯片上被电极覆盖的区域所发出的光线无法有效的被利用。如此一来，会造成电能的浪费。因此，已知已发展出一种在电极与半导体组件层之间制作电流阻挡层的技术，然而，通过电流阻挡层来提升发光二极管芯片的发光效率仍然存在许多改善的空间。因此，如何进一步提升发光二极管芯片的性能，实为目前研发人员研发的重点之一。

【发明内容】

[0003]本发明提供多种发光二极管芯片，其性能佳。
[0004]本发明提出一种发光二极管芯片，包括半导体组件层、第一电极、电流阻挡层、电流分散层及第二电极。半导体组件层包括第一型掺杂半导体层、第二型掺杂半导体层及位于第一型与第二型掺杂半导体层之间的发光层。第一电极与第一型掺杂半导体层电性连接。电流阻挡层配置于第二型掺杂半导体层上。电流阻挡层夹于电流分散层与第二型掺杂半导体层之间。第二电极配置于电流分散层上并与第二型掺杂半导体层电性连接。电流阻挡层具有面向半导体组件层的第一表面、背向半导体组件层的第二表面以及第一斜面。第一斜面连接于第一表面与第二表面之间且相对于第一表面与第二表面倾斜。
[0005]本发明提出另一种发光二极管芯片，包括半导体组件层、第一电极、电流阻挡层、电流分散层及第二电极。半导体组件层包括第一型掺杂半导体层、发光层以及第二型掺杂半导体层。发光层位于第一型掺杂半导体层与第二型掺杂半导体层之间。第一电极与第一型掺杂半导体层电性连接。电流阻挡层配置于第二型掺杂半导体层上。电流阻挡层包括至少一第一电流阻挡子层以及至少一第二电流阻挡子层。至少一第一电流阻挡子层与至少一第二电流阻挡子层相堆叠。电流阻挡层配置于电流分散层与第二型掺杂半导体层之间。第二电极与第二型掺杂半导体层电性连接。
[0006]基于上述，在本发明一实施例中，发光二极管芯片的电流阻挡层具有斜面。藉此，当电流分散层覆盖电流阻挡层时，电流分散层在斜面附近的披覆性佳，进而能够提升发光二极管芯片的性能。此外，在本发明另一实施例中，电流分散层包括反射层。藉此，电流分散层可将由发光层射向电极的光束反射至它处，进而使发光层发出的光束不易被遮光的电极阻挡而从它处出光，以提升发光二极管芯片的亮度。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0008]图1A至图1C是依据本发明第一实施例的发光二极管芯片的剖面示意图；
[0009]图2A至图2E是依据本发明第一实施例的不同发光二极管芯片的上视示意图；
[0010]图3A至图3C是依据本发明第二实施例的不同发光二极管芯片的上视示意图；
[0011]图4A至图4B是依据本发明第三实施例的不同发光二极管芯片的剖面示意图；
[0012]图5A至图f5D是图4A实施例的发光二极管芯片制作方法流程示意图；
[0013]图6A至图6B是依据本发明第四实施例的不同发光二极管芯片的上视示意图；
[0014]图7A是依据本发明第五实施例的发光二极管芯片的上视示意图；
[0015]图7B是图7A的发光二极管芯片沿着线段A-A’的剖面示意图；
[0016]图7C至图7F、图7G至图7J以及图7K至图7M是依据本发明第六实施例的不同发光二极管芯片制作方法流程示意图；
[0017]图8A是依据本发明第七实施例的发光二极管芯片的上视示意图；
[0018]图SB是图8A的发光二极管芯片沿着线段B-B’的剖面示意图；
[0019]图9A是依据本发明第八实施例的发光二极管芯片的上视示意图；
[0020]图9B是图9A的发光二极管芯片沿着线段C-C’的剖面示意图；
[0021 ]图1OA是依据本发明第九实施例的发光二极管芯片的上视示意图；
[0022]图1OB是图1OA的发光二极管芯片沿着线段D-D’的剖面示意图；
[0023]图1OC至图1OF是图1OA实施例的发光二极管芯片制作方法流程示意图；
[0024]图1lA是依据本发明第十实施例的发光二极管芯片的上视示意图；
[0025]图1lB是图1lA的发光二极管芯片沿着线段E-E’的剖面示意图；
[0026]图12A是依据本发明第十一实施例的发光二极管芯片的上视示意图；
[0027]图12B是图12A的发光二极管芯片沿着线段F-F’的剖面示意图；
[0028]图13A是依据本发明第十二实施例的发光二极管芯片的上视示意图；
[0029]图13B是图13A的发光二极管芯片沿着线段G-G’的剖面示意图；
[0030]图14A是依据本发明第十三实施例的发光二极管芯片的上视示意图；
[0031]图14B是图14A的发光二极管芯片沿着线段H-H’的剖面示意图；
[0032]图15A是依据本发明第十四实施例的发光二极管芯片的上视示意图；
[0033]图15B是图15A的发光二极管芯片沿着线段Ι-Γ的剖面示意图；
[0034]图16A是依据本发明第十五实施例的发光二极管芯片的上视示意图；
[0035]图16B是图16A的发光二极管芯片沿着线段J-J’的剖面示意图；
[0036]图17A是依据本发明第十六实施例的发光二极管芯片的上视示意图；
[0037]图17B是图17A的发光二极管芯片沿着线段K-K’的剖面示意图；
[0038]图18A是依据本发明第十七实施例的发光二极管芯片的上视示意图；
[0039]图18B是图18A的发光二极管芯片沿着线段L-L’的剖面示意图；
[0040]图19A至图19C是依据本发明第十八实施例的多种发光二极管芯片的剖面示意图；
[0041]图20为本发明一实施例的第二型掺杂半导体层、电流阻挡层以及电流分散挡层的放大示意图；
[0042]图21为比较例的第二型掺杂半导体层、电流阻挡层以及电流分散挡层的放大示意图；
[0043]图22A为本发明一实施例的电流阻挡层的放大示意图；
[0044]图22B为本发明另一实施例的电流阻挡层的放大示意图；
[0045]图23A是依据本发明第十九实施例的发光二极管芯片的上视示意图；
[0046]图23B是图23A的发光二极管芯片沿着线段A-A’的剖面示意图；
[0047]图24A是依据本发明第二十实施例的发光二极管芯片的上视示意图；
[0048]图24B是图24A的发光二极管芯片沿着线段B-B，的剖面示意图；
[0049]图25A是依据本发明第二十一实施例的发光二极管芯片的上视示意图；
[0050]图25B是图25A的发光二极管芯片沿着线段D-D’的剖面示意图；
[0051]图26A是依据本发明第二十二实施例的发光二极管芯片的上视示意图；
[0052]图26B是图26A的发光二极管芯片沿着线段E-E’的剖面示意图。
[0053]附图标记:
[0054]100a、100b、100c、200、300a、300b、300c、300d、400a、400b、400c、400d、400e、400f、400g、400h、4001、400j、400k、4001、400m、400n、100aA、10bA、100cA、400aA、400dA、400fA、400gA:发光二极管芯片
[0055]110:半导体组件层
[0056]112:第一型掺杂半导体层
[0057]114:发光层
[0058]116:第二型掺杂半导体层
[0059]120、420、420a、420b、420c、420d:第一电极
[0060]130、13(^、230、430、430，、43(^:电流阻挡层
[0061]130f、430f:第一表面
[0062]130g、430g:第二表面
[0063]130h、430h:第一斜面
[0064]130d:侧壁
[0065]130e:底面
[0066]132、232:主体
[0067]134、234:延伸部
[0068]134a、234a:电流阻挡图案
[0069]134b、234b:连接图案
[0070]136、138:第一电流阻挡子层
[0071]137、139:第二电流阻挡子层
[0072]140、140a、140b、440、440a、440al、440a2、440b、440bl、440b2、440c、440cl、440c2、440d、440dl、440d2:电流分散层
[0073]150、450:第二电极
[0074]152:焊垫
[0075]154:指部
[0076]160:缓冲层
[0077]170:保护层
[0078]422、422a、422b、422c、422d:焊部[0079 ]424、424a、424b、424c、424d:支部
[0080]480、480’、480A、480m、480aA、480b、480bl、480b2、480c、480cA、480d、480dA、480e、480f、480f 1、480f2、480g、480h、480i:绝缘层
[0081 ]480 j:第三表面
[0082]480k:第四表面
[0083]4801:第二斜面
[0084]A-A，、B-B，、C_C，、D_D，、E_E，、F_F，、G_G，、H_H，、Ι-Γ、J-J，、K_K，、L_L，:线段
[0085]h:孔洞
[0086]Rl:外露区
[0087]R2、R3:区域
[0088]S:侧壁
[0089]S1:第一表面
[0090]S2:第二表面
[0091]SUB:基板
[0092]Θ1、Θ2:锐角
[0093]Θ1，:角度
【具体实施方式】
[0094]【第一实施例】
[0095]图1A至图1C是依据本发明第一实施例的发光二极管芯片的剖面示意图，而图2Α至图2Ε是依据本发明第一实施例的不同发光二极管芯片的上视示意图。
[0096]请参照图1Α，本实施例的发光二极管芯片10a包括一半导体组件层110、一第一电极120、一电流阻挡层130、一电流分散层140以及一第二电极150。半导体组件层110包括一第一型掺杂半导体层112、一发光层114以及一第二型掺杂半导体层116，其中发光层114位于第一型掺杂半导体层112与第二型掺杂半导体层116之间。第一电极120与第一型掺杂半导体层112电性连接。电流阻挡层130配置于第二型掺杂半导体层116上，且电流阻挡层130包括一主体132以及一从主体132延伸的延伸部134。电流分散层140配置于第二型掺杂半导体层116上以覆盖电流阻挡层130。第二电极150经由电流分散层140与第二型掺杂半导体层116电性连接，其中第二电极150包括一焊垫152以及一从焊垫152延伸的指部154，焊垫152位于主体132上方，而指部154位于延伸部134上方，且指部154的部分区域未与延伸部134重叠。
[0097]请参照图1Β，图1B中的发光二极管芯片10b与前述实施例的发光二极管芯片10a主要的差异在于:焊垫152贯穿电流分散层140与主体132，且焊垫152与第二型掺杂半导体层116接触，其中电流分散层140覆盖被焊垫152贯穿的主体132的一侧壁S。
[0098]请参照图1C，图1C中的发光二极管芯片10c与前述实施例的发光二极管芯片10b主要的差异在于:电流分散层140未覆盖被焊垫152贯穿的主体132的一侧壁S。换言之，贯穿电流分散层140与主体132的焊垫152会直接与主体132的侧壁S接触或连接。
[0099]由于指部154的部分区域未与电流阻挡层130的延伸部134重叠，因此施加于第二电极150的驱动电流可以轻易地经由这些未与延伸部134重叠的区域(即电流聚集区域)传输至半导体组件层110中。换言之，本实施例可通过延伸部134与指部154的图案设计以及二个的重叠情况来控制发光二极管芯片100中电流聚集区域的位置，进而提升发光二极管芯片100的发光效率。
[0100]在本实施例中，发光层114配置于第一型掺杂半导体层112上以暴露出部分的第一型掺杂半导体层112，且第一电极120配置于发光层114所暴露出的部分第一型掺杂半导体层112上。换言之，本实施例的发光二极管芯片100为水平式(horizontal type)发光二极管芯片。举例而言，半导体组件层110中的第一型掺杂半导体层112例如为N型掺杂半导体层，而第二型掺杂半导体层116例如为P型掺杂半导体层，且发光层114例如由多个交替堆叠的井层(well layers)以及阻障层(barrier layer)所构成的多重量子井层(MultipleQuantum Well，MQW)。此外，本实施例的半导体组件层110例如是通过磊晶制程制作于一基板SUB上，而此基板SUB可为蓝宝石基板、硅基板、碳化硅基板等。
[0101]值得注意的是，前述的半导体组件层110可进一步包括一缓冲层160，此缓冲层160通常会在第一型掺杂半导体层112制作之前，先形成于基板SUB上。换言之，缓冲层160可选择性地形成于基板SUB与半导体组件层110之间，以提供适当应力释放并且改善后续形成的薄膜的磊晶品质。
[0102]在本实施例中，第一电极120例如是与第一型掺杂半导体层112具有良好欧姆接触的金属材质，电流阻挡层130的材质例如是介电层，电流分散层140的材质例如是透明导电材料，而第二电极150例如是与电流分散层140具有良好欧姆接触的金属材质。举例而言，第一电极120的材质包括铬(Cr)、金(Au)、铝(Al)、钛(Ti)等导电材料，电流阻挡层130的材质包括氧化硅(S1x)、氮化硅(SiNx)等介电材料，电流分散层140的材质包括铟锡氧化物(ITO)、铟锌氧化物(IZO)等透明导电材料；而第二电极150的材质包括铬(Cr)、金(Au)、铝(Al)、钛(Ti)等导电材料。
[0103]本实施例的电流阻挡层130可采用不同设计，以下将搭配图2A至图2E针对不同设计的电流阻挡层130进行描述。
[0104]如图2A所示，本实施例的延伸部134可包括多个彼此分离的电流阻挡图案134a，且电流阻挡图案134a沿着指部154的延伸方向排列。举例而言，电流阻挡图案134a为块状图案。从图2A可知，彼此相互分离的电流阻挡图案134a可以有效地阻挡来自于指部154的电流，而相邻电流阻挡图案134a之间的区域则可被视为电流聚集的区域。值得注意的是，前述任二相邻的电流阻挡图案134a之间的间距可以依据实际设计需求而做适度的更动，以调整电流聚集区域的大小。
[0105]如图2B所示，本实施例的延伸部134可包括多个沿着指部154的延伸方向排列的电流阻挡图案134a以及多个连接图案134b，其中任二相邻的电流阻挡图案134a通过对应的连接图案134b而彼此连接。连接图案134b与指部154部分重叠，且在沿着指部154的延伸方向上各个连接图案134b的宽度小于指部154的宽度。举例而言，电流阻挡图案134a为块状图案，而连接图案134b为条状图案。从图2B可知，前述的电流阻挡图案134a可以有效地阻挡来自于指部154的电流，由于连接图案134b与指部154部分重叠，因此连接图案134b仍能局部地阻挡来自于指部154电流，且连接图案134b的周围区域可被视为电流聚集的区域。
[0106]如图2C所示，本实施例的延伸部134可包括多个沿着指部154的延伸方向排列的电流阻挡图案134a以及多个连接图案134b，其中任二相邻的电流阻挡图案134a通过对应的连接图案134b而彼此连接。连接图案134b未与指部154重叠，且在沿着指部154的延伸方向上各个连接图案134b的宽度小于指部154的宽度。举例而言，电流阻挡图案134a为块状图案，而连接图案134b为条状图案。从图2C可知，前述的电流阻挡图案134a可以有效地阻挡来自于指部154的电流，而连接图案134b对于来自于指部154电流的阻挡效果较不明显，因此相邻电流阻挡图案134a之间的区域可被视为电流聚集的区域。
[0107]如图2D所示，本实施例的延伸部134同样可包括多个沿着指部154的延伸方向排列的电流阻挡图案134a以及多个连接图案134b，其中任二相邻的电流阻挡图案134a通过对应的连接图案134b而彼此连接，然而，图2C中的连接图案134b未与指部154重叠。举例而言，电流阻挡图案134a为块状图案，而连接图案134b为弧状图案。从图2C可知，前述的电流阻挡图案134a可以有效地阻挡来自于指部154的电流，而连接图案134b对于来自于指部154电流的阻挡效果较不明显，因此相邻电流阻挡图案134a之间的区域可被视为电流聚集的区域。
[0108]如图2E所示，本实施例的延伸部134可为波浪状图案，且此波浪状图案与指部154具有多个交点。值得注意的是，在波浪状图案与指部154的交叉处，来自于指部154的电流未被有效的阻挡，然，在指部154的其他位置上，连接图案134b对于来自于指部154电流的阻挡效果较不明显，因此，除了波浪状图案与指部154的交叉处之外，其余位置皆可被视为电流聚集的区域。
[0109]【第二实施例】
[0110]图3A至图3C是依据本发明第二实施例的不同发光二极管芯片的上视示意图。请参照图1A至图1C与图3A，本实施例的发光二极管芯片200包括一半导体组件层110、一第一电极120、一电流阻挡层230、一电流分散层140以及一第二电极150。半导体组件层110包括一第一型掺杂半导体层112、一发光层114以及一第二型掺杂半导体层116，其中发光层114位于第一型掺杂半导体层112与第二型掺杂半导体层116之间。第一电极120与第一型掺杂半导体层112电性连接。电流阻挡层230包括一主体232以及一从主体232延伸的延伸部234。电流阻挡层230配置于第二型掺杂半导体层上116。电流分散层140配置于第二型掺杂半导体层116上以覆盖电流阻挡层230。第二电极10经由电流分散层140与第二型掺杂半导体层116电性连接，其中第二电极150包括一焊垫152以及一从焊垫152延伸的指部154，焊垫152位于主体132上方，而指部154位于延伸部134上方，且延伸部234在沿着指部154的延伸方向上具有多种宽度。
[0111]由于延伸部234在沿着指部154的延伸方向上具有多种宽度，因此延伸部234可以被区分为宽度不同的多个部分。具体而言，延伸部234中宽度越大的部分对于来自于第二电极150的驱动电流的阻挡能力越高，而延伸部234中宽度越小的部分对于来自于第二电极150的驱动电流的阻挡能力越低。本实施例可通过具有多种宽度的延伸部234来控制发光二极管芯片200中电流聚集区域的位置，进而提升发光二极管芯片200的发光效率。
[0112]在本实施例中，发光层114配置于第一型掺杂半导体层112上以暴露出部分的第一型掺杂半导体层112，且第一电极120配置于发光层114所暴露出的部分第一型掺杂半导体层112上。换言之，本实施例的发光二极管芯片200为水平式(horizontal type)发光二极管芯片。举例而言，半导体组件层110中的第一型掺杂半导体层112例如为N型掺杂半导体层，而第二型掺杂半导体层116例如为P型掺杂半导体层，且发光层114例如由多个交替堆叠的井层(well layers)以及阻障层(barrier layer)所构成的多重量子井层(MultipleQuantum Well，MQW)。此外，本实施例的半导体组件层110例如是通过磊晶制程制作于一基板SUB上，而此基板SUB可为蓝宝石基板、硅基板、碳化硅基板等。
[0113]值得注意的是，前述的半导体组件层110可进一步包括一缓冲层160，此缓冲层160通常会在第一型掺杂半导体层112制作之前，先形成于基板SUB上。换言之，缓冲层160可选择性地形成于基板SUB与半导体组件层110之间，以提供适当应力释放并且改善后续形成的薄膜的磊晶品质。
[0114]在本实施例中，第一电极120例如是与第一型掺杂半导体层112具有良好欧姆接触的金属材质，电流阻挡层230的材质例如是介电层，电流分散层140的材质例如是透明导电材料，而第二电极150例如是与电流分散层140具有良好欧姆接触的金属材质。举例而言，第一电极120的材质包括(Cr)、金(Au)、铝(Al)、钛(Ti)等导电材料，电流阻挡层230的材质包括氧化硅(S1x)、氮化硅(SiNx)__等介电材料，电流分散层140的材质包括铟锡氧化物(ITO)、铟锌氧化物(IZO)等透明导电材料；而第二电极150的材质包括(Cr)、金(Au)、铝(Al)、钛(Ti)等导电材料。
[0115]本实施例的电流阻挡层230可采用不同设计，以下将搭配图3A至图3C针对不同设计的电流阻挡层230进行描述。
[0116]如图3A与图3B所示，本实施例的延伸部234的宽度可在沿着指部154的延伸方向上呈周期性变化。详言之。延伸部234具有两种或多种宽度，且延伸部234在任一处的宽度皆大于指部154的宽度(如图3A所示)，或者延伸部234在部分区域的宽度会等于指部154的宽度，而在其他区域的宽度会大于指部154的宽度(如图3B所示)。举例而言，本实施例的延伸部234包括多个沿着指部154的延伸方向排列的电流阻挡图案234a及多个连接图案234b，其中电流阻挡图案234a通过连接图案234b彼此连接。此外，连接图案234b与指部154重叠，且在沿着指部154的延伸方向上各个连接图案234b的宽度大于指部154的宽度(如图3A所示)，或者各个连接图案234b的宽度会等于指部154的宽度(如图3B所示)。如图3C所示，在本实施例的电流阻挡层230中，延伸部234的宽度在沿着指部154的延伸方向上渐变，且在越靠近第一电极120处，延伸部234的宽度越大。
[0117]【第三实施例】
[0118]图4A至图4B是依据本发明第三实施例的不同发光二极管芯片的剖面示意图，请先参考图4A。在本实施例中，发光二极管芯片300a类似于图1A实施例的发光二极管芯片100a。发光二极管芯片300a的构件以及相关叙述可参考图1A实施例的发光二极管芯片100a，在此便不再赘述。发光二极管芯片300a与发光二极管芯片10a的差异在于，发光二极管芯片300a包括电流分散层140a以及电流分散层140b。电流分散层140a配置于第二型掺杂半导体层116上以覆盖电流阻挡层130，而电流分散层140b配置于第一型掺杂半导体层112上。在本实施例中，发光二极管芯片300a还包括保护层170，配置于半导体组件层110上。电流分散层140a以及电流分散层140b配置于保护层170以及半导体组件层110之间。具体而言，保护层170设置于电流分散层140a以及电流分散层140b上，且保护层170的材料系可以是可透光的膜层，例如是氧化硅。保护层170材料的折射率例如是介于1.4到1.6之间。
[0119]在本实施例中，电流分散层140a以及电流分散层140b的材质包括透明导电材料。此外，电流分散层140a的折射率介于保护层170以及第二型掺杂半导体层116的折射率之间，且电流分散层140b的折射率介于保护层170以及第一型掺杂半导体层112的折射率之间。举例而言，电流分散层140b(或电流分散层140a)的折射率例如是1.9，保护层170的折射率例如是介于1.4到1.6之间，而第一型掺杂半导体层112(或第二型掺杂半导体层116)的折射率例如是2.3。具体而言，由于本实施利中，呈堆叠结构的第一型掺杂半导体层112、电流分散层140b以及保护层170其折射率呈现渐进地变化，因此电流分散层140b消除了保护层170与第一型掺杂半导体层112之间的折射率落差。当光线依序通过第一型掺杂半导体层112、电流分散层140b以及保护层170时，由于此堆叠结构之间的折射率差异较小，因此发光层114所发出的光线具有较大的全反射角，使其较不容易发生全反射而提高折射的比例，进而增加发光二极管芯片300a的出光效率。在本实施例中，电流分散层140a以及电流分散层140b的材料为铟锡氧化物。然而在一些实施例中，电流分散层140a以及电流分散层140b的材料亦可以为铟锡氧化物(ΙΤ0)、镍(Ni)、金(Au)、铬(Cr)、钛(Ti)、铝(Al)或其组合，本发明并不以此为限。
[0120]在本实施例中，如同图1A实施例的发光二极管芯片10a，发光二极管芯片300a可以通过延伸部134与指部154的图案设计以及二个的重叠情况来控制发光二极管芯片300a中电流聚集区域的位置，进而提升发光二极管芯片300a的发光效率。
[0121]接着，请参考图4B。在本实施例中，发光二极管芯片300b类似于图4A实施例的发光二极管芯片300a。发光二极管芯片300b的构件以及相关叙述可参考图4A实施例的发光二极管芯片300a，在此便不再赘述。发光二极管芯片300b与发光二极管芯片300a的差异在于，发光二极管芯片300b不包括电流阻挡层。除此之外，在本实施例中，电流分散层140a的折射率介于保护层170以及第二型掺杂半导体层116的折射率之间，且电流分散层140b的折射率介于保护层170以及第一型掺杂半导体层112的折射率之间。因此，如同图4A实施例的发光二极管芯片300a，发光二极管芯片300b的发光层114所发出的光线较不容易发生全反射，使得发光二极管芯片300b的出光效率增加。
[0122]图5A至图5D是图4B实施例的发光二极管芯片制作方法流程示意图，请先参考图5A。在本实施例中，图4A实施例的发光二极管芯片300a的制作方法包括成长半导体组件层110于基板SUB上。半导体组件层110具有第一型掺杂半导体层112、发光层114以及第二型掺杂半导体层116。具体而言，第一型掺杂半导体层112形成于基板SUB上，发光层114形成于第一型掺杂半导体层112上，而第二型掺杂半导体层116形成于发光层114上。另外，在本实施例中，于第一型掺杂半导体层112制作之前，先形成缓冲层160于基板SUB上。
[0123]接着，请参考图5A以及图5B。在本实施例中，发光层114配置于第一型掺杂半导体层112上以暴露出部分第一型掺杂半导体层112。具体而言，第一型掺杂半导体层112、发光层114以及第二型掺杂半导体层116例如是通过磊晶而形成。另外，通过蚀刻，使部分第一型掺杂半导体层112、发光层114以及第二型掺杂半导体层116被移除，使部分第一型掺杂半导体层112暴露而出。在本实施例中，发光二极管芯片300a的制作方法包括形成电流分散层140a于第二型掺杂半导体层116上，以及电流分散层140b于发光层114所暴露出的部分第一型掺杂半导体层112上。具体而言，电流分散层140a以及电流分散层140b可进一步经蚀刻保留部分区域暴露第一型掺杂半导体层112以及第二型掺杂半导体层116，以提供后续设置电极的空间，同时，避免电流分散层140a与电流分散层140b彼此连接而造成短路。
[0124]请参考图5C，在本实施例中，发光二极管芯片300a的制作方法包括形成第一电极120以及第二电极150，使第一电极120以及第二电极150分别电性连接于第一型掺杂半导体层112以及电流分散层140a。具体而言，第一电极120配置于发光层114所暴露出的部分第一型掺杂半导体层112上。
[0125]接着，请参考图5D，在本实施例中，发光二极管芯片300a的制作方法包括形成保护层170于半导体组件层110的表面，并覆盖部分电流分散层140a以及部分电流分散层140b。具体而言，电流分散层140a的折射率介于保护层170以及第二型掺杂半导体层116的折射率之间，且电流分散层140b的折射率介于保护层170以及第一型掺杂半导体层112的折射率之间。
[0126]【第四实施例】
[0127]图6A至图6B是依据本发明第四实施例的不同发光二极管芯片的上视示意图，请参考图6A以及图6B。在本实施例中，图6A的发光二极管芯片300c以及图6B的发光二极管芯片300d类似于图3C实施例的发光二极管芯片200。发光二极管芯片300c的构件以及相关叙述以及发光二极管芯片300d的构件以及相关叙述可参考图3C实施例的发光二极管芯片200，在此便不再赘述。在本实施例中，图6A的发光二极管芯片300c以及图6B的发光二极管芯片300d的差异之处在于，发光二极管芯片300c的电流分散层140b接触第一电极120的侧边，而发光二极管芯片300d的电流分散层140b未接触第一电极120的侧边。具体而言，电流分散层140b可通过改变制程中的光罩的技术手段，而被控制其是否接触第一电极120的侧边，本发明并不以此为限。另外，本发明实施例的电流分散层140a以及电流分散层140b对电性的影响低。因此，电流分散层140a以及电流分散层140b可以在不影响发光二极管芯片电性表现的情况下，减少光线出光路径上的折射率变化差异，而使得发光二极管芯片的出光效率增加。
[0128]【第五实施例】
[0129]图7A是依据本发明第五实施例的发光二极管芯片的上视示意图，而图7B是图7A的发光二极管芯片沿着线段A-A’的剖面示意图。在本实施例中，发光二极管芯片400a类似于图1A的发光二极管芯片100a。具体而言，发光二极管芯片400a包括半导体组件层110、电流分散层440、第一电极420、绝缘层480以及第二电极450。半导体组件层110包括第一型掺杂半导体层112、发光层114以及第二型掺杂半导体层116。发光层114位于第一型掺杂半导体层112与第二型掺杂半导体层116之间。在本实施例中，电流分散层440配置于第二型掺杂半导体层116上。第一电极420与第一型掺杂半导体层112电性连接，且绝缘层480配置于第一电极420与第一型掺杂半导体层112之间。另外，第二电极450经由电流分散层440与第二型掺杂半导体层116电性连接。具体而言，发光二极管芯片400a还包括电流阻挡层430，配置于电流分散层440与第二型掺杂半导体层116之间。电流阻挡层430可以例如是如图1A实施例的发光二极管芯片10a的电流阻挡层130，亦可以是其他形式的电流阻挡层，本发明并不以此为限。另外，发光二极管芯片400a的构件、构件配置情形以及相关叙述可参考图1A的发光二极管芯片I OOa，在此便不再赘述。
[0130]在本实施例中，第一电极420包括焊部422以及从焊部422延伸的支部424。具体而言，焊部422配置于绝缘层480的上方。绝缘层480用以阻挡电子自第一电极420的焊部422流通至第一型掺杂半导体层112，使电子自第一电极420的焊部422流经支部424，并使电子通过支部424流通至第一型掺杂半导体层112。在本实施例中，由于这些支部424由焊部422延伸至距离焊部422较远的位置，因此由外界驱动发光二极管芯片400a所提供的电子会由焊部422流经支部424，并经由支部424分散到距离焊部422较远的位置，使得电子得以流入距离焊部422较远的位置所对应的第一型掺杂半导体层112部分。具体而言，外界驱动发光二极管芯片400a所提供的电子通过于第一型掺杂半导体层112上分布的支部424而流入第一型掺杂半导体层112的对应位置。因此，第一型掺杂半导体层112接收到电子的区域至少包括支部424与第一型掺杂半导体层112相接触的区域，使得第一电极420提供的电子与第二电极450提供的电洞的复合机率增加而产生更多光子，进而提升发光二极管芯片400a的发光效率。
[0131]在本实施例中，绝缘层480的材质例如是介电层，举例而言，绝缘层480的材质包括氧化硅(S1x)、氮化硅(SiNx)等介电材料。在一些实施例中，绝缘层480的材质亦可以是其他类型的介电材料，且绝缘层480的材质可以与电流阻挡层430的材质相同或者不相同，本发明并不以此为限。另外，在本实施例中，发光二极管芯片400a可以包括如图4A以及图4B实施例的发光二极管芯片300a的保护层170，本发明亦不以此为限。
[0132]【第六实施例】
[0133]图7C至图7F、图7G至图7J以及图7K至图7M是依据本发明第六实施例的不同发光二极管芯片制作方法流程示意图，请先参考图7C至图7F，同时参考图5A至图5D。在本实施例中，发光二极管芯片400a结构相同于图7A以及图7B实施例的发光二极管芯片400a。本实施例的发光二极管芯片400a制作方法类似于图5A至图5D实施例的发光二极管芯片300a制作方法。具体而言，请先参考图7C，本实施例发光二极管芯片400a制作方法包括成长半导体组件层110于基板SUB上。半导体组件层110具有第一型掺杂半导体层112、发光层114以及第二型掺杂半导体层116。第一型掺杂半导体层112形成于基板SUB上，发光层114形成于第一型掺杂半导体层112上，而第二型掺杂半导体层116形成于发光层114上。另外，在本实施例中，于第一型掺杂半导体层112制作之前，先形成缓冲层160于基板SUB上。除此之外，发光层114配置于第一型掺杂半导体层112上以暴露出部分第一型掺杂半导体层112。接着，请参考图7D，形成电流阻挡层430以及电流分散层440于第二型掺杂半导体层116上，且电流阻挡层430位于电流分散层440以及第二型掺杂半导体层116之间。
[0134]之后，请参考图7Eο在本实施例中，发光二极管芯片400a制作方法包括形成绝缘层480于发光层114所暴露出的部分第一型掺杂半导体层112上。接着，请参考图7F，形成第一电极420以及第二电极450，使第一电极420以及第二电极450分别电性连接于第一型掺杂半导体层112以及电流分散层440，以形成发光二极管芯片400a。具体而言，发光二极管芯片400a的第一电极420包括焊部422以及从焊部422延伸的支部424，且焊部422配置于绝缘层480的上方。
[0135]图7G至图7J是本发明第六实施例的其他发光二极管芯片制作方法流程示意图，请参考图7G至图7J，同时参考图7C至图7F。发光二极管芯片400b类似于图7C至图7F的发光二极管芯片400a，且本实施例的发光二极管芯片400b的制作方法类似于图7C至图7F实施例的发光二极管芯片400a的制作方法。在本实施例中，请先参考图7G，本实施例发光二极管芯片400b制作方法包括成长半导体组件层110于基板SUB上。另外，请参考图7H，形成电流分散层440于第二型掺杂半导体层116上。具体而言，发光二极管芯片400b的制作方法并没有形成电流阻挡层于第二型掺杂半导体层116上。接着，请参考图71，形成绝缘层480于发光层114所暴露出的部分第一型掺杂半导体层112上。之后，请参考图7J，形成第一电极420以及第二电极450，使第一电极420以及第二电极450分别电性连接于第一型掺杂半导体层112以及电流分散层440，以形成发光二极管芯片400b。
[0136]图7K至图7M是本发明第六实施例的其他发光二极管芯片制作方法流程示意图，请参考图7K至图7M，同时参考图7C至图7F。发光二极管芯片400c类似于图7C至图7F的发光二极管芯片400a，且本实施例的发光二极管芯片400c的制作方法类似于图7C至图7F实施例的发光二极管芯片400a的制作方法。在本实施例中，请先参考图7K，本实施例发光二极管芯片400c制作方法包括成长半导体组件层110于基板SUB上。另外，请参考图7L，形成电流阻挡层430’于第二型掺杂半导体层116上，且同时形成绝缘层480’于发光层114所暴露出的部分第一型掺杂半导体层112上。具体而言，电流阻挡层430’与绝缘层480’的材料可以是相同或者是不相同。另外，形成电流分散层440于第二型掺杂半导体层116上，使得电流阻挡层430’位于电流分散层440与第二型掺杂半导体层116之间。接着，请参考图7M，形成第一电极420以及第二电极450，使第一电极420以及第二电极450分别电性连接于第一型掺杂半导体层112以及电流分散层440，以形成发光二极管芯片400c。
[0137]【第七实施例】
[0138]图8A是依据本发明第七实施例的发光二极管芯片的上视示意图，而图SB是图8A的发光二极管芯片沿着线段B-B’的剖面示意图，请参考图8A以及图SB。在本实施例中，发光二极管芯片400d类似于图7A以及图7B实施例的发光二极管芯片400a。发光二极管芯片400d的构件以及相关叙述可参考图7A以及图7B的发光二极管芯片400a，在此便不再赘述。发光二极管芯片400d与发光二极管芯片400a的差异在于，发光二极管芯片400d的第一电极420a包括焊部422a以及从焊部422a延伸的支部424a。具体而言，焊部422a配置于绝缘层480m的上方，且焊部422a包覆绝缘层480m。在本实施例中，绝缘层480m配置于第一电极420a与第一型掺杂半导体层112之间，且第一电极420a包括从焊部422a延伸的支部424a。因此，在发光二极管芯片400d中，第一电极420a提供的电子与第二电极450提供的电洞的复合机率增加而产生更多光子，使得发光二极管芯片400d具有类似图7A以及图7B实施例的发光二极管芯片400a提升发光效率的效果。
[0139]【第八实施例】
[0140]图9A是依据本发明第八实施例的发光二极管芯片的上视示意图，图9B是图9A的发光二极管芯片沿着线段C-C’的剖面示意图，请参考图9A以及图9B。在本实施例中，发光二极管芯片400e类似于图7A以及图7B实施例的发光二极管芯片400a。发光二极管芯片400e的构件以及相关叙述可参考图7A以及图7B的发光二极管芯片400a，在此便不再赘述。发光二极管芯片400e与发光二极管芯片400a的差异在于，发光二极管芯片400e的绝缘层480b包括绝缘层480bl以及绝缘层480b2。在本实施例中，绝缘层480bl配置于第一电极420与第一型掺杂半导体层112之间，而绝缘层480b2配置于第二型掺杂半导体层116上。具体而言，绝缘层480b2包覆第二型掺杂半导体层116、发光层114以及第一型掺杂半导体层112暴露在外的部分。另外，在本实施例中，绝缘层480bl(绝缘层480b)、绝缘层480b2(绝缘层480b)以及电流阻挡层430可以是采用相同或是不相同的材料，本发明并不以此为限。在本实施例中，绝缘层480bl配置于第一电极420与第一型掺杂半导体层112之间，且第一电极420包括从焊部422延伸的支部424。因此，发光二极管芯片400e具有类似图7A以及图7B实施例的发光二极管芯片400a提升发光效率的效果。
[0141]【第九实施例】
[0142]图1OA是依据本发明第九实施例的发光二极管芯片的上视示意图，图1OB是图1OA的发光二极管芯片沿着线段D-D’的剖面示意图，请参考图1OA以及图10B。在本实施例中，发光二极管芯片400f类似于图7A以及图7B实施例的发光二极管芯片400a。发光二极管芯片400f的构件以及相关叙述可参考图7A以及图7B的发光二极管芯片400a，在此便不再赘述。发光二极管芯片400f与发光二极管芯片400a的差异在于，发光二极管芯片400f的绝缘层480c配置于第一型掺杂半导体层112上。第一型掺杂半导体层112上未配置绝缘层480c的部分形成区域R2。在本实施例中，发光二极管芯片400f的第一电极420b包括焊部422b以及从焊部422b延伸的支部424b，而支部424b配置于区域R2中。具体而言，在一些实施例中，配置于区域R2的支部424b与绝缘层480c具有适当的间隙。另外，绝缘层480c包覆第二型掺杂半导体层116、发光层114以及部分的第一型掺杂半导体层112。因此，发光二极管芯片400f不易发生短路，且得到较佳的保护。在本实施例中，绝缘层480c配置于第一电极420b与第一型掺杂半导体层112之间，且第一电极420b包括从焊部422b延伸的支部424b。因此，发光二极管芯片400f具有类似图7A以及图7B实施例的发光二极管芯片400a提升发光效率的效果。
[0143]图1OC至图1OF是图1OA实施例的发光二极管芯片制作方法流程示意图，请参考图1OC至图10F。发光二极管芯片400f的制作方法类似于图7C至图7F的发光二极管芯片400a的制作方法。请先参考图10C，本实施例发光二极管芯片400f制作方法包括成长半导体组件层110于基板SUB上。另外，请参考图10D，形成电流阻挡层430以及电流分散层440于第二型掺杂半导体层116上，且电流阻挡层430位于电流分散层440以及第二型掺杂半导体层116之间。之后，请参考图10E，形成绝缘层480c于第一型掺杂半导体层112上。第一型掺杂半导体层112上未配置绝缘层480c的部分形成区域R2。具体而言，绝缘层480c包覆第二型掺杂半导体层116、发光层114以及部分的第一型掺杂半导体层112。接着，请参考图10F，形成第一电极420b以及第二电极450，使第一电极420b以及第二电极450分别电性连接于第一型掺杂半导体层112以及电流分散层440，以形成发光二极管芯片400f。具体而言，发光二极管芯片400f的第一电极420b包括焊部422b以及从焊部422b延伸的支部424b，而支部424b配置于区域R2中。
[0144]【第十实施例】
[0145]图1lA是依据本发明第十实施例的发光二极管芯片的上视示意图，而图1lB是图1lA的发光二极管芯片沿着线段E-E’的剖面示意图，请参考图1lA以及图11B。在本实施例中，发光二极管芯片400g类似于图1OA以及图1OB实施例的发光二极管芯片400f。发光二极管芯片400g的构件以及相关叙述可参考图1OA以及图1OB的发光二极管芯片400f，在此便不再赘述。发光二极管芯片400g与发光二极管芯片400f的差异在于，发光二极管芯片400g的绝缘层480d配置于第一型掺杂半导体层112上，且第一型掺杂半导体层112上未配置绝缘层480d的部分形成多个彼此分离的区域R3。在本实施例中，发光二极管芯片400g的第一电极420b包括焊部422b以及从焊部422b延伸的支部424b，而部分支部424b配置于这些区域R3中，且这些区域R3沿着支部424b的延伸方向排列。具体而言，在一些实施例中，配置于这些区域R3的支部424b的一部分与绝缘层480d具有适当的间隙。另外，绝缘层480d包覆第二型掺杂半导体层116、发光层114以及部分的第一型掺杂半导体层112。因此，发光二极管芯片400g不易发生短路，且得到较佳的保护。在本实施例中，绝缘层480d配置于第一电极420b与第一型掺杂半导体层112之间，且第一电极420b包括从焊部422b延伸的支部424b。因此，发光二极管芯片400g具有类似图7A以及图7B实施例的发光二极管芯片400a提升发光效率的效果。具体而言，由于在这些区域R3所在位置中，支部424b接触第一型掺杂半导体层112，因此这些区域R3可被视为电流聚集的区域。
[0146]【第^^一实施例】
[0147]图12A是依据本发明第十一实施例的发光二极管芯片的上视示意图，而图12B是图12A的发光二极管芯片沿着线段F-F’的剖面示意图，请参考图12A以及图12B。在本实施例中，发光二极管芯片400h类似于图7A以及图7B实施例的发光二极管芯片400a。发光二极管芯片400h的构件以及相关叙述可参考图7A以及图7B的发光二极管芯片400a，在此便不再赘述。发光二极管芯片400h与发光二极管芯片400a的差异在于，发光二极管芯片400h的电流分散层440a包括电流分散层440al以及电流分散层440a2。电流分散层440al配置于第二电极450以及第二型掺杂半导体层116之间，且电流分散层440al覆盖电流阻挡层430。在本实施例中，电流分散层440a2配置于第一型掺杂半导体层112上以覆盖绝缘层480e。另外，第一电极420c包括焊部422c以及从焊部422c延伸的支部424c。焊部422c配置于绝缘层480e的上方。具体而言，绝缘层480e用以阻挡电子自第一电极420c的焊部422c流通至第一型掺杂半导体层112c。因此，电子自第一电极420c的焊部直接流至电流分散层440a2，或者电子自第一电极420c的焊部422c流至支部424c后再进入电流分散层440a2。接着，电子通过电流分散层440a2流通至第一型掺杂半导体层112。由于电流分散层440a2位于支部424c与第一型掺杂半导体层112之间，因此第一型掺杂半导体层112接收到电子的区域至少包括支部424c所对应的第一型掺杂半导体层112的区域。在本实施例中，第一电极420c提供的电子与第二电极450提供的电洞的复合机率增加而产生更多光子，使得发光二极管芯片400h具有类似图7A以及图7B实施例的发光二极管芯片400a提升发光效率的效果。
[0148]【第十二实施例】
[0149]图13A是依据本发明第十二实施例的发光二极管芯片的上视示意图，而图13B是图13A的发光二极管芯片沿着线段G-G’的剖面示意图，请参考图13A以及图13B。在本实施例中，发光二极管芯片400i类似于图12A以及图12B实施例的发光二极管芯片400h。发光二极管芯片400i的构件以及相关叙述可参考图12A以及图12B的发光二极管芯片400h，在此便不再赘述。发光二极管芯片400i与发光二极管芯片400h的差异在于，发光二极管芯片400 i的电流分散层440b包括电流分散层440b I以及电流分散层440b2。电流分散层440b I配置于第二电极450以及第二型掺杂半导体层116之间，且电流分散层440bl覆盖电流阻挡层430。另夕卜，电流分散层440b2配置于第一型掺杂半导体层112上以覆盖绝缘层480e。在本实施例中，电流分散层440b2沿着支部424c的延伸方向配置于支部424c与第一型掺杂半导体层112之间，且电流分散层440b2于第一型掺杂半导体层112上的配置范围对应于支部424c所在位置的附近区域。因此，第一型掺杂半导体层112接收到电子的区域至少包括支部424c所对应的第一型掺杂半导体层112的区域，使得发光二极管芯片400i具有类似图12A以及图12B实施例的发光二极管芯片400h提升发光效率的效果。
[0150]【第十三实施例】
[0151]图14A是依据本发明第十三实施例的发光二极管芯片的上视示意图，图14B是图14A的发光二极管芯片沿着线段H-H’的剖面示意图，请参考图14A以及图14B。在本实施例中，发光二极管芯片400 j类似于图12A以及图12B实施例的发光二极管芯片400h。发光二极管芯片400j的构件以及相关叙述可参考图12A以及图12B的发光二极管芯片400h，在此便不再赘述。发光二极管芯片400 j与发光二极管芯片400h的差异在于，发光二极管芯片400 j的绝缘层480f包括绝缘层480Π以及绝缘层480f2，而电流分散层440a包括电流分散层440al以及电流分散层440a2。配置于第一型掺杂半导体层112上以覆盖绝缘层480Π的电流分散层440a2为第一电流分散层，而配置于第二型掺杂半导体层116上的电流分散层440al为第二电流分散层。在本实施例中，绝缘层480f2配置于第一电流分散层与第二电流分散层之间，且绝缘层480f2电性绝缘第一电流分散层与第二电流分散层。具体而言，绝缘层480f2配置于电流分散层440a2与电流分散层440al之间，且绝缘层480f2电性绝缘电流分散层440a2与电流分散层440al。因此，发光二极管芯片400j不易发生短路，且得到较佳的保护。在本实施例中，电流分散层440a2位于支部424c与第一型掺杂半导体层112之间，且绝缘层480Π阻挡来自焊部422c的电子进入第一型掺杂半导体层112。因此，发光二极管芯片400j具有类似图12A以及图12B实施例的发光二极管芯片400h提升发光效率的效果。
[0152]【第十四实施例】
[0153]图15A是依据本发明第十四实施例的发光二极管芯片的上视示意图，而图15B是图15A的发光二极管芯片沿着线段Ι-Γ的剖面示意图，请参考图15A以及图15B。在本实施例中，发光二极管芯片400k类似于图14A以及图14B实施例的发光二极管芯片400j。发光二极管芯片400k的构件以及相关叙述可参考图14A以及图14B的发光二极管芯片400j，在此便不再赘述。发光二极管芯片400k与发光二极管芯片400 j的差异在于，发光二极管芯片400k的绝缘层480Π配置于第一型掺杂半导体层112上，且第一型掺杂半导体层112上未配置绝缘层480Π的部分形成多个彼此分离的区域R3。在本实施例中，由于在这些区域R3所在位置中，来自支部424c的电子得以通过其所接触的电流分散层440a2传递至第一型掺杂半导体层112，因此这些区域R3可被视为电流聚集的区域。另外，在一些实施例中，焊部422c下方的电流分散层440a2具有孔洞h。焊部422c填充孔洞h并且通过孔洞h与绝缘层480Π接触。具体而言，发光二极管芯片400k具有类似图14A以及图14B实施例的发光二极管芯片400j提升发光效率的效果。
[0154]【第十五实施例】
[0155]图16A是依据本发明第十五实施例的发光二极管芯片的上视示意图，图16B是图16A的发光二极管芯片沿着线段J-J’的剖面示意图，请参考图16A以及图16B。在本实施例中，发光二极管芯片4001类似于图1OA以及图1OB实施例的发光二极管芯片400f。发光二极管芯片4001的构件以及相关叙述可参考图1OA以及图1OB的发光二极管芯片400f，在此便不再赘述。发光二极管芯片4001与发光二极管芯片400f的差异在于，发光二极管芯片4001的电流分散层440c包括电流分散层440cl以及电流分散层440c2，而第一电极420d包括焊部422d以及从焊部422d延伸的支部424d。电流分散层440c2配置于未配置绝缘层480g的区域R2中，且电流分散层440c2配置于支部424d与第一型掺杂半导体层112之间。在本实施例中，绝缘层480g包覆第二型掺杂半导体层116、发光层114以及部分的第一型掺杂半导体层112。因此，发光二极管芯片4001不易发生短路，且得到较佳的保护。此外，发光二极管芯片4001具有类似图1OA以及图1OB实施例的发光二极管芯片400f提升发光效率的效果。
[0156]【第十六实施例】
[0157]图17A是依据本发明第十六实施例的发光二极管芯片的上视示意图，而图17B是图17A的发光二极管芯片沿着线段K-K’的剖面示意图，请参考图17A以及图17B。在本实施例中，发光二极管芯片400m类似于图16A以及图16B实施例的发光二极管芯片4001。发光二极管芯片400m的构件以及相关叙述可参考图16A以及图16B的发光二极管芯片4001，在此便不再赘述。发光二极管芯片400m与发光二极管芯片4001的差异在于，发光二极管芯片400m的电流分散层440d包括电流分散层440dl以及电流分散层440d2。电流分散层440d2配置于未配置绝缘层480g的区域R2中，且电流分散层440d2配置于支部424d与第一型掺杂半导体层112之间。在本实施例中，电流分散层440(12亦配置于焊部422(1与绝缘层48011之间，且电流分散层440d2包覆绝缘层480h。具体而言，发光二极管芯片400m具有类似图16A以及图16B实施例的发光二极管芯片4001提升发光效率的效果。
[0158]【第十七实施例】
[0159]图18A是依据本发明第十七实施例的发光二极管芯片的上视示意图，而图18B是图18A的发光二极管芯片沿着线段L-L’的剖面示意图，请参考图18A以及图18B。在本实施例中，发光二极管芯片400η类似于图17A以及图17B实施例的发光二极管芯片400m。发光二极管芯片400η的构件以及相关叙述可参考图17A以及图17B的发光二极管芯片400m，在此便不再赘述。发光二极管芯片400η与发光二极管芯片400m的差异在于，发光二极管芯片400η的电流分散层440e包括电流分散层440el以及电流分散层440e2。另外，发光二极管芯片400η的绝缘层480i配置于第一型掺杂半导体层112上，且第一型掺杂半导体层112上未配置绝缘层480i的部分形成多个彼此分离的区域R3。在本实施例中，发光二极管芯片400η的第一电极420d包括焊部422d以及从焊部422d延伸的支部424d，而部分支部424d配置于这些区域R3中，且这些区域R3沿着支部424d的延伸方向排列。另外，在一些实施例中，配置于这些区域R3的支部424d的一部分与绝缘层480i具有适当的间隙。具体而言，由于在这些区域R3所在位置中，来自支部424d的电子得以通过其所接触的电流分散层440e2传递至第一型掺杂半导体层112，因此这些区域R3可被视为电流聚集的区域。具体而言，发光二极管芯片400η具有类似图15Α以及图15Β实施例的发光二极管芯片400k提升发光效率的效果。
[0160]上述图1A至图3C的发光二极管芯片100a、发光二极管芯片100b、发光二极管芯片10c以及发光二极管芯片200其电流阻挡层以及第二电极的各种实施样态可以至少应用至图4A至图18B的发光二极管芯片300a、发光二极管芯片300c、发光二极管芯片300d、发光二极管芯片400a、发光二极管芯片400c、发光二极管芯片400d、发光二极管芯片400e、发光二极管芯片400f、发光二极管芯片400g、发光二极管芯片400h、发光二极管芯片4001、发光二极管芯片400 j、发光二极管芯片400k、发光二极管芯片4001、发光二极管芯片400m以及发光二极管芯片400η，本发明并不以此为限。
[0161]【第十八实施例】
[0162]图19Α至图19C是依据本发明第十八实施例的发光二极管芯片的剖面示意图。图19Α至图19C的发光二极管芯片100aA、发光二极管芯片100bA、发光二极管芯片10cA分别与图1A至图1C的发光二极管芯片100a、发光二极管芯片100b、发光二极管芯片10c类似，因此相同或相对应的构件以相同或相对应的标号表不。发光二极管芯片100aA、发光二极管芯片100bA、发光二极管芯片10cA与发光二极管芯片100a、发光二极管芯片100b、发光二极管芯片10c的主要差异在于:发光二极管芯片100aA、发光二极管芯片100bA、发光二极管芯片10cA的电流阻挡层130A与发光二极管芯片100a、发光二极管芯片100b、发光二极管芯片100c的电流阻挡层130不同。以下主要就此差异处做说明。发光二极管芯片100aA、发光二极管芯片100bA、发光二极管芯片10cA与发光二极管芯片100a、发光二极管芯片100b、发光二极管芯片10c相同或相对应处，请依图19A至图19C中的标号参照前述说明，于此便不再重述。
[0163]请参照图19A至图19C，本实施例的发光二极管芯片100aA、发光二极管芯片100bA、发光二极管芯片10cA各自包括一半导体组件层110、一第一电极120、一电流阻挡层130A、一电流分散层140以及一第二电极150。半导体组件层110包括一第一型掺杂半导体层112、一发光层114以及一第二型掺杂半导体层116，其中发光层114位于第一型掺杂半导体层112与第二型掺杂半导体层116之间。第一电极120与第一型掺杂半导体层112电性连接。电流阻挡层130A配置于第二型掺杂半导体层116上，且电流阻挡层130A包括一主体132以及一从主体132延伸的延伸部134。电流阻挡层130A夹于电流分散层140与第二型掺杂半导体层116之间。第二电极150配置于电流分散层140上且经由电流分散层140与第二型掺杂半导体层116电性连接，其中第二电极150包括一焊垫152以及一从焊垫152延伸的指部154，焊垫152位于主体132上方，而指部154位于延伸部134上方，且指部154的部分区域未与延伸部134重叠。
[0164]请参照图19B，图19B的发光二极管芯片10bA与图19A的发光二极管芯片10aA类似，因此相同或相对应的构件以相同或相对应的标号表不。发光二极管芯片10bA与图19A的发光二极管芯片10aA主要的差异在于，焊垫152贯穿电流分散层140与主体132，且焊垫152与第二型掺杂半导体层116接触，其中电流分散层140覆盖被焊垫152贯穿的主体132的一侧壁S。
[0165]请参照图19C，图19C的发光二极管芯片10cA与图19B的发光二极管芯片10bA类似，因此相同或相对应的构件以相同或相对应的标号表不。图19C的发光二极管芯片10cA与图19B的发光二极管芯片10bA主要的差异在于，电流分散层140未覆盖被焊垫152贯穿的主体132的一侧壁S。换言之，贯穿电流分散层140与主体132的焊垫152会直接与主体132的侧壁S接触或连接。发光二极管芯片100bA、发光二极管芯片10cA具有与发光二极管芯片10aA类似的功效与优点，于此便不再重述。
[0166]在图19A至图19C中，电流阻挡层130A具有面向半导体组件层110的第一表面130f以及背向半导体组件层110的第二表面130g，特别是，电流阻挡层130A更具有连接于第一表面130f与第二表面130g之间的第一斜面130h。第一斜面130h相对于第一表面130f与第二表面130g倾斜。更进一步地说，第一表面130f与第二型掺杂半导体层116接触而不与电流分散层140接触，第二表面130g及第一斜面130h与电流分散层140接触而不与第二型掺杂半导体层116接触，其中第一表面130f在第二型掺杂半导体层116上的正投影面积大于第二表面130g在第二型掺杂半导体层116上的正投影面积，而第一斜面130h连接于第一表面130f的面积边缘与第二表面130g的面积边缘之间。第一斜面130h与第一表面130f在电流阻挡层130A的材质内夹有一锐角Θ1。在本实施例中，10° < Θ1 <80° ;较佳地是，30° <Θ1<50°，但本发明不以此为限。
[0167]图20为本发明一实施例的第二型掺杂半导体层、电流阻挡层以及电流分散挡层的放大示意图。图21为比较例的第二型掺杂半导体层、电流阻挡层以及电流分散挡层的放大示意图。请参照图20与图21，在图21的比较例中，电流阻挡层130的侧壁130d与底面130e夹有角度ΘΓ，而ΘΓ 2 90°。在ΘΓ ^ 90°的情况下，当电流分散层140覆盖电流阻挡层130时，电流分散层140在侧壁130d附近容易产生披覆性不佳的问题，例如在侧壁130d处断开，造成电流分散层140无法连续覆盖于电流阻挡层130进而影响发光二极管芯片的电性、光学特性及信赖性。相较之下，请参照图20，在本实施例中，电流阻挡层130A具有第一斜面130h。更进一步地说，第一斜面130h与第一表面130f在电流分散层130A的材质内夹有一锐角Θ1。在Θ1小于90°的情况下，当电流分散层140覆盖电流阻挡层130A时，电流分散层140在第一斜面130h附近的披覆性佳，进而能够提升发光二极管芯片10aA的电性、光学特性及信赖性。举例而言，当电流分散层140在第一斜面130h附近的披覆性佳时，发光二极管芯片10aA的驱动电压可降低、电流密度的均匀性、亮度可提升、热集中在特定区域的问题可改善。此外，当电流分散层140的披覆性佳时，更有助于后续形成在电流分散层140上的膜层(例如:第二电极150)的制程稳定性(process window)。
[0168]图22A为本发明一实施例的电流阻挡层的放大示意图。请参照图22A，在本实施例中，电流阻挡层130A可为多膜层的堆叠结构。详言之，电流阻挡层130A包括相堆叠的至少一第一电流阻挡子层136与至少一第二电流阻挡子层137。举例而言，多个第一电流阻挡子层136与多个第二电流阻挡子层137可以交替叠置。第一电流阻挡子层136与第二电流阻挡子层137不同因而两层之间存在有一接口。在本实施例中，第一电流阻挡子层136的材质与第二电流阻挡子层137的材质可不同。更进一步地说，第一电流阻挡子层136的折射率与第二电流阻挡子层137的折射率可不同。在不同折射率的设置下，第一电流阻挡子层136与第二电流阻挡子层137可堆叠成分布式布拉格反射器(Distributed Bragg Ref lector ；DBR)。请参照图19A及图22A，所述分布式布拉格反射器可将由发光层114射向第二电极150的光束反射至它处，进而使发光层114发出的光束不易被遮光的第二电极150阻挡而从它处出光，以提升发光二极管芯片10aA的亮度。将图22A的设计应用于图19B与图19C亦然，电流阻挡层130A可以提供布拉格反射器的作用以提升发光二极管芯片10bA、发光二极管芯片10cA的亮度。
[0169]当使用材质相异的第一电流阻挡子层136、二电流阻挡子层137制作电流阻挡层130A时，举例而言，可利用剥除(I if t-of f)方法形成具有第一斜面130h的电流阻挡层130A，但本发明不以此为限，在他实施例中，也可用其他方法制作电流阻挡层130A。在本实施例中，第一电流阻挡子层136与第二电流阻挡子层137的一个可为二氧化钛(T12)，而第一电流阻挡子层136与第二电流阻挡子层137的另一个可为二氧化硅(S12)。然而，本发明不限于此，在其他实施例中，第一电流阻挡子层136与第二电流阻挡子层137也可选用其他适当材质。此外，第一电流阻挡子层136的材质与第二电流阻挡子层137的材质也不一定要相异。以下以图22B为例说明。
[0170]图22B为本发明另一实施例的电流阻挡层的放大示意图。请参照图22B，在本实施例中，电流阻挡层130A包括相堆叠的至少一第一电流阻挡子层138与至少一第二电流阻挡子层139。多个第一电流阻挡子层138与多个第二电流阻挡子层139可交替叠置。第一电流阻挡子层138与第二电流阻挡子层139之间存在有接口。详言之，第一电流阻挡子层138的材质与第二电流阻挡子层139的材质可相同，不过第一电流阻挡子层138的密度(density)大于第二电流阻挡子层139的密度。在本实施例中，可藉由调控制程参数(例如:温度、压力、时间等)形成密度不同的第一电流阻挡子层138、二电流阻挡子层139。当使用材质相同而密度相异的第一电流阻挡子层138、二电流阻挡子层139制作电流阻挡层130A时，可利用蚀刻制程(etching process)图案化出第一电流阻挡子层138、二电流阻挡子层139。由于第一电流阻挡子层138、二电流阻挡子层139的密度不同，因此同时蚀刻第一电流阻挡子层138、二电流阻挡子层139时，密度较高的第一电流阻挡子层138所留下的面积会较大，而密度较低的第二电流阻挡子层139所留下的面积会较小，换言之，密度较高的第一电流阻挡子层138所留下的面积投影于第二型掺杂半导体层116的长度会较大，而密度较低的第二电流阻挡子层139所留下的面积投影于第二型掺杂半导体层116的长度会较小，进而使电流阻挡层130A形成具有第一斜面130h的结构。需说明的是，以上内容虽以包括多膜层的电流阻挡层130A为例说明电流阻挡层130A的结构，但本发明并不限制电流阻挡层130A—定要包括多膜层，在其他实施例中，电流阻挡层130A也可仅具单一膜层。换言之，无论是单一膜层或多膜层的电流阻挡层130A，凡具有第一斜面130h的电流阻挡层130A均在本发明所欲保护的范畴内。
[0171]【第十九实施例】
[0172]图23A是依据本发明第十九实施例的发光二极管芯片的上视示意图，而图23B是图23A的发光二极管芯片沿着线段A-A’的剖面示意图。图23A、图23B的发光二极管芯片400aA与图7A、图7B的发光二极管芯片400a类似，因此相同或相对应的组件以相同或相对应的标号表示。发光二极管芯片400aA与发光二极管芯片400a的主要差异在于:发光二极管芯片400aA的电流阻挡层430A及绝缘层480A与发光二极管芯片400a的电流阻挡层430及绝缘层480不同。以下主要就此差异处做说明。发光二极管芯片400aA与发光二极管芯片400a相同或相对应处，请依图23A、图23B中的标号参照前述说明，于此便不再重述。
[0173]请参照图23A及图23B，在本实施例中，发光二极管芯片400aA类似于图19A的发光二极管芯片100aA。具体而言，发光二极管芯片400aA包括半导体组件层110、电流分散层440、第一电极420、绝缘层480A以及第二电极450。半导体组件层110包括第一型掺杂半导体层112、发光层114以及第二型掺杂半导体层116。发光层114位于第一型掺杂半导体层112与第二型掺杂半导体层116之间。在本实施例中，电流分散层440配置于第二型掺杂半导体层116上。第一电极420与第一型掺杂半导体层112电性连接，且绝缘层480A配置于第一电极420与第一型掺杂半导体层112之间。另外，第二电极450配置于电流分散层440上且经由电流分散层440与第二型掺杂半导体层116电性连接。
[0174]发光二极管芯片400aA还包括电流阻挡层430A，配置于电流分散层440与第二型掺杂半导体层116之间。与发光二极管芯片400a不同之处是，电流阻挡层430A可以具有如图19A的发光二极管芯片10aA的电流阻挡层130A的结构。换言之，电流阻挡层430A可具有面向半导体组件层110的第一表面430f以及背向半导体组件层110的第二表面430g以及连接于第一表面430f与第二表面430g之间的第一斜面430h。第一斜面430h相对于第一表面430f与第二表面430g倾斜。第一斜面430h与第一表面430f在电流阻挡层430A的材质内夹有一锐角Θ1。此外，电流阻挡层430A的结构可以是如图22A的多层膜结构、如图22B的多层膜结构或单一膜层的结构。关于具有多层膜的电流阻挡层430A细部结构的说明，请参照前述对应图22A、图22B的说明。另外，发光二极管芯片400aA的构件、构件配置情形以及相关叙述可参考图19A的发光二极管芯片I OOaA，于此便不再重述。
[0175]在本实施例中，第一电极420包括焊部422以及从焊部422延伸的支部424。具体而言，焊部422配置于绝缘层480A的上方。绝缘层480A用以阻挡电子自第一电极420的焊部422流通至第一型掺杂半导体层112，使电子自第一电极420的焊部422流经支部424，并使电子通过支部424流通至第一型掺杂半导体层112。在本实施例中，由于这些支部424由焊部422延伸至距离焊部422较远的位置，因此由外界驱动发光二极管芯片400aA所提供的电子会由焊部422流经支部424，并经由支部424分散到距离焊部422较远的位置，使得电子得以流入距离焊部422较远的位置所对应的第一型掺杂半导体层112部分。具体而言，外界驱动发光二极管芯片400aA所提供的电子通过于第一型掺杂半导体层112上分布的支部424而流入第一型掺杂半导体层112的对应位置。因此，第一型掺杂半导体层112接收到电子的区域至少包括支部424与第一型掺杂半导体层112相接触的区域，使得第一电极420提供的电子与第二电极450提供的电洞的复合机率增加而产生更多光子，进而提升发光二极管芯片400aA的发光效率。
[0176]在本实施例中，绝缘层480A的材质例如是介电层，举例而言，绝缘层480A的材质包括氧化娃(S1x)、氮化娃(SiNx)等介电材料。在一些实施例中，绝缘层480A的材质亦可以是其他类型的介电材料，且绝缘层480A的材质可以与电流阻挡层430A的材质相同或者不相同，本发明并不以此为限。与图7A、图7B的绝缘层480不同的是，绝缘层480A具有面向半导体组件层110的第一型掺杂半导体层112的第三表面480j、背向半导体组件层110的第一型掺杂半导体层112的第四表面480k以及第二斜面4801。第二斜面4801连接于第三表面480j与第四表面480k之间。第二斜面4801相对于第三表面480 j与第四表面480k倾斜。更进一步地说，第三表面480 j与第一型掺杂半导体层112接触而不与第一电极420接触，第四表面480k与第一电极420接触而不与第一型掺杂半导体层112接触，其中第三表面480j在第一型掺杂半导体层112上的正投影面积大于第四表面480k在第一型掺杂半导体层112上的正投影面积，而第二斜面4801连接于第三表面480j的面积边缘与第四表面480k的面积边缘之间。第二斜面4801与第三表面480j在绝缘层480A的材质内夹有一锐角Θ2。在本实施例中，10° < Θ2<80° ;较佳地是，30° < Θ2<50°，但本发明不以此为限。类似地，由于绝缘层480Α具有第二斜面4801，因此当第二电极420覆盖绝缘层480Α时，第二电极420可良好地披覆在绝缘层480Α上，而有助于发光二极管芯片400aA的性能提升。
[0177]【第二十实施例】
[0178]图24A是依据本发明第二十实施例的发光二极管芯片的上视示意图，而图24B是图24A的发光二极管芯片沿着线段B-B’的剖面示意图。请参考图24A及图24B，在本实施例中，发光二极管芯片400dA类似于图23A及图23B的发光二极管芯片400aA，因此相同或相对应的组件以相同或相对应的标号表示。发光二极管芯片400dA的构件以及相关叙述可参考图23A以及图23B的发光二极管芯片400aA，于此便不再重述。发光二极管芯片400dA与发光二极管芯片400aA的差异点实质上类似于发光二极管芯片400d与发光二极管芯片400a之间的差异。具体而言，发光二极管芯片400dA的第一电极420a包括焊部422a以及从焊部422a延伸的支部424a。具体而言，焊部422a配置于绝缘层480aA的上方，且焊部422a包覆绝缘层480aA。
[0179]绝缘层480aA具有面向半导体组件层110的第一型掺杂半导体层112的第三表面480 j、背向半导体组件层110的第一型掺杂半导体层112的第四表面480k以及第二斜面4801。第二斜面4801连接于第三表面480 j与第四表面480k之间。第二斜面4801相对于第三表面480 j与第四表面480k倾斜。更进一步地说，第三表面480 j与第一型掺杂半导体层112接触而不与第一电极420接触，第四表面480k与第一电极420接触而不与第一型掺杂半导体层112接触，其中第三表面480j在第一型掺杂半导体层112上的正投影面积大于第四表面480k在第一型掺杂半导体层112上的正投影面积，而第二斜面4801连接于第三表面480j的面积边缘与第四表面480k的面积边缘之间。
[0180]在本实施例中，绝缘层480aA配置于第一电极420a与第一型掺杂半导体层112之间，且第一电极420a包括从焊部422a延伸的支部424a。因此，在发光二极管芯片400dA中，第一电极420a提供的电子与第二电极450提供的电洞的复合机率增加而产生更多光子，以使发光二极管芯片400dA相较于图23A及图23B实施例的发光二极管芯片400aA的发光效率更进一步地提升。
[0181]【第二^^一实施例】
[0182]图25A是依据本发明第二十一实施例的发光二极管芯片的上视示意图，而图25B是图25A的发光二极管芯片沿着线段D-D’的剖面示意图。请参考图25A以及图25B，在本实施例中，发光二极管芯片400fA类似于图23A及图23B的发光二极管芯片400aA，因此相同或相对应的构件以相同或相对应的标号表示。发光二极管芯片400fA的构件以及相关叙述可参考图23A及图23B的发光二极管芯片400aA，于此便不再重述。发光二极管芯片400fA与发光二极管芯片400aA的差异点实质上类似于发光二极管芯片400f与发光二极管芯片400a之间的差异。具体而言，发光二极管芯片400fA的绝缘层480cA配置于第一型掺杂半导体层112上。第一型掺杂半导体层112上未配置绝缘层480cA的部分形成区域R2。在本实施例中，发光二极管芯片400fA的第一电极420b包括焊部422b以及从焊部422b延伸的支部424b，而支部424b配置于区域R2中。
[0183]绝缘层480cA具有面向半导体组件层110的第一型掺杂半导体层112的第三表面480 j、背向半导体组件层110的第一型掺杂半导体层112的第四表面480k以及第二斜面4801。第二斜面4801连接于第三表面480 j与第四表面480k之间。第二斜面4801相对于第三表面480 j与第四表面480k倾斜。更进一步地说，第三表面480 j与第一型掺杂半导体层112接触而不与第一电极420接触，第四表面480k与第一电极420接触而不与第一型掺杂半导体层112接触，其中第三表面480j在第一型掺杂半导体层112上的正投影面积大于第四表面480k在第一型掺杂半导体层112上的正投影面积，而第二斜面4801连接于第三表面480j的面积边缘与第四表面480k的面积边缘之间。
[0184]具体而言，在一些实施例中，配置于区域R2的支部424b与绝缘层480cA具有适当的间隙。另外，绝缘层480cA包覆第二型掺杂半导体层116、发光层114以及部分的第一型掺杂半导体层112。因此，发光二极管芯片400fA不易发生短路，且得到较佳的保护。在本实施例中，绝缘层480cA配置于第一电极420b与第一型掺杂半导体层112之间，且第一电极420b包括从焊部422b延伸的支部424b。因此，发光二极管芯片400fA具有类似图23A及图23B实施例的发光二极管芯片400aA提升发光效率的效果。
[0185]【第二十二实施例】
[0186]图26A是依据本发明第二十二实施例的发光二极管芯片的上视示意图，而图26B是图26A的发光二极管芯片沿着线段E-E’的剖面示意图。请参考图26A及图26B，在本实施例中，发光二极管芯片400gA类似于图25A以及图25B实施例的发光二极管芯片400fA，因此相同或相对应的构件以相同或相对应的标号表示。发光二极管芯片400gA的构件以及相关叙述可参考图25A以及图25B的发光二极管芯片400fA，在此便不再重述。发光二极管芯片400gA与发光二极管芯片400fA的差异点实质上类似于发光二极管芯片400g与发光二极管芯片400f之间的差异。具体而言，发光二极管芯片400gA的绝缘层480dA配置于第一型掺杂半导体层112上，且第一型掺杂半导体层112上未配置绝缘层480dA的部分形成多个彼此分离的区域R3。在本实施例中，发光二极管芯片400gA的第一电极420b包括焊部422b以及从焊部422b延伸的支部424b，而部分支部424b配置于这些区域R3中，且这些区域R3沿着支部424b的延伸方向排列。具体而言，在一些实施例中，配置于这些区域R3的支部424b的一部分与绝缘层480dA具有适当的间隙。
[0187]绝缘层480dA具有面向半导体组件层110的第一型掺杂半导体层112的第三表面480 j、背向半导体组件层110的第一型掺杂半导体层112的第四表面480k以及第二斜面4801。第二斜面4801连接于第三表面480 j与第四表面480k之间。第二斜面4801相对于第三表面480 j与第四表面480k倾斜。更进一步地说，第三表面480 j与第一型掺杂半导体层112接触而不与第一电极420接触，第四表面480k与第一电极420接触而不与第一型掺杂半导体层112接触，其中第三表面480j在第一型掺杂半导体层112上的正投影面积大于第四表面480k在第一型掺杂半导体层112上的正投影面积，而第二斜面4801连接于第三表面480j的面积边缘与第四表面480k的面积边缘之间。
[0188]另外，绝缘层480dA包覆第二型掺杂半导体层116、发光层114以及部分的第一型掺杂半导体层112。因此，发光二极管芯片400gA不易发生短路，且得到较佳的保护。在本实施例中，绝缘层480dA配置于第一电极420b与第一型掺杂半导体层112之间，且第一电极420b包括从焊部422b延伸的支部424b。因此，发光二极管芯片400g具有类似图23A以及图23B实施例的发光二极管芯片400aA提升发光效率的效果。具体而言，由于在这些区域R3所在位置中，支部424b接触第一型掺杂半导体层112，因此这些区域R3可被视为电流聚集的区域。
[0189]综上所述，在本发明一实施例中，发光二极管芯片的电流阻挡层具有斜面。藉此，当电流分散层覆盖电流阻挡层时，电流分散层在斜面附近的披覆性佳，进而能够提升发光二极管芯片的电性、光学特性及信赖性。此外，在本发明另一实施例中，电流分散层包括电流分散层。藉此，电流分散层可将由发光层射向电极的光束反射至它处，进而使发光层发出的光束不易被遮光的电极阻挡而从它处出光，以提升发光二极管芯片的亮度。
[0190]虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。
【主权项】
1.一种发光二极管芯片，其特征在于，包括: 半导体组件层，包括第一型掺杂半导体层、发光层以及第二型掺杂半导体层，其中所述发光层位于所述第一型掺杂半导体层与所述第二型掺杂半导体层之间； 第一电极，与所述第一型掺杂半导体层电性连接； 电流阻挡层，配置于所述第二型掺杂半导体层上； 电流分散层，所述电流阻挡层夹于所述电流分散层与所述第二型掺杂半导体层之间，其中所述电流阻挡层具有面向所述半导体组件层的第一表面、背向所述半导体组件层的第二表面以及第一斜面，所述第一斜面连接于所述第一表面与所述第二表面之间且相对于所述第一表面与所述第二表面倾斜;以及 第二电极，配置于所述电流分散层上并与所述第二型掺杂半导体层电性连接。2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一斜面与所述第一表面在所述电流阻挡层的材质内夹有一锐角。3.根据权利要求1所述的发光二极管芯片，其特征在于，所述电流阻挡层包括: 至少一第一电流阻挡子层；以及 至少一第二电流阻挡子层，所述至少一第一电流阻挡子层与所述至少一第二电流阻挡子层交替堆叠。4.根据权利要求3所述的发光二极管芯片，其特征在于，所述至少一第一电流阻挡子层的折射率与所述至少一第二电流阻挡子层的折射率相异。5.根据权利要求1所述的发光二极管芯片，其特征在于，所述电流阻挡层包括主体以及从所述主体延伸的延伸部，所述第二电极经由所述电流分散层与所述第二型掺杂半导体层电性连接，所述第二电极包括一焊垫以及从所述焊垫延伸的指部，所述焊垫位于所述主体上方，而所述指部位于所述延伸部上方，且所述指部的部分区域未与所述延伸部重叠。6.根据权利要求1所述的发光二极管芯片，其特征在于，还包括:一绝缘层，配置于所述第一电极与所述第一型掺杂半导体层之间。7.根据权利要求6所述的发光二极管芯片，其特征在于，所述绝缘层具有面向所述半导体组件层的第三表面、背向所述半导体组件层的第四表面以及第二斜面，所述第二斜面连接于所述第三表面与所述第四表面之间，而所述第二斜面相对于所述第三表面与所述第四表面倾斜。8.根据权利要求7所述的发光二极管芯片，其特征在于，所述第三表面与所述第二斜面在所述绝缘层的材质内夹有一锐角。9.根据权利要求6所述的发光二极管芯片，其特征在于，所述第一电极包括一焊部以及从所述焊部延伸的支部，所述焊部配置于所述绝缘层的上方。10.根据权利要求9所述的发光二极管芯片，其特征在于，所述第一型掺杂半导体层上未配置所述绝缘层的部分形成一区域，所述支部配置于所述区域中。
【文档编号】H01L33/14GK106067496SQ201610255191
【公开日】2016年11月2日
【申请日】2016年4月22日 公开号201610255191.5, CN 106067496 A, CN 106067496A, CN 201610255191, CN-A-106067496, CN106067496 A, CN106067496A, CN201610255191, CN201610255191.5
【发明人】郭祐祯, 赖腾宪, 康凯舜, 兰彦廷, 黄靖恩, 陈正彬, 简玮辰, 郑至钦, 曾志宏
【申请人】新世纪光电股份有限公司