一种带有InAlP势垒层的增强型PHEMT结构的制作方法
【技术领域】
[0001] 本实用新型设及化合物半导体领域，特别设及GaAs基PHEMT结构。
【背景技术】
[0002] GaAs PHEMT器件是目前在无线通讯领域应用最为广泛的器件。目前所用GaAs PHEMT全部使用AlGaAs作为势垒层，它与GaAs晶格匹配，和InGaAs沟道层有较大的导带 不连续性，可W较好地把电子载流子限制在InGaAs沟道层内，得到的器件性能具有较高的 击穿电压，较高的电流密度，较低的开状态下的电阻，而增强型raEMT由于常态下处于关状 态，且无需负电压驱动电源得到广泛应用。图1为目前较普遍使用的增强型PHEMT外延结 构，该结构包括在GaAs衬底（11)上依次生长的GaAs缓冲层（l)、AlGaAs下势垒层（2)、下 平面渗杂Si层（3)、AlGaAs下空间隔离层（4)、InGaAs沟道层巧）、AlGaAs上空间隔离层 化）、上平面渗杂Si层（7)、AlGaAs势垒层巧）、InGaP腐蚀阻断层巧）、GaAs重渗杂帽层 (10)。如图2所示，用图1的外延结构可W制作W下PHEMT器件。
[0003] 具体制作P肥MT器件的过程如下，
[0004] S1在GaAs帽层上，在源和漏区域制作源极和漏极金属-半导体欧姆接触。
[000引 S2在栅极区用lift-off去除欧姆金属，利用光刻形成栅极图形，然后用H2SO4; &02出20腐蚀GaAs挖出栅槽，腐蚀自停止于InGaP。
[0006] S3用肥1化0去除InGaP
[0007] S4在AlGaAs势垒层上制作栅极。
[000引但实际应用需要更高的电流密度，W提高器件功率密度，提高功率效率。为了达到 此目的，本实用新型提出了一个新的增强型PHEMT器件结构，可W同时增加饱和电流密度 和击穿电压，具有实际应用价值。
【发明内容】
[0009] 本实用新型的目的是提出一种新的外延结构和相应的器件结构，目的是提高栅 极势垒高度，从而提高栅极正向偏置电压，进而提高饱和电流密度。同时此实用新型器件 结构还提高栅极击穿电压。为达到上述目的，本实用新型采取W下的技术方案：在常规的 AlGaAs势垒层上增加一层InAlP作为势垒层，在InAlP中选择适当In组分使其与GaAs晶 格匹配。同时减少原来的AlGaAs势垒层的厚度W使之满足增强型PHEMT器件要求。InAlP 也有腐蚀阻断作用，但它同时也作为势垒层的上部分。
[0010] 该种带有InAlP势垒层的增强型PHEMT结构如图3所示，该结构包括GaAs衬底
[11] 、GaAs缓冲层（1)、AlGaAs下势垒层（2)、下平面渗杂Si层（3)、AlGaAs下空间隔离层 (4)、InGaAs沟道层巧）、AlGaAs上空间隔离层化）、上平面渗杂Si层（7)、AlGaAs势垒层 做、InAlP势垒层（12)、GaAs重渗杂帽层（10)。
[0011] 其结构为自下而上分别为在GaAs衬底（11)、GaAs缓冲层（1)、AlGaAs下势垒层 似、下平面渗杂Si层（3)、AlGaAs下空间隔离层（4)、InGaAs沟道层巧）、AlGaAs上空间 隔离层化）、上平面渗杂Si层（7)、AlGaAs势垒层做、InAlP势垒层（。）、GaAs重渗杂帽 层（10)。
[0012] 图4是使用W上外延结构制作的增强型PHEMT器件结构。具体器件制作工艺如 下：
[0013] S1在GaAs帽层上，在源和漏区域制作源极和漏极金属-半导体欧姆接触。
[0014] S2在栅极区用lift-off去除欧姆金属，利用光刻形成栅极图形，然后用Citric Acid化化;H2O腐蚀GaAs挖出栅槽，腐蚀自停止于InAlP。
[0015] S3在InAlP势垒层上制作栅极。
[0016] 与现有技术相比，本实用新型具有如下有益效果。
[0017] 此实用新型增加了 InAlP作为势垒层的一部分。InAlP作为势垒层的肖特基势垒 高度比AlGaAs作为势垒层的肖特基势垒高大约0.27eV，栅极最大正向偏压也可W相应增 加大约0.27V，源-漏饱和电流会相应增加10%-15%。InAlP禁带宽度为2. 35eV，而常用 的Ala.24Gaa.wAs的禁带宽度为1. 72eV。相比之下，InAlP禁带宽度更大，该样使得栅极击穿 电压增大2V左右。同时，此InAlP层也可W作为腐蚀阻断层。腐蚀阻断层对器件工艺控制 非常重要，它可W增加器件的整片均匀性和批次重复性。该些改进使得本实用新型PHEMT 器件整体性能较目前PHEMT器件得到明显提高。
【附图说明】
[001引图1为普遍使用的增强型PHEMT外延结构。
[0019] 图2为普遍使用外延结构制作的PHEMT器件。
[0020] 图3为新型的增强型P肥MT外延结构。
[0021] 图4为新型外延结构制作的PHEMT器件。
[002引 图中；l、GaAs缓冲层，2、AlGaAs下势垒层，3、下平面渗杂Si层，4、AlGaAs下空间 隔离层，5、InGaAs沟道层，6、AlGaAs上空间隔离层，7、上平面渗杂Si层，8、AlGaAs势垒层， 9、InGaP腐蚀阻断层，10、GaAs重渗杂帽层，11、GaAs衬底，12、InAlP势垒层。
【具体实施方式】
[0023] 结合附图3-4对本实用新型做进一步说明。本实用新型在常规PHEMT外延结构的 基础上，增加了一层InAlP作为势垒层的上部。
[0024] 具体的外延材料生长过程为：
[002引 S1在SI GaAs衬底上生长5000A的GaAs缓冲层。
[0026] S2在GaAs缓冲层上生长lOOOA的Aln.25Gan.75As下势垒层。
[0027] S3在AlGaAs下势垒层上做下平面Si渗杂，渗杂浓度为lE+12cm-2。
[002引 S4在下平面Si渗杂上生长50A的A10.2脚。jgAs下空间隔离层。
[0029] S5在下空间隔离层上生长120A的I%2Gan.sAs沟道层。
[0030] S6在In〇.2(|Ga〇.8〇As沟道层上生长30A的Al〇.25Ga〇.7sAs上空间隔离层。
[003U S7在上空间隔离层上做上平面Si渗杂，渗杂浓度为祀+12cm-2。
[00对 S8在上平面Si渗杂上生长20A的Aln.25Gan.75As势垒层。
[003引 S9 在 A1。. 2sGa。. 7sAs 势垒层上生氏 60A 1% 49AI。. 5iP 势垒层。
[0034] S10 In。. 49AI。. 5iP势垒层上生长500A的重渗杂GaAs帽层，渗杂浓度为祀+18cm-3。
[0035] 按照图4完成如下器件工艺：
[0036] S1在GaAs帽层上，在源和漏区域制作源极和漏极金属-半导体欧姆接触。
[0037] S2在栅极区用lift-off去除欧姆金属，利用光刻形成栅极图形，然后用Citric Acid化化;H2O腐蚀GaAs挖出栅槽，腐蚀自停止于InAlP。
[0038] S3在InAlP势垒层上制作栅极。
[0039] S4其余工艺按照常规PHEMT器件工艺完成。
【主权项】
1. 一种带有InAlP势垒层的增强型PHEMT结构，其特征在于：该结构包括GaAs缓冲层 (1)、AlGaAs下势垒层（2)、下平面渗杂Si层（3)、AlGaAs下空间隔离层（4)、InGaAs沟道 层（5)、AlGaAs上空间隔离层化）、上平面渗杂Si层（7)、AlGaAs势垒层做、InAlP势垒层 (12)、GaAs 重渗杂帽层（10)、GaAs 衬底（11); 其结构为自下而上分别为GaAs衬底（11)、GaAs缓冲层（1)、AlGaAs下势垒层（2)、下 平面渗杂Si层（3)、AlGaAs下空间隔离层（4)、InGaAs沟道层巧）、AlGaAs上空间隔离层 化）、上平面渗杂Si层（7)、AlGaAs势垒层巧）、InAlP势垒层（12)、GaAs重渗杂帽层（10)。
【专利摘要】一种带有InAlP势垒层的增强型PHEMT结构，该结构自下而上依次为GaAs衬底、GaAs缓冲层、AlGaAs下势垒层、下平面掺杂Si层、AlGaAs下空间隔离层、InGaAs沟道层、AlGaAs上空间隔离层、上平面掺杂Si层、AlGaAs势垒层、InAlP势垒层、GaAs重掺杂帽层。InAlP作为势垒层的肖特基势垒高度比原本作为势垒的AlGaAs的肖特基势垒高大约0.27eV，栅极最大正向偏压也可以相应增加约0.27V，这样会大幅度增加饱和电流密度。InAlP禁带宽度比AlGaAs更大，使得栅极击穿电压会增大2V左右。同时，InAlP也可以作为腐蚀阻断层。
【IPC分类】H01L29-778, H01L21-335, H01L29-06
【公开号】CN204289460
【申请号】CN201420770306
【发明人】蒋建, 杜全钢, 李维刚, 谢小刚, 冯巍, 姜炜, 郭永平
【申请人】新磊半导体科技（苏州）有限公司
【公开日】2015年4月22日
【申请日】2014年12月9日