于5um_6um的深度范围，可以根据实际的设计需求来对深度进行进一步的设计。
[0024]作为一实施例，所述步骤S03中“对凹槽的底部进行修正蚀刻处理”的蚀刻深度为lum-1.5um。应该指出上述的深度只是一种实施方式，并不局限于lum-1.5um的深度范围，可以根据实际的设计需求来对深度进行进一步的设计。
[0025]作为一实施例，所述步骤S04中切割部的中心线与薄膜的距离为3um-10um。应该指出上述的深度只是一种实施方式，并不局限于为3um-10um的距离范围，可以根据实际的设计需求来对深度进行进一步的设计。
[0026]作为一实施例，所述步骤S04中薄膜的材质为Si02。应该指出上述的薄膜的材质Si02只是一种实施方式，除该氧化物外，还可以是其它氧化物绝缘薄膜。
[0027]综上所述，本实用新型提供的一种新型LED覆晶芯片的制造方法，主要采用两次蚀刻处理，具体为:根据蚀刻位置第一次对基材板进行蚀刻处理，在蚀刻掉预设厚度后停止蚀刻操处理，在基材板上形成凹槽；根据基材上的凹陷部进行二次蚀刻处理，具体为，先对凹槽的侧壁进行预设厚度的蚀刻处理形成台阶状后，然后对凹槽的底部进行修正蚀刻处理，使预设厚度与修正蚀刻厚度之和为标准蚀刻厚度，能够提高蚀刻精度，保证薄膜蚀刻的均匀性；还采用对基材板进行覆膜处理，并预留有切割部不覆盖薄膜，切割芯片时因有未镀膜距离，不会因切割碰触镀膜层而破裂，便于切割，提高芯片的电性能。另外，本方案还具有生产效率高，适合工业生产的优点。
[0028]参阅图2至图3，一种新型LED覆晶芯片，包括芯片本体，所述芯片本体包括基板层
1、第一绝缘层2、透明导电层3、DBR反射层4、金属反射层5、电极层7以及薄膜绝缘层6;所述电极层7、第一绝缘层2、金属反射层5、DBR反射层4、透明导电层3以及基板层I由上至下顺序设置；所述芯片本体一侧设置有蚀刻槽位，所述蚀刻槽位位于电极层7、第一绝缘层
2、透明导电层3、DBR反射层4以及金属反射层5上形成台阶状，所述蚀刻槽的底部分为覆盖部与切割部8，靠近蚀刻槽的所述透明导电层3、DBR反射层4与金属反射层5的端部与蚀刻槽的侧壁及底部覆盖部均覆盖有连成一体的薄膜绝缘层6。上述的薄膜绝缘层6随着蚀刻槽亦为台阶状。
[0029]作为一实施例，所述蚀刻槽位包括第一蚀刻槽位以及第二蚀刻槽位，所述第二蚀刻槽位位于第一蚀刻槽位的底部，并且所述第一蚀刻槽位的开口宽度大于第二蚀刻槽位的开口宽度。经过两侧蚀刻槽，有利于蚀刻的精准度控制。
[0030]作为一实施例，所述薄膜绝缘层6的材质为Si02。除Si02还可以是其它绝缘材料。
[0031]作为一实施例，切割部8的中心线与薄膜绝缘层6的距离为3um-10um。预留的切割部8便于基板的切割操作，不会损坏基板。
[0032]综上所述，本实用新型提供了一种新型LED覆晶芯片，包括基板层、第一绝缘层、透明导电层、DBR反射层、金属反射层、电极层以及薄膜绝缘层，该薄膜绝缘层对基材板进行覆膜处理，以保护各层端部结构，并且在基板层预留有切割部，该切割部不覆盖薄膜，切割芯片时因有未镀膜距离，不会因切割碰触镀膜层而破裂，便于切割，提高芯片的电性能。另外，本方案还具有生产效率高，适合工业生产的优点。
[0033]以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种新型LED覆晶芯片，包括芯片本体，其特征在于，所述芯片本体包括基板层、第一绝缘层、透明导电层、DBR反射层、金属反射层、电极层以及薄膜绝缘层；所述电极层、第一绝缘层、金属反射层、DBR反射层、透明导电层以及基板层由上至下顺序设置；所述芯片本体一侧设置有蚀刻槽位，所述蚀刻槽位位于电极层、第一绝缘层、透明导电层、DBR反射层以及金属反射层上形成台阶状，所述蚀刻槽的底部分为覆盖部与切割部，靠近蚀刻槽的所述透明导电层、DBR反射层与金属反射层的端部与蚀刻槽的侧壁及底部覆盖部均覆盖有连成一体的薄膜绝缘层。
2.根据权利要求1所述的新型LED覆晶芯片，其特征在于，所述蚀刻槽位包括第一蚀刻槽位以及第二蚀刻槽位，所述第二蚀刻槽位位于第一蚀刻槽位的底部，并且所述第一蚀刻槽位的开口宽度大于第二蚀刻槽位的开口宽度。
3.根据权利要求1所述的新型LED覆晶芯片，其特征在于，所述薄膜绝缘层的材质为Si02o
4.根据权利要求1-3任一项所述的新型LED覆晶芯片，其特征在于，切割部的中心线与薄膜绝缘层的距离为3um-10um。
【专利摘要】本实用新型公开了一种新型LED覆晶芯片,包括芯片本体，所述芯片本体包括基板层、第一绝缘层、透明导电层、DBR反射层、金属反射层、电极层以及薄膜绝缘层；所述电极层、第一绝缘层、金属反射层、DBR反射层、透明导电层以及基板层由上至下顺序设置；所述芯片本体一侧设置有蚀刻槽位，所述蚀刻槽位位于电极层、第一绝缘层、透明导电层、DBR反射层以及金属反射层上形成台阶状，所述蚀刻槽的底部分为覆盖部与切割部，靠近蚀刻槽的所述透明导电层、DBR反射层与金属反射层的端部与蚀刻槽的侧壁及底部覆盖部均覆盖有连成一体的薄膜绝缘层。本方案便于切割，提高芯片的电性能；还具有生产效率高，适合工业生产的优点。
【IPC分类】H01L33-62
【公开号】CN204481050
【申请号】CN201520127604
【发明人】尤俊龙
【申请人】尤俊龙
【公开日】2015年7月15日
【申请日】2015年3月4日