专利名称：全桥移相驱动器的制作方法
技术领域：
本实用新型涉及一种全桥移相驱动电路。
特种大功率通信电源动态响应速度快，适应能力强，要求脉冲启动时序能够严格控制；又由于输出功率大、功率元件的电流大，要求较长的死区时问，且电路不应受干扰。常用的全桥移相驱动芯片UC3875、μL4818等不易做到。
本实用新型的目的在于提供一种全桥移相驱动电路，其脉冲启动时序能够严格控制，其死区时间可精确控制。
为实现上述目的，本实用新型采用以下解决方案一种全桥移相驱动器，由放大器、脉宽调制器、或逻辑门、两个D触发器、四个与逻辑门构成，其中放大器的输入接给定输入信号和输出反馈信号，放大器的输出接脉宽调制器的误差放大器的输入，脉宽调制器的两路输出接或逻辑门的输入，或逻辑门的输出接第一触发器的时钟端，或逻辑门的输出还经反相器接第二触发器的时钟端，两个触发器均连接成计数状态，两个触发器的四个输出分别接一个与逻辑门的输入，四个与逻辑门输出四个驱动信号。
本实用新型的优点由于PWM的振荡频率和输出信号的死区时间可通过其外部电路精确设定，其死区时间可精确控制，故巧妙利用了一个PWM控制芯片及外围辅助电路便实现了全桥移相功能。
以下结合附图和实施例详细说明。
图1是本实用新型的电路图；图2是图1的电路波形图；图3是全桥移相电路。
请参阅图1。本实用新型由放大器N3、脉宽调制器N1(型号SG3525AN)、或逻辑门、两个D触发器N2A和N2B、四个与逻辑门N3A-N4B构成，或逻辑门由两个成共阴极连接的二极管V1和V2构成。其中给定输入信号和输出反馈信号在放大器N3的反相输入端比较输入。电阻R1、R2和电容C1设定脉宽调制器N1的振荡频率和输出信号的死区时间，N1的误差放大器接成积分电路形式，C2为其积分电容。放大器N3的输出接脉宽调制器N1的误差放大器的输入，脉宽调制器N1的两路输出接或逻辑门的输入，或逻辑门的输出接触发器N2A的时钟端，同时还经V3反相后接触发器N2B的时钟端，两个触发器均连接成计数状态，它们的四个输出分别接四个与逻辑门的一个输入端，每个与逻辑门的另两个输入均接保护输入信号和死区设定信号，四个与逻辑门输出四个驱动信号。
上述电路装在一外壳中。使用时，将本实用新型的四个信号输入端分别接给定输入、输出反馈、保护输入、死区设定信号，将本实用新型的四个输出端分别接图3所示全桥移相电路中V1-V4的栅极。
本实用新型的工作原理是利用脉宽调制器的输出信号传输出全桥移相电路所需的四路移相脉冲驱动信号。下面结合图1、图2详细说明在图2中，实线波形为初始波形，虚线波形为移相波形。当输出反馈和给定输入的误差信号增大时，N1输出的PWM波形占空比增加，如图2-I、K，经或逻辑门相加后，C点波形为I、K两点波形叠加结果，D点波形则为C点的反相，C、D点的信号分别驱动D触发器N2A和N2B,N2A输出波形为E、F,N2B输出波形为G、H,E、F、G、H分别经与逻辑门N3A-N4B整形后，得到全桥移相驱动信号A、A-、B、B-。此时从图2中可见，A、B高电平共导脉冲增加，A-、B-高电平共导脉冲增加。
若输出反馈和给定输入的误差信号减小时，移相过程与上述相反。
权利要求1．一种全桥移相驱动器，其特征在于它由放大器、脉宽调制器、或逻辑门、两个D触发器、四个与逻辑门构成，其中放大器的输入接给定输入信号和输出反馈信号，放大器的输出接脉宽调制器的误差放大器的输入，脉宽调制器的两路输出接或逻辑门的输入，或逻辑门的输出接第一触发器的时钟端，或逻辑门的输出还经反相器接第二触发器的时钟端，两个触发器均连接成计数状态，两个触发器的四个输出分别接一个与逻辑门的输入，四个与逻辑门输出四个驱动信号。
专利摘要全桥移相驱动器由放大器、脉宽调制器、或逻辑门、两个D触发器、四个与逻辑门构成,放大器的输入接给定输入信号和输出反馈信号,放大器的输出接脉宽调制器的误差放大器的输入,脉宽调制器的两路输出接或逻辑门的输入,或逻辑门的输出接第一触发器的时钟端,或逻辑门的输出还经反相器接第二触发器的时钟端,两个触发器均连接成计数状态,两个触发器的四个输出分别接一个与逻辑门的输入,四个与逻辑门输出四个驱动信号。其脉冲启动时序能够严格控制,其死区时间可精确控制。
文档编号H02M1/08GK2458814SQ0026523
公开日2001年11月7日 申请日期2000年12月12日 优先权日2000年12月12日
发明者王旭 申请人:北京通力环电气有限公司