专利名称：电荷泵及使用其的压倍器的制作方法
技术领域：
本发明有关于一种电荷泵及使用其的压倍器，且特别是有关于一种利用低压制造工艺所做的金属氧化物半导体元件组合而成的电荷泵及使用其的压倍器。
背景技术：
请参照图1A，其表示的是公知技术所使用的电荷泵的电路图。在图1A中，电荷泵10包含了两个N型金属氧化物半导体(NMOS)102与104，以及两个电容112与114。其中，NMOS102的一个漏极/源极电连接到输入电压VIN，另一个漏极/源极则电连接到电容112的一端112a。再者，NMOS102的基极接地，而其栅极则电连接到电容114的一端114a上，且此电容端114a上的电压被用为此电荷泵10的其中一个输出电压V01。类似地，NMOS104的一个漏极/源极电连接到输入电压VIN，另一个漏极/源极则电连接到电容114的一端114a。再者，NMOS104的基极接地，而其栅极则电连接到电容112的一端112a上，且此电容端112a上的电压就被用为此电荷泵10的另外一个输出电压V02。此外，电容112的另一端112b接收操作时钟信号CK，而电容114的另一端114b则接收与操作时钟信号CK反相的反操作时钟信号CK′。
在最初的时候，电容112与114两端间的电压差都是0伏特。假设操作时钟信号CK为电压介于0伏特与V1伏特之间的一个信号，而V1与VIN相等或更大，且一开始的时候操作时钟信号CK位于高电平状态，则在开始操作的时候，由于电容特性使然，电容112两端的电压差仍然维持0伏特，所以电容端112a也会被提升至V1伏特。在这种情况下，由于反操作时钟信号CK′为0，因此电荷泵10所输出的电压V01为0，而电压V02则为V1。之后，由于V1≥VIN，所以CMOS104导通，因此VIN得以逐步对电容114进行充电。如此一来，在时间足够的条件下，电容端114a将被提升至约略与V1N相等的电压。
之后，当操作时钟信号CK的相位反转为0(当然，反操作时钟信号CK′的相位也将反转为V1)，由于电容端112a与112b之间会在操作时钟信号CK相位反转的瞬间保持一定的电压差，因此电容端112a会回到电压0。同样地，由于电容端114a与114b之间会在反操作时钟信号CK′相位反转的瞬间保持一定的电压差，所以电容端114a将被推升到约为VIN+V1的电压。换句话说，在操作时钟信号CK相位反转的瞬间，输出电压V01为VIN+V1，而输出电压V02则为0。在这种状况下，CMOS104不会导通，而CMOS102则因为其栅极电压(等同于输出电压V01)大于输入电压VIN而导通，因此电容端112a的电压将逐步被由0推升到VIN。
之后，依照相同的原理，当操作时钟信号CK的相位再度反转的瞬间，输出电压V01会降到VIN，而输出电压V02则会被瞬间推升到VIN+V1。而在接续的操作中，输出电压V01与V02将会分别在VIN与VIN+V1的范围间周期性变动。
然而，由于此种结构在COMS102与104的栅极-基极之间所产生的最大电压差是VIN+V1，所以此种结构所使用的CMOS102与104必须能够承受VIN+V1以上的电压差才行。换句话说，COMS102与104的栅极-基极介面必须能够承受与输出电压等值的电压差才行。
应用此种电荷泵结构的压倍器则公开于IEEE JOURNAL OF SOLID-STATECIRCUITS，Vol.33，NO.3，MARCH1998中，由Philippe Deval与MichelJ.Declercq二者所著的“A High-Efficiency CMOS Voltage Doubler”一文中，如图1B所示。在此种压倍器中，操作时钟信号CK是在电压VIN与0之间做周期性的变化，因此其输出VOUT会趋近于2*VIN。而同样地，CMOS122与124的栅极-基极介面必须承受2*VIN的电压差。
发明内容
有鉴于此，本发明提出一种电荷泵及使用其的压倍器。本发明利用PMOS与NMOS的串接方式，使得用于电荷泵中的MOS元件可以在栅极-源极、栅极-基极与栅极-漏极的介面承受较低电压差的情况下，提供与公知技术相同的电压推升效果。
本发明提出一种电荷泵，其具有电压源、信号源、第一与第二控制信号发生单元、第一与第二输出电压发生单元，以及第一与第二电容。其中，电压源提供输入电压，而信号源则提供操作时钟信号和与此操作时钟信号反相的反操作时钟信号。
第一控制信号发生单元是以输入电压、反操作时钟信号与接地电压为输入，并输出一组电压高低由反操作时钟信号所决定的第一控制信号。而第二控制信号发生单元则以输入电压、操作时钟信号与接地电压为输入，并输出一组电压高低由操作时钟信号所决定的第二控制信号。
此外，第一输出电压发生单元具有一个第一输出端，且此第一输出电压发生单元是以前述的输入电压与第一控制信号为输入，并根据此第一控制信号而决定是否电性导通输入电压与第一输出端之间的电路。相似地，第二输出电压发生单元具有一个第二输出端，且此第二输出电压发生单元是以前述的输入电压与第二控制信号为输入，并根据此第二控制信号而决定是否电性导通输入电压与第二输出端之间的电路。
再者，第一电容的第一电容端接收前述的操作时钟信号，另一电容端输出第一输出电压并电连接到前述的第一输出端，而第二电容的第一电容端则接收前述的反操作时钟信号，另一电容端则输出第二输出电压并电连接到该第二输出端。
综上所述，本发明所提出的电荷泵内各MOS元件的栅极-基极、栅极-漏极与栅极-源极之间的电压差可以较公知所产生的电压差小。据此，本发明可使用低压CMOS制造工艺所得的元件来获取与公知技术相同的电压推升能力而不致损毁MOS元件。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，详细说明如下
图1A表示的是公知所采用的电荷泵的电路图；图1B表示的是公知采用图1A所示的电荷泵的压倍器的电路图；图2表示的是根据本发明的一较佳实施例的电荷泵的电路方块图；图3表示的是根据本发明的一较佳实施例的压倍器的电路方块图；图4表示的是根据本发明的另一较佳实施例的电荷泵的电路图；以及图5表示的是根据本发明的另一较佳实施例的压倍器的电路图。
标号说明
32，52电荷泵102，104，122，124，412～418，512～518NMOS112，114，132，134，150，152，232，330，332，430，440，530，540，570，580，530电容140～146，402～408，502～508，562～568PMOS202，204，302，304控制信号发生单元206，208，306，308输出电压发生单元320，322输出端590最终输出端具体实施方式
请参照图2，其表示了根据本发明的一较佳实施例的电荷泵的电路方块图。其中，此电荷泵包括两个控制信号发生单元202与204，两个输出电压发生单元206与208，以及两个电容230与232。如图2所示，控制信号发生单元202以由电压源(此处未绘出)所提供的输入电压VIN、接地电压与由信号源(此处未绘出)所提供的反操作时钟信号CK′为输入，而控制信号发生单元204则以输入电压VIN、接地电压以及由信号源(此处未绘出)所提供的操作时钟信号CK为输入。在这之中，操作时钟信号CK是与反操作时钟信号CK′为彼此反相的关系。
在此实施例中，控制信号发生单元202所输出的第一控制信号的电压的电平是由反操作时钟信号CK′所决定。换句话说，随着电路设计的不同，位于低电平的反操作时钟信号CK′可能使得控制信号发生单元202产生高电平或低电平的第一控制信号，反之，高电平的反操作时钟信号CK′也可能使得控制信号发生单元202产生高电平或低电平的第一控制信号。从另一个角度来看，控制信号发生单元204以及其所输出的第二控制信号的关系，也与控制信号发生单元202以及其所输出的第一控制信号的关系相类似。
此外，输出电压发生单元206以输入电压VIN与第一控制信号为输入，并具有第一输出端220；输出电压发生单元208以输入电压VIN与第二控制信号为输入，并具有第二输出端222。以输出电压发生单元206来看，输入电压VIN与第一输出端220之间的电路是否导通，需视由所传来的第一控制信号的电平而定。举例来说，若第一控制信号为高电平时可导通输入电压VIN与第一输出端220之间的电路，则当第一控制信号为低电平时，输入电压VIN与第一输出端220之间的电路就会被切断。类似地，在输出电压发生单元208之中，若第二控制信号为高电平时可导通输入电压VIN与第二输出端222之间的电路，则当第二控制信号为低电平时，输入电压VIN与第二输出端222之间的电路就会被切断。当然，相反或是输出电压发生单元206与208对于各自所接收的控制信号有不同反应的状况都是有可能存在的，本领域技术人员可视实际需求而予以更动。
最后，在图2中尚包括两个电容230与232。其中，电容230的一端接收操作时钟信号CK，另一端则电连接到第一输出端220，并由输出端VOUT1输出第一输出电压。电容232的一端接收操作时钟信号CK′，另一端则电连接到第二输出端222，并由输出端VOUT2输出第二输出电压。
接下来请参照图3，其显示了根据本发明的一较佳实施例的压倍器的电路方块图。其中，电荷帮浦的结构与运行方法皆与图2所示者极其相似，在此不予赘述。而在输出端VOUT1与VOUT2所输出的最大电压为输入电压VIN的两倍的状况下，以输出电压切换单元340来接收由输出端VOUT1与VOUT2所输出的电压，再从二者中挑选较高的电压以为最终输出端V0的输出电压，即可获致电压倍增的效果。
以下将进一步公开电荷泵与输出电压切换单元340的一较佳实施例中所使用的电路元件，本领域技术人员当可据此轻易施行本发明。然需注意的是，后叙的较佳实施例所提供的电路元件及结构仅为可行方式中的一种，并非用以限定本发明的技术范畴。
请参照图4，其表示的是依照本发明一较佳实施例的电荷泵的电路图。其中，此电荷泵包含了P型金属氧化物半导体(PMOS)402、404、406与408，N型金属氧化物半导体(NMOS)412、414、416与418，以及电容430与440。此外，此一电荷泵尚接收由电压源(此处未绘出)所提供的输入电压VIN，并接收由信号源(此处未绘出)所提供的操作时钟信号CK以及与操作时钟信号CK反相的反操作时钟信号CK′。
其中，电容430(或称第一电容)的一个电容端(或称第一电容的第一电容端)接收操作时钟信号CK，而另一个电容端(或称第一电容的第二电容端)则连接到一个输出端VOUT1以输出第一输出电压。电容440(或称第二电容)的一个电容端(或称第二电容的第一电容端)接收反操作时钟信号CK′，而另一个电容端(或称第二电容的第二电容端)则连接到另一个输出端VOUT2以输出第二输出电压。
此外，PMOS402(或称第一PMOS)的一个源极/漏极(或称第一PMOS的第一源极/漏极)电性连接至电容430与PMOS402的基极(或称第一PMOS的基极)，而PMOS402的另一个源极/漏极(或称第一PMOS的第二源极/漏极)则电连接到电压源以接收输入电压VIN。PMOS404(或称第二PMOS)的一源极/漏极(或称第二PMOS的一源极/漏极)电连接到电容430以及PMOS404的基极(或称第二PMOS的基极)，PMOS404的另一个源极/漏极(或称第二POMS的第二源极/漏极)是电性连接至PMOS402的栅极(或称第一PMOS的栅极)，且PMOS404的栅极(或称第二PMOS的栅极)是电连接到电压源以接收输入电压VIN。
PMOS406(或称第三PMOS)的一源极/漏极(或称第三PMOS的第一源极/漏极)电连接到电容440及PMOS406的基极(或称第三PMOS的基极)，且另一个源极/漏极(或称第三PMOS的第二源极/漏极)电连接到电压源以接收输入电压VIN。PMOS408(或称第四PMOS)的一源极/漏极(或称第四PMOS的第一源极/漏极)电连接到电容440以及PMOS408的基极(或称第四PMOS的基极)，其另一个源极/漏极(或称第四POMS的第二源极/漏极)电连接到PMOS406的栅极(或称第三PMOS的栅极)，且PMOS408的栅极(或称第四PMOS的栅极)电连接到电压源以接收输入电压VIN。
再者，NMOS412(或称第一NMOS)的栅极(或称第一NMOS的栅极)电连接到电压源以接收输入电压VIN，而NMOS412的一个源极/漏极(或称第一NMOS的第二源极/漏极)是电连接到PMOS402的栅极，且NMOS412的基极(或称第一NMOS的基极)接地。NMOS414(或称第二NMOS)的一个源极/漏极(或称第二NMOS的第一源极/漏极)与其基极(或称第二NMOS的基极)接地，另一个源极漏极(或称第二NMOS的第二源极/漏极)是电性耦接NMOS412的一个源极/漏极(或称第一NMOS的第一源极/漏极)，而NMOS414的栅极(或称第二NMOS的栅极)则接收前述的反操作时钟信号CK′。NMOS416(或称第三NMOS)的栅极(或称第三NMOS的栅极)电连接到电压源以接收输入电压VIN，而NMOS416的一源极/漏极(或称第三NMOS的第二源极/漏极)是电连接到PMOS406的栅极，且其基极(或称第三NMOS的基极)接地。NMOS418(或称第四NMOS)的一源极/漏极(或称第四NMOS的第一源极/漏极)与其基极(或称第四NMOS的基极)接地，其另一个源极/漏极(或称第四NMOS的第二源极/漏极)电连接到NMOS416的源极/漏极(或称第三NMOS的第一源极/漏极)，且栅极(或称第四NMOS的栅极)则接收操作时钟信号CK。
为了进一步解释本发明所提供的电荷泵的运行方式，现假设在初始时的第一、第二输出电压皆为0伏特。此外，时钟操作信号CK与反操作时钟信号CK′的振荡区间在0伏特与输入电压VIN伏特之间，且时钟操作信号CK的起始值为0伏特，反操作时钟信号CK′的起始值则为VIN伏特。
在刚开始的时候，由于反操作时钟CK′的电压值为VIN，因此NMOS414导通，NMOS414的源极/漏极与NMOS412的源极/漏极的电压值也随之确立为0。再由于NMOS412的栅极接收输入电压VIN，因此NMOS412也导通，NMOS412的源极/漏极、PMOS404的源极/漏极与PMOS402的栅极的电压值也同样确立为0。对PMOS404而言，由于其栅极的电压值为VIN，而源极/漏极的电压值为0，因此PMOS404并不导通。反之，对PMOS402而言，由于其源极/漏极接收输入电压VIN，而其栅极电压为0，因此PMOS402会导通，输入电压因此开始对电容430进行充电。由于此时时钟操作信号CK的电压值为0，因此在时间足够的条件下，电容430的两端电压差应趋近于VIN，亦即，输出端VOUT1所输出的第一输出电压应趋近于输入电压VIN。
相反地，由于操作时钟CK的电压值为0，因此，NMOS418不导通。再由于栅极接收输入电压VIN，因此NMOS416导通，而NMOS416的源极/漏极、PMOS406的源极/漏极与PMOS406的栅极的电压值会渐趋于VIN。对PMOS408而言，由于其栅极的电压值为VIN，因此PMOS408并不导通。同样地，对PMOS406而言，由于其源极/漏极接收输入电压VIN与栅极的电压相近，因此PMOS402亦不导通。因此，输出端VOUT2所输出的第二输出电压应均与反操作时钟信号CK′相当，亦即，输出端VOUT2所输出的第二输出电压应趋近于VIN。
接下来，当操作时钟信号CK反转，亦即，操作时钟信号CK的电压值为VIN，而反操作时钟信号CK′的电压值为0。此时，根据前述推论输出端VOUT2时所得到的结果，PMOS402与PMOS404都不会导通。因此，在瞬间维持电容430两端电压差的现象下，输出端VOUT1所输出的第一输出电压会被瞬间推升到VIN+VIN，亦即2*VIN。再者，因为PMOS402与PMOS404都不导通，因此输出端VOUT1将可维持在2*VIN的电压。另一方面，在反操作时钟信号CK′的电压值为0的时候，电容440的两端为了在瞬间维持电压差不变，因此电容端的电压会同时下降为0伏特。然而，由于PMOS406与PMOS408将会导通，若在时间足够的条件下，输入电压VIN将会持续对输出端VOUT2充电，直到输出端VOUT2的电压趋近于VIN。
之后，当操作时钟信号CK再度反转，则由于PMOS402与PMOS404重新导通，因此输出端VOUT1将维持在VIN的电压。另一方面，由于PMOS406与PMOS408不导通，因此输出端VOUT2在电容440两端的电压差将会保持为VIN。而在电容端440b所接收的反操作时钟信号CK′的电压为VIN的情况下，输出端VOUT2所输出的第二输出电压将会是2*VIN。
于此之后，输出端VOUT1与VOUT2所分别输出的第一输出电压与第二输出电压将在VIN与2*VIN的电压间周期性变化。而PMOS402、404、406与408的栅极一基极介面将只需要忍受VIN的电压差即可，相较于公知必须忍受2*VIN的电压差而言，实已有极大的改善。
接下来请参照图5，其表示的是使用如图4所示的电荷泵的压倍器的电路图。其中，电荷泵52的组成结构与图4类似，所以在此不再对其操作方式做进一步的介绍。此外，输出如图4中的第一输出电压MOUT1，则输出如图4中的第二输出电压VOUT2。而由前述与图4相关的叙述中可以得知，当时钟操作信号CK与反时钟操作信号CK′是在0～VIN的电压间振荡，则在稳定的状态下，第一输出电压VOUT1与第二输出电压VOUT2将会分别在VIN～2*VIN之间振荡。因此，接下来就以此为根据来解说图5中除了电荷泵52之外的部分电路运行方式。
图5中除了电荷泵52之外的部分电路包括了四个PMOS562、564、566与568，以及基底电容470与输出电容580。其中，PMOS562(或称第五PMOS)的一个源极/漏极(或称第五PMOS的第一源极/漏极)电连接到电荷泵52以接收前述的第二输出电压VOUT2，另一个源极/漏极(或称第五PMOS的第二源极/漏极)电性耦接于PMOS562的基极(或称第五PMOS的基极)，且PMOS562的栅极(或称第五PMOS的栅极)电性耦接电荷泵52以接收前述的第一输出电压MOUT1。PMOS564(或称第六PMOS)的一个源极/漏极(或称第六PMOS的第一源极/漏极)电连接到以接收第一输出电压VOUT1，另一个源极/漏极(或称第六PMOS的第二源极/漏极)电性耦接于PMOS564的基极(或称第六PMOS的基极)，且此PMOS564的栅极(或称第六PMOS的栅极)电性耦接以接收第二输出电压VOUT2。
此外，PMOS566(或称第七PMOS)的一个源极/漏极(或称第七PMOS的第一源极/漏极)电连接到以接收第二输出电压VOUT2，另一个源极/漏极(或称第七PMOS的第二源极/漏极)电性耦接于最终输出端590以输出最终输出电压V0。PMOS566的基极(或称第七PMOS的基极)电连接到PMOS562的基极与源极/漏极，且PMOS566的栅极(或称第七PMOS的栅极)电连接到以接收第二输出电压VOUT2。PMOS568(或称第八PMOS)的一个源极/漏极(或称第八PMOS的第一源极/漏极)电连接到以接收第一输出电压VOUT1，另一个源极/漏极(或称第八PMOS的第二源极/漏极)电性耦接于最终输出端590。PMOS568的基极(或称第八PMOS的基极)电连接到PMOS564的基极，且PMOS568的栅极(或称第八PMOS的栅极)电连接到以接收第一输出电压VOUT1。
最后，基底电容570的一端接地，另一端则电连接到基极。输出电容580的一端接地，另一端则电连接到最终输出端590。
当第一输出电压VOUT1与第二输出电压VOUT2趋于稳定振荡之后，假设第一输出电压VOUT1为VIN，则第二输出电压VOUT2为2*VIN。在这样的条件下，PMOS562与PMOS566导通，而PMOS564与PMOS568关断，第二输出电压VOUT2(2*VIN)对输出电容580充电。反过来说，当第一输出电压VOUT1为2*VIN，而第二输出电压VOUT2为VIN的时候，PMOS562与PMOS566关断，而PMOS564与PMOS568则导通，于是第一输出电压VOUT1(22*VIN)对输出电容580充电。由此可知，在经过足够的操作时间之后，由最终输出端590所输出的最终输出电压VO会约略稳定的等于输入电压的两倍，亦即2*VIN。
最后要特别强调的是，虽然在本说明书中是以MOS为例来说明，但本领域技术人员当知，金属氧化物半导体场效晶体管(MOSFET)、增强型金属氧化物半导体场效晶体管(增强型MOSFET)与互补式金属氧化物半导体(CMOS)等类似元件也可使用于本发明所提供的电路中。
综上所述，现将本发明的优点略述如下。本发明藉由所提出的电荷泵内各MOS元件的栅极-基极、栅极-漏极与栅极-源极之间的电压差可以较公知所产生的电压差小。特别是栅极-基极间的电压差的最大值将可比公知减少约一半。因此，本发明可使用低压CMOS制造工艺所得的元件来获取与公知技术相同的电压推升能力而不致损毁MOS元件。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，因此本发明的保护范围以所提出的权利要求所界定的范围为准。
权利要求
1.一种电荷泵，包括一电压源，提供一输入电压；一信号源，提供一操作时钟信号和与该操作时钟信号反相的一反操作时钟信号；一第一电容，具有第一电容端与第二电容端，该第一电容的第一电容端接收该操作时钟信号，该第一电容的第二电容端输出一第一输出电压；一第二电容，具有第一电容端与第二电容端，该第二电容的第一电容端接收该反操作时钟信号，该第二电容的第二电容端输出一第二输出电压；一第一P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第一P型金属氧化物半导体的第一源极/漏极电连接到该第一电容的第二电容端与该第一P型金属氧化物半导体的基极，且该第一P型金属氧化物半导体的第二源极/漏极电连接到该电压源；一第二P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第二P型金属氧化物半导体的第一源极/漏极电连接到该第一电容的第二电容端与该第二P型金属氧化物半导体的基极，该第二P型金属氧化物半导体的第二源极/漏极电连接到该第一P型金属氧化物半导体的栅极，且该第二P型金属氧化物半导体的栅极电连接到该电压源；一第三P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第三P型金属氧化物半导体的第一源极/漏极电连接到该第二电容的第二电容端与该第三P型金属氧化物半导体的基极，且该第三P型金属氧化物半导体的第二源极/漏极电连接到该电压源；一第四P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第四P型金属氧化物半导体的第一源极/漏极电连接到该第二电容的第二电容端与该第四P型金属氧化物半导体的基极，该第四P型金属氧化物半导体的第二源极/漏极电连接到该第三P型金属氧化物半导体的栅极，且该第四P型金属氧化物半导体的栅极电连接到该电压源；一第一N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第一N型金属氧化物半导体的栅极电连接到该电压源，该第一N型金属氧化物半导体的第二源极/漏极电连接到该第一P型金属氧化物半导体的栅极，且该第一N型金属氧化物半导体的基极接地；一第二N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第二N型金属氧化物半导体的第一源极/漏极与该第二N型金属氧化物半导体的基极接地，该第二N型金属氧化物半导体的第二源极/漏极电性耦接该第一N型金属氧化物半导体的第一源极/漏极，且该第二N型金属氧化物半导体的栅极接收该反操作时钟信号；一第三N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第三N型金属氧化物半导体的栅极电连接到该电压源，该第三N型金属氧化物半导体的第二源极/漏极电连接到该第三P型金属氧化物半导体的栅极，且该第三N型金属氧化物半导体的基极接地；以及一第四N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第四N型金属氧化物半导体的第一源极/漏极与该第四N型金属氧化物半导体的基极接地，该第四N型金属氧化物半导体的第二源极/漏极电性耦接该第三N型金属氧化物半导体的第一源极/漏极，且该第四N型金属氧化物半导体的栅极接收该操作时钟信号。
2.一种使用电荷泵的压倍器，包括一电压源，提供一输入电压；一信号源，提供一操作时钟信号和与该操作时钟信号反相的一反操作时钟信号；一第一电容，具有第一电容端与第二电容端，该第一电容的第一电容端接收该操作时钟信号，该第一电容的第二电容端输出一第一输出电压；一第二电容，具有第一电容端与第二电容端，该第二电容的第一电容端接收该反操作时钟信号，该第二电容的第二电容端输出一第二输出电压；一第一P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第一P型金属氧化物半导体的第一源极/漏极电连接到该第一电容的第二电容端与该第一P型金属氧化物半导体的基极，且该第一P型金属氧化物半导体的第二源极/漏极电连接到该电压源；一第二P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第二P型金属氧化物半导体的第一源极/漏极电连接到该第一电容的第二电容端与该第二P型金属氧化物半导体的基极，该第二P型金属氧化物半导体的第二源极/漏极电连接到该第一P型金属氧化物半导体的栅极，且该第二P型金属氧化物半导体的栅极电连接到该电压源；一第三P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第三P型金属氧化物半导体的第一源极/漏极电连接到该第二电容的第二电容端与该第三P型金属氧化物半导体的基极，且该第三P型金属氧化物半导体的第二源极/漏极电连接到该电压源；一第四P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第四P型金属氧化物半导体的第一源极/漏极电连接到该第二电容的第二电容端与该第四P型金属氧化物半导体的基极，该第四P型金属氧化物半导体的第二源极/漏极电连接到该第三P型金属氧化物半导体的栅极，且该第四P型金属氧化物半导体的栅极电连接到该电压源；一第一N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第一N型金属氧化物半导体的栅极电连接到该电压源，该第一N型金属氧化物半导体的第二源极/漏极电连接到该第一P型金属氧化物半导体的栅极，且该第一N型金属氧化物半导体的基极接地；一第二N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第二N型金属氧化物半导体的第一源极/漏极与该第二N型金属氧化物半导体的基极接地，该第二N型金属氧化物半导体的第二源极/漏极电性耦接该第一N型金属氧化物半导体的第一源极/漏极，且该第二N型金属氧化物半导体的栅极接收该反操作时钟信号；一第三N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第三N型金属氧化物半导体的栅极电连接到该电压源，该第三N型金属氧化物半导体的第二源极/漏极电连接到该第三P型金属氧化物半导体的栅极，且该第三N型金属氧化物半导体的基极接地；一第四N型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第四N型金属氧化物半导体的第一源极/漏极与该第四N型金属氧化物半导体的基极接地，该第四N型金属氧化物半导体的第二源极/漏极电性耦接该第三N型金属氧化物半导体的第一源极/漏极，且该第四N型金属氧化物半导体的栅极接收该操作时钟信号；以及一输出电压切换单元，该输出电压切换单元接收该第一输出电压与该第二输出电压，并输出该第一输出电压与该第二输出电压二者中的较高者。
3.如权利要求2所述的使用电荷泵的压倍器，其中该输出电压切换单元包括一第五P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第五P型金属氧化物半导体的第一源极/漏极接收该第二输出电压，该第五P型金属氧化物半导体的第二源极/漏极电性耦接于该第五P型金属氧化物半导体的基极，且该第五P型金属氧化物半导体的栅极接收该第一输出电压；一第六P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第六P型金属氧化物半导体的第一源极/漏极接收该第一输出电压，该第六P型金属氧化物半导体的第二源极/漏极电性耦接于该第六P型金属氧化物半导体的基极，且该第六P型金属氧化物半导体的栅极接收该第二输出电压；一第七P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第七P型金属氧化物半导体的第一源极/漏极接收该第二输出电压，该第七P型金属氧化物半导体的第二源极/漏极电性耦接于一最终输出端，该第七P型金属氧化物半导体的基极电连接到该第五P型金属氧化物半导体的基极，且该第七P型金属氧化物半导体的栅极接收该第二输出电压；一第八P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第八P型金属氧化物半导体的第一源极/漏极接收该第一输出电压，该第八P型金属氧化物半导体的第二源极/漏极电性耦接于该最终输出端，该第八P型金属氧化物半导体的基极电连接到该第六P型金属氧化物半导体的基极，且该第八P型金属氧化物半导体的栅极接收该第一输出电压；一输出电容，该输出电容一端接地，另一端则电连接到该最终输出端；以及一基底电容，该基底电容一端接地，另一端则电连接到该第五P型金属氧化物半导体的基极。
4.一种电荷泵，包括一电压源，提供一输入电压；一信号源，提供一操作时钟信号和与该操作时钟信号反相的一反操作时钟信号；一第一控制信号发生单元，该第一控制信号发生单元以该输入电压、该反操作时钟信号与接地电压为输入，并输出一第一控制信号，其中，该第一控制信号的电压高低是由该反操作时钟信号所决定；一第一输出电压发生单元，以该输入电压与该第一控制信号为输入，并具有一第一输出端，该第一输出电压发生单元根据该第一控制信号而决定是否电性导通该输入电压与该第一输出端之间的电路；一第二控制信号发生单元，该第二控制信号发生单元以该输入电压、该操作时钟信号与接地电压为输入，并输出一第二控制信号，其中，该第二控制信号的电压高低是由该操作时钟信号所决定；一第二输出电压发生单元，以该输入电压与该第二控制信号为输入，并具有一第二输出端，该第二输出电压发生单元根据该第二控制信号而决定是否电性导通该输入电压与该第一输出端之间的电路；一第一电容，具有第一电容端与第二电容端，该第一电容的第一电容端接收该操作时钟信号，该第一电容的第二电容端输出一第一输出电压并电连接到该第一输出端；以及一第二电容，具有第一电容端与第二电容端，该第二电容的第一电容端接收该反操作时钟信号，该第二电容的第二电容端输出一第二输出电压并电连接到该第二输出端。
5.一种使用电荷泵的压倍器，包括一电压源，提供一输入电压；一信号源，提供一操作时钟信号和与该操作时钟信号反相的一反操作时钟信号；一第一控制信号发生单元，该第一控制信号发生单元以该输入电压、该反操作时钟信号与接地电压为输入，并输出一第一控制信号，其中，该第一控制信号的电压高低是由该反操作时钟信号所决定；一第一输出电压发生单元，以该输入电压与该第一控制信号为输入，并具有一第一输出端，该第一输出电压发生单元根据该第一控制信号而决定是否电性导通该输入电压与该第一输出端之间的电路；一第二控制信号发生单元，该第二控制信号发生单元以该输入电压、该操作时钟信号与接地电压为输入，并输出一第二控制信号，其中，该第二控制信号的电压高低是由该操作时钟信号所决定；一第二输出电压发生单元，以该输入电压与该第二控制信号为输入，并具有一第二输出端，该第二输出电压发生单元根据该第二控制信号而决定是否电性导通该输入电压与该第一输出端之间的电路；一第一电容，具有第一电容端与第二电容端，该第一电容的第一电容端接收该操作时钟信号，该第一电容的第二电容端输出一第一输出电压并电连接到该第一输出端；一第二电容，具有第一电容端与第二电容端，该第二电容的第一电容端接收该反操作时钟信号，该第二电容的第二电容端输出一第二输出电压并电连接到该第二输出端；以及一输出电压切换单元，该输出电压切换单元接收该第一输出电压与该第二输出电压，并输出该第一输出电压与该第二输出电压二者中的较高者。
6.如权利要求5所述的使用电荷泵的压倍器，其中该输出电压切换单元包括一第五P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第五P型金属氧化物半导体的第一源极/漏极接收该第二输出电压，该第五P型金属氧化物半导体的第二源极/漏极电性耦接于该第五P型金属氧化物半导体的基极，且该第五P型金属氧化物半导体的栅极接收该第一输出电压；一第六P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第六P型金属氧化物半导体的第一源极/漏极接收该第一输出电压，该第六P型金属氧化物半导体的第二源极/漏极电性耦接于该第六P型金属氧化物半导体的基极，且该第六P型金属氧化物半导体的栅极接收该第二输出电压；一第七P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第七P型金属氧化物半导体的第一源极/漏极接收该第二输出电压，该第七P型金属氧化物半导体的第二源极/漏极电性耦接于一最终输出端，该第七P型金属氧化物半导体的基极电连接到该第五P型金属氧化物半导体的基极，且该第七P型金属氧化物半导体的栅极接收该第二输出电压；一第八P型金属氧化物半导体，具有基极、栅极与第一、第二源极/漏极，该第八P型金属氧化物半导体的第一源极/漏极接收该第一输出电压，该第八P型金属氧化物半导体的第二源极/漏极电性耦接于该最终输出端，该第八P型金属氧化物半导体的基极电连接到该第六P型金属氧化物半导体的基极，且该第八P型金属氧化物半导体的栅极接收该第一输出电压；一输出电容，该输出电容一端接地，另一端则电连接到该最终输出端；以及一基底电容，该基底电容一端接地，另一端则电连接到该第五P型金属氧化物半导体的基极。
全文摘要
一种电荷泵及使用其的压倍器，其通过串接由低压制造工艺所制作的P型与N型金属氧化物半导体来解决电路中所遭遇的高电压差问题。因此，电荷泵将可在避免栅极源极、栅极－基极与栅极－漏极间出现过高电压差的情况下提供外界更高的电压。
文档编号H02M3/07GK1416210SQ0215715
公开日2003年5月7日 申请日期2002年12月17日 优先权日2002年12月17日
发明者颜敬贤 申请人:威盛电子股份有限公司