专利名称：电源抗干扰保护电路的制作方法
技术领域：
本实用新型涉及一种大功率控制电路在上电和掉电时的电源抗干扰保护电路。
背景技术：
在大功率控制电路中，控制电路在上电瞬间及初始化未完成时对系统是失控的，特别是对控制电路中所使用的多种不同的电源造成干扰，这些干扰将会使控制部分的执行机构产生误动作。如果用按键分别控制电源，这样不仅操作起来麻烦，而且大功率电路的电源在开、关时电流冲击很大，易使按键打火，造成不安全因素。
实用新型内容本实用新型的技术解决问题是为了克服电路在上电和掉电时出现的干扰问题，提供一种上电和掉电自动保护电路，使得电路中不同电源在上电和掉电时分时进行，避免了干扰脉冲造成的相互影响。
本实用新型解决其技术问题所采用的技术方案是电源抗干扰保护电路，其特点在于在较高电压电源的继电器线包控制电路中串入npn晶体管，并将电源控制电路的控制端经驱动缓冲器后接入该晶体管的基极。在上电的瞬间该晶体管的基极端电压为高电平，晶体管不导通，使得较高电压的继电器在上电的瞬间不能吸合，其较高电源后于低电源上电，有效的阻止了上电时控制电路由于相互干扰所产生的误动作，这样，利用晶体管的导通与截止特性对控制电路中的多种电源进行分时通、断。
本使用新型的有益效果是，使得大功率控制系统电路中不同电源在上电、关电及忽然掉电时分时进行，避免了瞬时干扰脉冲造成的相互影响，保证了执行机构运行稳定、可靠；且由于仅采用晶体管元件，因此，结构简单。
图1是本实用新型的电路原理图。
具体实施方式
如图1所示，本实施例的较大电压电源为+24V，低电压电源为+5V。在+24V电源4的继电器3线包控制电路1中串入-npn晶体管2，将电源的控制电1的控制端的采样信号经一驱动缓冲器(可采用晶体三极管驱动缓冲器)后接入晶体管2的基极端，即B端，这样，在上电的瞬间B端电压为高电平，晶体管2不导通，使得+24V继电器3在上电的瞬间不能吸合，使上电时+24V电源4后于+5V电源5上电，有效的阻止了上电时控制电路1由于相互干扰所产生的误动作。另外，调整+24V电源4的充放电时间常数，使其小于+5V电源5的充放电时间常数，这样在关电或掉电时+24V电源4先于+5V电源5关断，控制电路1的继电器3不会在关电时出现误吸合现象，达到抗干扰的目的。
当整机系统开电时，控制及驱动电路1的输出端在开电的瞬间呈现高电平，使晶体管2处于截止状态，继电器3不会吸合，当+5V电源5稳定后，再将晶体管2的B端置低，使晶体管2导通，继电器3吸合，+24V通电。图1中，+5V电源5的滤波电容值要大于+24V电源4滤波电容值，使关电或意外掉电时，+24V电源4先于+5V电源5掉电，使强电部分电路6不会因掉电时的干扰产生误动作。
权利要求1.电源抗干扰保护电路，其特征在于在较高电压电源的继电器线包控制电路中串入npn晶体管，并将电源控制电路的控制端经驱动缓冲器后接入该晶体管的基极。
2.根据权利要求1所述的电源抗干扰保护保护电路，其特征在于较高电压电源的充放电时间常数小于低电压电源的充放电时间常数。
专利摘要电源抗干扰保护电路，其特点在于在较高电压电源的继电器线包控制电路中串入npn晶体管，并将电源控制电路的控制端经驱动缓冲器后接入该晶体管的基极。在上电的瞬间该晶体管的基极端电压为高电平，晶体管不导通，使得较高电压的继电器在上电的瞬间不能吸合，其较高电源后于低电源上电，有效的阻止了上电时控制电路由于相互干扰所产生的误动作，这样，利用晶体管的导通与截止特性对控制电路中的多种电源进行分时通、断。本实用新型可使得大功率控制系统电路中不同电源在上电、关电及忽然掉电时分时进行，避免了瞬时干扰脉冲造成的相互影响，保证了执行机构运行稳定、可靠，且结构简单。
文档编号H02H7/10GK2627706SQ03257298
公开日2004年7月21日 申请日期2003年5月29日 优先权日2003年5月29日
发明者邢薇, 李晓今 申请人:中国科学院光电技术研究所