专利名称：Dc－dc转换器的控制电路及其控制方法
技术领域：
本发明涉及对DC-DC转换器的控制，具体地说，涉及可以容易地在逻辑电路中构成的DC-DC转换器的控制电路及其控制方法。
背景技术：
在具有模拟误差放大器的同步整流开关型DC-DC转换器的控制电路中，模拟误差放大器具有电阻器或电容器作为反馈电路。在DC-DC转换器的输入电压有波动或DC-DC转换器的输出电压的可变控制的情形下，需要误差放大器不振荡。为了设置增益以使反馈电路的相位有余量，在设计DC-DC转换器时，对反馈电路的相位补偿的设计必须考虑到输入和输出电压的关系。即，必须静态地控制增益。
日本未实审专利申请公开No.9-154275和日本未实审专利申请公开No.10-323026中公开了其他相关技术。
发明内容
但是，如果尝试预先设置具有反馈电路相位余量的增益，则在反馈电路或增益设置中使用的电阻器或电容器需要很高的精度。这种电阻器或电容器不能内建于半导体电路中，DC-DC转换器的控制电路不能被包含在逻辑电路中。因此出现了这样的问题，即不能构建可在任意电源电压下高效运行的LSI。
考虑对DC-DC转换器的控制电路数字化，以取消模拟电路设计、反馈电路的相关相位补偿设计、以及误差放大器的增益补偿设计。但是，如果仅对DC-DC转换器的输出电压和参考电压的误差放大进行数字化，则需要考虑输入电压和输出电压的关系的增益设置。因此出现了这样的问题，即为了增益设置，需要大规模电路，或者DSP处理电路和电路规模变大，或者耗电流增大。
本发明将解决背景技术的至少一个问题，因此其目的在于提供这样的一种DC-DC转换器的控制电路，其能够被包含在逻辑电路中，其具有数字误差放大器，该放大器能够根据输入电压和输出电压来控制增益，即动态地控制增益，并使得不必在反馈电路或增益设置中使用高精度电阻器或电容器。
为了达到上述目的，提供了一种用于根据参考电压从输入电压生成输出电压的开关调节器系统的DC-DC转换器的控制电路，该电路包括算术单元，用于输出所述输出电压和反馈信号的差分信号；积分单元，包括差分电压放大器和电容器，所述差分电压放大器用于将所述参考电压输入到非反向输入，将所述差分信号输入到反向输入，所述电容器一端连接到所述差分电压放大器的反向输入端，另一端连接到所述差分电压放大器的输出端，所述积分单元通过对所述差分信号进行积分来输出积分信号；量化单元，其通过对所述积分信号进行量化来输出1位数字信号；反馈单元，其根据输入的1位数字信号，将所述输入信号电压或地电压作为反馈信号输出到所述算术单元；以及PWM单元，用于根据所述量化单元的脉冲密度来确定所述DC-DC转换器的主开关元件的占空比。
利用算术单元、积分单元、量化单元和反馈单元来构造所谓的∑ΔAD转换器。在本发明的∑ΔAD转换器中，DC-DC转换器的输出电压被输入到∑ΔAD转换器的算术单元，DC-DC转换器的输入电压被输入到反馈单元，DC-DC转换器的参考电压被输入到差分电压放大器的非反向输入。
算术单元输出的是输出电压和反馈信号的差分信号。差分信号是来自后面描述的反馈单元的模拟信号输出。为了计算差，可使用电流或电压。
积分单元具有差分电压放大器和电容器。DC-DC转换器的参考电压被输入到所述差分电压放大器的非反向输入，差分信号被输入到反向输入。所述电容器的一端连接到所述差分电压放大器的反向输入端，另一端连接到所述差分电压放大器的输出端。所述积分单元通过对所述差分信号进行积分来输出积分信号。
量化单元量化积分信号，并输出1位数字信号。反馈单元根据输入的1位数字信号，向算术单元输出输入电压或地电压作为反馈信号，以执行DA转换。例如，当输入低电平信号时，输入电压被输出，当输入高电平信号时，地电压被输出。
在PWM单元中，输入1位数字信号。根据量化单元的脉冲密度(在特定时间内生成的1或0信号脉冲的数目)，确定DC-DC转换器的主开关元件的占空比。
因此，当输出电压和算术单元中计算得到的从反馈单元输出的平均输出电压都是参考电压时，∑ΔAD转换器被构成，其中输入反馈单元的1位数字数据的脉冲密度是AD转换结果。该AD转换器充当数字误差放大器，用于放大DC-DC转换器的输出电压和参考电压的差。根据从误差放大器输出的误差放大结果的数字值，通过对PWM单元中主开关元件的占空比控制，DC-DC转换器的输出电压可被调节为参考电压。
通过在数字误差放大器中的反馈单元中使用DC-DC转换器的输入电压，可根据输入电压和输出电压来控制数字误差放大器的增益，即增益可被动态控制。因此，在数字误差放大器中，对误差的放大不仅考虑到了参考电压和输出电压的关系，可考虑到了参考电压和输入电压的关系。作为平衡状态(当输出电压和反馈单元的平均输出电压相等，并且算术单元的输入信号电平差为0时)下的误差放大结果，不仅主开关元件的占空比的改变量被输出，而且实际的占空比也被输出。
因此，在数字误差放大器中，不必根据输入电压和输出电压的关系来预先确定差分电压放大器的增益。因此，不需要在反馈电路或增益设置中使用高精度电阻器或电容器，并且本发明的DC-DC转换器的控制电路可内建在逻辑电路中，从而可构造能够在任意电源电压下高效工作的逻辑LSI。
此外，根据本发明的开关调节器系统的DC-DC转换器的控制方法是一种用于根据参考电压从输入电压生成输出电压的开关调节器系统的DC-DC转换器的控制方法，该方法包括输出所述输出电压和反馈信号的差分信号的步骤；输出通过对所述差分信号积分而得的积分信号的步骤；输出通过对所述积分信号量化而得的1位数字信号的步骤；根据输入的所述1位数字信号，输出所述输入电压或地电压作为所述反馈信号的步骤；以及根据所述反馈信号的脉冲密度，确定所述DC-DC转换器的主开关元件的占空比的步骤。
所谓的∑ΔAD转换操作在包括以下步骤的过程中执行输出输出电压和反馈信号的差分信号的步骤；输出通过对差分信号积分而得的积分信号的步骤；输出通过对积分信号量化而得的1位数字信号的步骤；以及输出输入电压或地电压作为所述反馈信号的步骤。通过该∑ΔAD转换操作，DC-DC转换器的输出电压和参考电压的误差被放大。根据作为误差放大结果的反馈信号的脉冲密度，通过主开关元件的占空比控制，DC-DC转换器的输出电压可被调节为参考电压。
当结合附图阅读本发明时，本发明的上述和其他目的以及新颖特征将更加清楚。但是应当理解，附图仅是示例性的，其并不限定本发明的范围。
图1是DC-DC转换器1的电路图；图2是∑Δ转换器型误差放大器10的电路图；图3是数字PWM电路11的电路图；图4是开关电容算术单元20a的电路图；图5是∑Δ转换器型误差放大器10b的电路图；以及图6是DC-DC转换器100的电路图。
具体实施例方式
下面参照图1到图6，具体描述具有本发明的数字误差放大器的DC-DC转换器的控制电路的具体实施例。首先，在图6中，说明了具有模拟误差放大器的同步整流开关型DC-DC转换器100。DC-DC转换器的输出电压Vout被输入到控制单元109的端子FB1。在端子FB1和地电压Vss之间，电阻器R1和电阻器R2被串联，以对输出电压Vout进行分压。参考电压e1被输入到误差放大器ERA1的非反向输入，输出电压Vout的分压电压被输入到反向输入。在误差放大器ERA1的反向输入端和输出端之间，连接有作为反馈电路的电阻器R3和电容器C2。电阻器R3和电容器C2的串联阻抗是反馈电阻Z。误差放大器ERA1的输出电压VE被输入到PWM比较器111的非反向输入。三角波振荡器112的输出电压VC被输入到PWM比较器111的反向输入。三角波振荡器112的输出电压在1.0V到2.0V之间可变。PWM比较器111的非反向输出通过端子Q1连接到主开关晶体管FET1的栅极，反向输出通过端子*Q1连接到同步整流开关晶体管FET2的栅极。
下面解释操作。输出电压Vout被电阻器R1、R2分压，分压电压和参考电压e1的差被误差放大器ERA1放大，并被输入到PWM比较器111。PWM比较器111输出其脉冲宽度与误差放大器ERA1的输出电压成比例的脉冲。此时，输出电压Vout一般由以下公式(1)给出Vout＝Ton/T*Vin...公式(1)这里，时间Ton是主开关晶体管FET1的导通时间，时间Toff是主开关晶体管FET1的非导通时间。时间T是时间Ton和时间Toff的和，并且是DC-DC转换器100的一个运行期的时间。
因此，在PWM控制系统的DC-DC转换器100中，通过控制主开关晶体管FET1的时间Ton和时间Toff的比，可将输出电压Vout调节为参考电压e1。
下面说明设计反馈电路的必要性。例如，当参考电压e1被设置为输入电压Vin的1/2时，主开关晶体管FET1的占空比为50％。因此，电阻器R1、R2和反馈电阻Z的阻抗被确定，以使得误差放大器ERA1的输出电压VE可以是1.5V，即平衡状态下三角波振荡器112的输出电压VC的1/2。类似地，当参考电压e1被设置为输入电压Vin的1/4时，主开关晶体管FET1的占空比是25％，因此电阻器R1、R2和反馈电阻Z的阻抗被确定，以使得输出电压VE可以是1.25V，即平衡状态下输出电压VC的1/4。
因此，对误差放大器ERA1的增益的确定必须考虑到输入电压Vin和输出电压Vout之间的关系。此时，在设计DC-DC转换器100时，增益的设置考虑了输入和输出电压的关系，并且该增益必须被预先设置为使得反馈电路的相位有余量，从而如果输出电压被可变地控制的话，误差放大器ERA1不会振荡。即，需要对增益的静态控制。于是，反馈电路或增益设置中使用的电阻器R3和电容器C2要求很高的精度，而且电阻器R3和电容器C2不能包含在半导体电路中。
图1是本发明的DC-DC转换器1的电路图。DC-DC转换器包括电源单元8和控制单元9。控制单元9包括∑ΔAD转换器型误差放大器10和数字PWM电路11。
电源单元8包括主开关晶体管FET1、同步整流开关晶体管FET2、扼流线圈L1以及平滑电容器C1。输入电压Vin连接到主开关晶体管FET1的输入端，扼流线圈L1的输入端连接到主开关晶体管FET1的输出端。扼流线圈L1的输出端和地电压Vss之间提供有平滑电容器C1。DC-DC转换器1的输出电压Vout从扼流线圈L1的输出端输出。控制单元9的输出端Q1连接到主开关晶体管FET1的控制端。同步整流开关晶体管FET2的输入端连接到地，输出端连接到扼流线圈L1的输入端。控制单元9的输出端*Q1连接到同步整流开关晶体管FET2的控制端。DC-DC转换器1的输出电压Vout输入到控制单元9的FB1端。
控制单元9包括∑ΔAD转换器型误差放大器10、数字PWM电路11，以及振荡器OSC。∑ΔAD转换器型误差放大器10具有算术单元20、积分单元21、1位量化单元22、D/A转换器23，以及第一计数器24。输出电压Vout和D/A转换器23的输出信号AS1被输入到算术单元20。信号SS作为计算结果从算术单元20输出。信号SS和参考电压e1被输入到积分单元21，输出电压VA被输出。输出电压VA和参考电压e1被输入到1位量化单元22，信号DS被输出。信号DS和输入电压Vin被输入到D/A转换器23。
图2示出了∑ΔAD转换器型误差放大器10的详图。算术单元20具有电阻器R11和R12。电阻器R12的输入端连接到D/A转换器23的输出端。电阻器R11的输入端连接到端子FB1。电阻器R11和R12的输出端共同连接到节点N1，并且连接到运算放大器AMP的反向输入端和电容器C11的一端。
积分单元21具有运算放大器AMP和电容器C11。电容器C11的另一端连接到运算放大器AMP的输出端。参考电压e1被输入到运算放大器AMP的非反向输入。
1位量化单元22具有电压比较器COMP和第一触发器FF1。运算放大器AMP的输出电压VA被输入到电压比较器COMP的非反向输入端，参考电压e1被输入到反向输入端。电压比较器COMP的输出被输入到第一触发器FF1和第一计数器24。电压比较器COMP的输出端连接到第一触发器FF1的端子D，振荡器OSC的输出端连接到端子CLK。第一触发器FF1的反向输出端*Q1连接到D/A转换器23。第一触发器FF1是时钟同步型触发器，其对电压比较器COMP的输出采样，并与时钟信号CK同步地输出采样结果。
D/A转换器23具有晶体管SW1和晶体管SW2，其中晶体管SW1是PMOS晶体管，晶体管SW2是NMOS晶体管。晶体管SW1的源端连接到控制单元9的端子IN1。输入电压Vin被输入到源端。晶体管SW2的源端接地。接地电压Vss被输入到源端。晶体管SW1和晶体管SW2的漏端被连接在一起，并连接到算术单元20的电阻器R12。第一触发器FF1的反向输出端*Q1连接到晶体管SW1和SW2的栅极。
D/A转换器23是1位转换器，用于将从1位量化单元22输出的1或0数字数据转换为模拟电压。当数字数据1从1位量化单元22被输入到D/A转换器23时，晶体管SW2导通，D/A转换器23输出模拟电压0(V)。另一方面，当数字数据0从1位量化单元22输入时，晶体管SW1导通，D/A转换器23输出输入电压Vin(V)作为模拟电压。因此，D/A转换器23在一个时钟周期内接收1位数字输入，输出Vin(V)或0(V)。
电压比较器COMP的输出端连接到第一计数器24的端子UP，振荡器OSC的输出端子连接到端子CLK。从数字PWM电路11输出的信号AS2被输入到端子RT。在DC-DC转换器1的一个运行期中，从振荡器OSC输出的时钟信号CK的时钟周期数被认为是一个指定时钟周期数n。对指定时钟周期数n的值的确定取决于一个运行期的持续时间和DC-DC转换器1的分辨率。在每个指定时钟周期数n上，高电平的信号AS2被输入到第一计数器24的端子RT。
第一计数器24根据时钟信号CK，对输入电压比较器COMP的输出数据“1”的次数进行计数。在每个指定时钟周期数n上，第一计数器24的计数值被重置为零。此时，在指定的时钟周期数n中，输入了数据“1”的时钟的数目被认为是计数值m。如下所述，计数值m时∑ΔAD转换器型误差放大器10的AD转换结果。指定时钟周期数n与计数m的比(m/n)被认为是脉冲密度PD。在指定时钟周期数n期间，从D/A转换器23输出的平均输出电压AV与脉冲密度PD成比例，并以下式表示AV＝Vin*m/n[V]...公式(2)图3示出了数字PWM电路11的详细电路。数字PWM电路11包括寄存器31、比较器32、第二计数器33、AND(与)电路AD1和AD2，以及第二触发器FF2。第一计数器24的输出端连接到寄存器31的输入端，AND电路AD2的输出端连接到加载端L。振荡器OSC的输出端连接到第二计数器33的时钟端。振荡器OSC的输出端连接到比较器32的时钟端。来自寄存器31的输出信号RS和来自第二计数器33的输出信号CS2被输入到比较器32。来自比较器32的输出信号OS和时钟信号CK被输入到AND电路AD1，信号AS1被输出。来自第二计数器33的输出信号ZS和时钟信号CK被输入到AND电路AD2，信号AS2被输出。信号AS2被输入到寄存器31的加载端L、第二触发器FF2的置位端S、以及第一计数器24的端子RT。信号AS1被输入到第二触发器FF2的复位端R，信号AS2被输入到置位端S。第二触发器FF2的非反向端Q2连接到控制单元9(图1)的端子Q1，反向输出端*Q2连接到控制单元9的端子*Q1。
第二计数器33是与时钟信号CK同步地从0计数到(n-1)的循环计数器。寄存器31保持作为信号CS1从第一计数器24输入的计数m。比较器32比较寄存器31的输出信号RS和第二计数器33的输出信号CS2。
下面说明DC-DC转换器1的操作。在图2所示的电路中，假设平衡状态，即输出电压Vout等于参考电压e1。在平衡状态下，在指定时钟周期数n期间，向第一计数器24输入数字输入“1”的次数被假设为计数m1。此时，平衡状态下的脉冲密度D1是m1/n。因此，在平衡状态下，在指定时钟周期数n期间从D/A转换器23输出的平均输出电压AV1用下式表示。
AV1＝Vin*m1/n(V)...公式(3)在平衡状态下，输入积分单元21的电阻器R12的平均输出电压AV1和输入电阻器R11的输出电压Vout都是参考电压e1。
接下来，假设输出电压Vout从平衡状态下降电压ΔV的状态转换。在端子FB1，施加输出电压Vout(＝e1-ΔV)，电流流入输入电阻器R11。电阻器R11中流动的电流不流入运算放大器AMP的反向输入端，因此从电容器C11流向电阻器R11的方向。因此，输入电压比较器COMP的非反向输入端的输出电压VA高于参考电压e1，电压比较器COMP输出数据“1”。
从电压比较器COMP输出的高电平信号“1”被输入到第一触发器FF 1的端子D。根据从电压比较器COMP输出的数据“1”，在时钟信号的一个时钟周期期间，数据“0”从第一触发器FF1的反向输出端*Q输出，并被输入到D/A转换器23。
当数据“0”被输入到D/A转换器23时，晶体管SW1导通，晶体管SW2不导通。因此，D/A转换器23根据时钟信号CK输出输入电压Vin(V)。从D/A转换器23输出的输入电压Vin被施加到算术单元20的电阻器R12的输入端。DC-DC转换器1是降压(step-down)型的，并且具有|Vin|＞＝Vout的关系，因此从D/A转换器23经由电阻器R12流到节点N1的电流量大于从节点N1经由电阻器R11流入端子FB1的电流。因此，电流流入作为积分单元的运算放大器AMP的电容器C11。
以此方式，每次数据“0”在一个时钟周期期间从第一触发器FF1的反向输出端*Q流出，电流流入电容器C11。当在电容器C11中积累起足够的电荷时，并且运算放大器AMP的反向输入端电压高于参考电压e1时，运算放大器AMP的输出电压VA就下降。因此，在电压比较器COMP中，输入非反向输入端的输出电压VA变得低于参考电压e1，电压比较器COMP输出数据“0”。根据电压比较器COMP的输出“0”，在时钟信号CK的一个时钟周期期间，数据“1”从第一触发器FF1输出到D/A转换器23。在D/A转换器23中，晶体管SW2导通，晶体管SW1不导通，模拟电压0(V)从D/A转换器23输出。然后返回平衡状态，宏观状态下流入电容器C11的电流变为“0”。
当输出电压Vout下降电压ΔV时，假设第一计数器24中的计数为m2。如上所述，计数m2比平衡状态下的计数m1大的计数对应于差分电压ΔV。假设此时的脉冲密度为PD2＝(m2/n)，根据差分电压ΔV，脉冲密度PD2也大于平衡状态下的脉冲密度PD1＝(m1/n)。在指定时钟周期数n期间，从D/A转换器23输出的平均输出电压AV2由下式表示AV2＝Vin*m2/n(V)...公式(4)从公式(3)和(4)可知，平均输出电压AV2比平均输出电压AV1大的量取决于差分电压ΔV。计数值m2从第一计数器24作为信号CS1输入数字PWM电路11的寄存器31(图3)。数字PWM电路11根据计数m2来控制主开关晶体管FET1的占空比，并将输出电压Vout从(参考电压e1-ΔV)调节到参考电压e1。下面说明该调节操作。
图3具体示出了图1的数字PWM电路11。在初始状态(计数为0)，第二计数器33输出高电平输出信号ZS。当高电平输出信号ZS输入AND电路AD2时，AND电路AD2与时钟信号CK同步地输出高电平信号AS2。当高电平信号AS2被输入到置位端S时，第二触发器FF2变为置位状态，并从非反向输出端Q2输出高电平信号。于是，主开关晶体管FET1被导通。当高电平信号AS2被施加到加载端L时，寄存器31保持从第一计数器24输出的计数m2。同时，当高电平信号AS2被施加到端子RT时，第一计数器24将计数复位为0。利用第一计数器24和寄存器31，构造了在DC-DC转换器1的每个运行期中操作的移位寄存器。
比较器32比较寄存器31的输出信号RS和第二计数器33的输出信号CS2。当循环计数器即第二计数器33的计数(输出信号CS2)小于第一计数器24的计数m2(输出信号RS)时，比较器32输出低电平输出信号OS。于是，AND电路AD1的输出信号AS1被保持在低电平，第二触发器FF2被保持在置位状态。根据时钟信号CK，主开关晶体管FET1被导通，能量在扼流线圈L1中积累。
随着时钟的行进，当第二计数器33的计数(输出信号CS2)变得大于第一计数器24的计数m2(输出信号RS)时，比较器32输出高电平输出信号OS。于是，AND电路AD1根据高电平时钟信号CK，输出高电平输出信号AS1。因此，第二触发器FF2被复位，低电平信号从非反向输出端Q2输出。根据时钟信号CK，主开关晶体管FET1被关断，同步整流开关晶体管FET2被导通，从而能量从扼流线圈L1被释放。随着时钟进一步行进，循环计数器即第二计数器33返回初始状态(计数0)。然后，该操作被重复。
通过上述操作，数字PWM电路11在指定时钟周期数n内的计数m2持续期间导通主开关晶体管FET1。即，数字PWM电路11根据脉冲密度PD2(m2/n)来确定主开关晶体管FET1的占空比。
因此，当输出电压Vout从参考电压e1下降到(参考电压e1-ΔV)时，积分单元21放大电压ΔV的误差。根据电压ΔV，第一计数器24的计数从计数m1增加到m2。根据电压ΔV，主开关晶体管FET1的占空比ΔV从(m1/n)升高到(m2/n)。因此，输出电压Vout被调节，以从(参考电压e1-ΔV)升高到参考电压e1。
假设DC-DC转换器1的输出电压Vout被调节为参考电压e1以达到平衡状态。这里，平衡状态意味着实际操作中的宏观状态平衡。宏观状态平衡是这样的状态，其中输出电压Vout的时间平均值和平均输出电压AV等于参考电压e1，并且流入积分单元21的电容器C11的电流是0。在宏观状态中，另一方面，在电容器C11中，电流在每个时钟周期流入和流出，电压比较器COMP在每个时钟信号CK中输出数据“1”和“0”。
在平衡状态下，输入∑ΔAD转换器型误差放大器10的输出电压Vout等于平均输出电压AV，误差为0。在该平衡状态下，在指定时钟周期数n期间，在第一计数器24中输入“1”的次数被假设为计数m1。此时，由于平均输出电压AV等于参考电压e1，因此计数m1以下式(5)表示。
m1＝e1*n/Vin...公式(5)即，∑ΔAD转换器型误差放大器10的特征在于，即使当误差为0时，也输出具有公式(5)表示的指定值的计数m1。
计数m1通过第一计数器24被输入到数字PWM电路11。在数字PWM电路11中，当循环计数器即第二计数器33的计数(输出信号CS2)小于第一计数器24的计数m1(输出信号RS)时，比较器32输出低电平输出信号OS。因此，根据时钟信号CK，主开关晶体管FET1导通。随着时钟的行进，当第二计数器33的计数(输出信号CS2)变为大于第一计数器24的计数m2(输出信号RS)时，比较器32输出高电平输出信号OS。因此，AND电路AD1输出高电平输出信号AS1，第二触发器FF2被复位，主开关晶体管FET1关断。
通过上述操作，仅在指定时钟周期数n内的计数m1持续期间，数字PWM电路11导通主开关晶体管FET1。即，数字PWM电路11根据脉冲密度PD1(m1/n)来确定主开关晶体管FET1的占空比，从而将DC-DC转换器的输出电压Vout保持在参考电压e1。
如上所述，根据本实施例的DC-DC转换器的控制电路，在由积分单元21、1位量化单元22和D/A转换器23组成的∑ΔAD转换器中，输出电压Vout作为积分单元21的输入模拟信号被输入，参考电压e1被用作为运算放大器AMP的参考电压，输入电压Vin被输入到D/A转换器23。因此，∑ΔAD转换器型误差放大器10输出被输入到端子FB1的输出电压Vout和从D/A转换器23输出的平均输出电压AV的误差放大结果作为输入到D/A转换器23的脉冲密度(在特定时间段内生成的1或0信号脉冲的数量)。根据从∑ΔAD转换器型误差放大器10输出的误差放大结果的数字值，主开关晶体管FET1的占空比被控制，从而DC-DC转换器的输出电压Vout被调节为参考电压e1。因此，通过使用∑ΔAD转换器型误差放大器10，可构造用于根据参考电压e1来从输入电压Vin生成输出电压Vout的开关调节器型DC-DC转换器的控制电路。
此外，通过使用DC-DC转换器的输入电压Vin作为∑ΔAD转换器型误差放大器10中采用的D/A转换器23的参考电压，可根据输入电压Vin和输出电压Vout来控制∑ΔAD转换器型误差放大器10的增益，即，增益可被动态控制。在∑ΔAD转换器型误差放大器10中，对误差的放大不仅考虑到了参考电压e1和输出电压Vout的关系，也考虑到了参考电压e1和输入电压Vin的关系。因此，当误差放大导致平衡状态时(输出电压Vout等于D/A转换器23的平均输出电压AV，积分单元21的输入信号电平为0)，不仅主开关晶体管FET1的占空比改变量((m2-m1)/n)被输出，实际的占空比m1/n也可被输出。
于是，在∑ΔAD转换器型误差放大器10中，不必利用输入电压Vin和输出电压Vout的关系来预先确定运算放大器AMP的增益。因此，不需要如图6中DC-DC转换器100的电容器C2或电阻器R3这样的反馈电路。因此，不需要在反馈电路或增益设置中使用高精度的电阻器或电容器，并且DC-DC转换器的控制电路可被包含在逻辑电路中。因此，可实现在任意电源电压下高效工作的逻辑LSI。
当构造数字误差放大器时，不需要传统模拟误差放大器中使用的相当于反馈电路的复杂处理电路，DC-DC转换器的控制电路被简化，从而可节约成本。
本发明的∑ΔAD转换器型误差放大器10不需要使用高精度电阻器或电容器的反馈电路或增益设置电路。用于构造算术单元20的电阻器R11和R12需要满足一定的精度，但并不需要非常严格的精度。电容器C11是用于检测电流的流动方向的元件，因此不要求精度。因此，在∑ΔAD转换器型误差放大器10中，不需要单个组成元件的高模拟精度，就可实现高精度的数字误差放大器。因此，这有助于提高具有∑ΔAD转换器型误差放大器10的DC-DC转换器控制电路的产量。
本发明并不限于上述实施例，而是可在不偏离其本质特性的真实精神的情况下被修改或以几种形式实现。在图2所示的算术单元20中，加法器包括电阻器R11和R12。在电压—电流转换后，D/A转换器23的输出电压Vout和平均输出电压AV被计算，但是本发明并不限于此。例如，在图4所示开关电容器型的算术单元20a中，可用电容器C12代替电阻器R11和R12。
算术单元20a具有开关SW3和SW4。开关SW3具有端子T1和T2。输出电压Vout被输入到端子T1，平均输出电压AV被输入到端子T2。开关SW4具有端子T3和T4。端子T3连接到运算放大器AMP的非反向输入端，端子T4连接到反向输入端。根据时钟信号CK，开关SW3和SW4交替重复选择端子T1和T3以及选择端子T2和T4的状态。
当端子T1和T3被选择时，输出电压Vout和参考电压e1的差分电压在电容器C12中积累。然后，当端子T2和T4被选择时，D/A转换器23的平均输出电压AV在电容器C12中被积累，加法器开始工作。电容器C12的电压改变利用电容器C11而成为积分单元的运算放大器AMP的输出。如上所述，也可使用开关电容器型的算术单元20a来构造本发明的∑ΔAD转换器型误差放大器10。
图5示出了能够在DC-DC转换器启动或停止时控制输出电压斜率的∑AD转换器型误差放大器10b。∑ΔAD转换器型误差放大器10b包括积分单元21b和1位量化单元22b。积分单元21b包括具有第一和第二非反向输入端的运算放大器AMP1。运算放大器AMP1的第一非反向输入端连接到开关SW5，并通过连接作为外部元件的电容器CS而接地。开关SW5具有连接到端子T5或T6的电容器CS。用于提供恒定电流I的电流源PS连接到端子T5。端子T6通过电阻器RL接地。参考电压e1输入到第二非反向输入端。
运算放大器AMP1根据输入到第一和第二非反向输入端的电压中的较低电平的输入电压与反向输入端的输入电压之间的电势差而输出一个输出电压。
1位量化单元22b包括具有第一和第二反向输入端的电压比较器COMP1。电压比较器COMP1的第一反向输入端连接到开关SW5和电容器CS。参考电压e1输入第二反向输入端。电压比较器COMP1比较输入第一和第二反向输入端的电压的较低电平的输入电压和非反向输入端的输入电压。其他配置与图2所示的∑ΔAD转换器型误差放大器10相同，这里省略对其的详细描述。
下面是对安装有∑ΔAD转换器型误差放大器10b的DC-DC转换器的启动操作的描述。当DC-DC转换器启动时，开关SW5将电流源PS连接到电容器CS。因此，根据电流源PS和电容器CS的时间常数，电容器CS的输出电压电平逐渐上升。当电容器CS的输出电压电平低于参考电压e1时，运算放大器AMP1基于对输出电压Vout和电容器CS的输出电压的比较来进行操作，而电压比较器COMP1基于对运算放大器AMP1的输出电压VA1和电容器CS的输出电压的比较来进行操作。当输入非反向输入端的输出电压VA1高于电容器CS的输出电压时，电压比较器COMP1输出高电平信号“1”。随着电容器CS的输出电压电平的升高，计数m和脉冲密度PD逐渐上升，主开关晶体管FET1的占空比也随着电容器CS的输出电压电平的升高而逐渐上升。因此，主开关晶体管FET1的占空比不会过渡升高，并且可知DC-DC转换器的输出电压Vout可被可变地控制。因此，通过使用本发明的∑ΔAD转换器型误差放大器，可实现输出电压斜率控制。
D/A转换器23是反馈电路的一个示例，电阻器R11是第一电阻元件的一个示例，电阻器R12是第二电阻元件的一个示例。
根据本发明，如此处所述，在开关调节器系统的DC-DC转换器中，通过使用∑ΔAD转换器作为数字误差放大器来放大DC-DC转换器的输出电压和参考电压之间的差，并根据作为从∑ΔAD转换器输出的误差放大结果的数字值来控制主开关元件的占空比，DC-DC转换器的输出电压可被调节为参考电压。此外，通过在数字误差放大器中使用的反馈单元中使用DC-DC转换器的输入电压，数字误差放大器的增益可根据输入电压和输出电压而被控制，即增益可被动态控制。因此，不需要在反馈电路或增益设置中使用高精度的电阻器或电容器，从而可提供被包含在逻辑电路中的DC-DC转换器的控制电路。
本申请基于2005年8月29日提交的日本专利申请No.2005-247554，并要求享受其优先权，该申请的全部内容通过引用而包含于此。
权利要求
1.一种用于根据参考电压从输入电压生成输出电压的开关调节器系统的DC-DC转换器的控制电路，该电路包括算术单元，用于输出所述输出电压和反馈信号的差分信号；积分单元，包括差分电压放大器和电容器，所述差分电压放大器用于将所述参考电压输入到非反向输入，将所述差分信号输入到反向输入，所述电容器一端连接到所述差分电压放大器的反向输入端，另一端连接到所述差分电压放大器的输出端，所述积分单元通过对所述差分信号进行积分来输出积分信号；量化单元，用于通过对所述积分信号进行量化来输出1位数字信号；反馈单元，用于根据输入的所述1位数字信号，将所述输入信号电压或地电压作为所述反馈信号输出到所述算术单元；以及PWM单元，用于根据所述量化单元的脉冲密度来确定所述DC-DC转换器的主开关元件的占空比。
2.如权利要求1所述的开关调节器系统的DC-DC转换器的控制电路，其中所述算术单元包括第一电阻器元件和第二电阻器元件，所述第一电阻器元件连接在所述输出电压的输入端和所述积分单元的输入端之间，所述第二电阻器元件连接在D/A转换器的输出端与所述积分单元的输入端之间。
3.如权利要求1所述的开关调节器系统的DC-DC转换器的控制电路，其中所述量化单元包括比较器和触发器，所述比较器用于比较所述积分信号与所述参考电压的大小，所述触发器用于输入所述比较器的输出和时钟信号，并与所述时钟信号同步地将所述比较器的输出信号输入到所述反馈单元。
4.如权利要求1所述的开关调节器系统的DC-DC转换器的控制电路，其中所述量化单元根据所述时钟信号来输出所述1位数字信号，所述脉冲密度是用于根据所述积分单元的高电平输出来输出所述1位数字信号的输出时钟周期数与作为所述DC-DC转换器的运行期的运行期时钟周期数之比。
5.如权利要求4所述的开关调节器系统的DC-DC转换器的控制电路，其中所述PWM单元包括第一计数器，用于对根据所述积分单元的高电平输出来输出所述1位数字数据的次数进行计数；第二计数器，用于对所述运行期时钟周期的重复次数进行计数；寄存器，用于根据所述第二计数器的计数，在每个所述运行期中获取所述第一计数器的计数；以及计数比较器，用于比较所述第二计数器的计数和在所述寄存器中保持的所述第一计数器的计数，当所述第二计数器的计数小于所述第一计数器的计数的期间，所述主开关元件被控制为导通，当所述第二计数器的计数大于所述第一计数器的计数的期间，所述主开关元件被控制为不导通。
6.一种开关调节器系统的DC-DC转换器，包括如权利要求1所述的DC-DC转换器的控制电路；主开关元件和同步整流开关元件，所述同步整流开关元件的占空比由所述DC-DC转换器的控制电路来控制；以及扼流线圈。
7.一种用于根据参考电压从输入电压生成输出电压的开关调节器系统的DC-DC转换器的控制方法，该方法包括输出所述输出电压和反馈信号的差分信号的步骤；输出通过对所述差分信号积分而得的积分信号的步骤；输出通过对所述积分信号量化而得的1位数字信号的步骤；根据输入的所述1位数字信号，输出所述输入电压或地电压作为所述反馈信号的步骤；以及根据所述反馈信号的脉冲密度，确定所述DC-DC转换器的主开关元件的占空比的步骤。
全文摘要
本发明提供了一种开关调节器系统的DC－DC转换器的控制电路。该控制电路可被包含在逻辑电路中，其具有数字误差放大器，其能够根据输入电压和输出电压来控制增益，而无需反馈电路等中使用的高精度电阻器或电容器。∑ΔAD转换器型误差放大器10包括算术单元20、积分单元21、1位量化单元22、D/A转换器23和第一计数器24。算术单元20输出输出电压Vout和平均输出电压AV的差分信号。积分单元21输出通过对差分信号积分而得的积分信号。1位量化单元22输出通过量化积分信号而得到的1位数字信号。D/A转换器23根据1位数字信号进行数模转换。数字PWM电路11根据D/A转换器23的脉冲密度来确定DC－DC转换器的主开关元件的占空比。
文档编号H02M3/155GK1925292SQ20051012561
公开日2007年3月7日 申请日期2005年11月30日 优先权日2005年8月29日
发明者吉野孝博 申请人:富士通株式会社