专利名称：具有先断后通检测电路的驱动器封装件的制作方法
技术领域：
本实用新型涉及驱动器的先断后通检测。
背景技术：
驱动器可用于驱动一个或多个开关达到各种导电状态。驱动器被用于驱动DC/DC转换器的开关，该DC/DC转换器将一个DC电压输入转为一个DC电压输出以响应来自驱动器的驱动信号。一类DC/DC转换器具有一对开关，如一个高侧开关和一个低侧开关，其排列成半桥结构响应来自驱动器的驱动信号从而选择性的闭合和断开以控制DC输出电压。该情况下，若高侧和低侧开关同时闭合则会发生短路故障。
为避免该短路故障，驱动器可具有先断后通(BBM)控制电路从而确保其中一个开关在另一个开关闭合前断开。这些开关可以采用金属氧化物半导体场效应晶体管(MOSFET)来实现。BBM控制电路检测外部MOSFET的栅极端与源极端之间的电压并且将其与一个BBM门限电压值作比较从而判断MOSFET的状态。若栅极到源极电压值低于BBM门限电压值，则MOSFET被判定为断开。
然而，现有的驱动器为驱动MOSFET检测外部MOSFET栅极电压值，在集成电路的结合区与驱动器封装件的一个封装管脚之间采用同一接合线。因此，当通过该接合线输送大驱动电流时，会产生一个大的压降。由于大驱动电流造成的压降降低了检测的电压信号，这就相应降低了检测功能的可靠性。
例如，当该驱动器驱动外部MOSFET断开时，沿该单个接合线提供的驱动电流信号会造成大的压降。该大的压降就会干扰检测信号，使得检测信号小到当外部MOSFET实际为闭合时却显示为断开，这就会导致驱动器驱动高侧和低侧开关同时闭合，进而造成高侧和低侧开关之间出现短路。为避免发生该情况，现有技术中将一个额外延时增加到BBM序列中，但该额外延时导致高侧和低侧开关的驱动不是最理想。
实用新型内容针对背景技术中的上述问题，为了在避免短路故障的同时保证检测功能的可靠性，本实用新型提供了一种驱动器封装件，该驱动器封装件包括一个IC，该IC包括能够闭合相关开关的上拉电路以及能够断开相关开关的下拉电路。上拉电路连接到IC的第一结合区，下拉电路连接到IC的第二结合区。驱动器封装件还包括一个连接在第一结合区与驱动器封装件的一个封装管脚之间的第一导电路径，以及一个连接在第二结合区与该封装管脚之间的第二导电路径，相关开关连接到该封装管脚。
本实用新型还提供了一个DC/DC转换器，该DC/DC转换器包括一个提供控制信号的控制器、一个开关以及具有连接到开关的封装管脚的驱动器封装件。驱动器封装件接收该控制信号并且给开关提供一个驱动信号。驱动器封装件包括一个集成电路(IC)，该IC包括闭合所述开关的上拉电路和断开所述开关的下拉电路。上拉电路连接到IC的第一结合区，下拉电路连接到IC的第二结合区。驱动器封装件还包括一个连接在第一结合区与封装管脚之间的第一导电路径和一个连接在第二结合区与封装管脚之间的第二导电路径。
本实用新型还提供了一种电子设备，该电子设备包括一个接收输入功率信号并提供输出功率信号的DC/DC转换器，该DC/DC转换器包括一个提供控制信号的控制器、一个开关以及具有连接到开关的封装管脚的驱动器封装件。驱动器封装件接收该控制信号并且给开关提供一个驱动信号。驱动器封装件包括一个IC，该IC包括闭合开关的上拉电路和断开开关的下拉电路。上拉电路连接到IC的第一结合区，下拉电路连接到IC的第二结合区。驱动器封装件还包括一个连接在第一结合区与封装管脚之间的第一导电路径和一个连接在第二结合区与封装管脚之间的第二导电路径。
采用本实用新型的技术方案，能够使得在避免短路故障的同时保证检测功能的可靠性。
本实用新型的其它特性和优点将在以下详细描述并结合图示的说明中更为明显，其中相同数字表示相同元件，并且其中图1所示为一个实施例的具有一个DC/DC转换器和一个驱动器封装件的一个电子设备的示意框图。
图2所示为图1的DC/DC转换器的一个实施例的示意图。
图3所示为图2的驱动器封装件提供的驱动信号的时序图。
图4所示为图1和图2的驱动器封装件的一个实施例的示意框图。
图5所示为图1和图2的驱动器封装件的另一个实施例的电路图。
虽然以下详述将针对示范性实施例，对于本领域的技术人员而言，许多经替代、修改、变化的实施方式也是显而易见的。因此，本实用新型内容应被广泛理解。
具体实施方式
图1示意了本实用新型具有DC/DC转换器102的电子设备100，DC/DC转换器102有一个驱动器封装件132，电子设备100可以是任何种类的电子设备，包括服务器计算机、台式计算机、笔记本计算机、蜂窝式电话及个人数字助理等，当然并不局限于此。电子设备100可以从任何种类的电源接收能量，例如DC电源104。DC电源104可以是任何种类的电源，例如AC/DC适配器。
DC/DC转换器102从DC电源104接收一个输入电压Vin并将输出电压Vout提供给负载108。DC/DC转换器102包括一个控制器130、本实用新型的驱动器封装件132及执行输入DC电压Vin到输出DC电压Vout转化任务的一个或多个开关136。负载108可以是任何种类的包括一个处理器的负载。负载108也可以是电池充电应用中的一个可再充电电池，可再充电电池包括任何种类的可再充电电池，如锂离子电池，镍镉电池，镍氢电池等。
图2示意了图1中DC/DC转换器102的一个实施例DC/DC转换器102a。通常，DC/DC转换器102a接收一个输入DC电压Vin，并且提供一个期望的输出DC电压Vout。DC/DC转换器102a包括一个控制器130a、一个驱动器封装件132a、一对排列成半桥结构的开关S1和S2以及一个低通滤波器208。低通滤波器208包括电感L和电容C。控制器130a给驱动器封装件132a提供一个控制信号(如一个PWM信号)以响应任何输入信号。作为响应，驱动器封装件132a将HDR和LDR信号分别提供给开关S1和S2，从而选择性的驱动开关S1和S2闭合和断开，由此控制流经电感L的电感电流以及DC/DC转换器102a的输出电压Vout。开关S1在此作为高侧开关，因为当闭合开关S1，就把节点218接到输入电压Vin；开关S2在此作为低侧开关，因为当闭合开关S2，就把节点218接地。驱动器封装件132a还包括先断后通(BBM)控制电路161，确保开关S1或S2的其中的一个开关在另一个闭合之前断开。
图3示意了HDR和LDR信号的时序图，HDR和LDR信号由驱动器封装件132a提供给开关S1和S2。驱动器封装件132a提供的HDR驱动信号与来自控制器130a的PWM输入信号一致，提供的LDR驱动信号与HDR信号反相，例如，当信号HDR为低时信号LDR为高，反之亦然。为响应PWM信号的数字1，驱动器封装件132a提供一个数字1的HDR信号以驱动高侧开关S1闭合，并提供一个数字0的LDR信号以驱动低侧开关S2断开。开关的该状态在此称为“开关闭合”状态，该状态下，电感L连接到输入电压源Vin。在降压型转换器中，输入电压需高于输出电压，在开关闭合状态下电感L的电压就为正电压。因此，电感电流开始增加。
若来自控制器130a的PWM信号为数字0，驱动器封装件132a提供一个数字0的HDR信号以驱动高侧开关S1断开，并提供一个数字1的LDR信号以驱动低侧开关S2闭合。开关的该状态在此称为“开关断开”状态。在降压型转换器中，在开关断开状态下电感L的电压就为负电压。因此，在开关断开状态下电感电流开始减小。因此，PWM信号的脉宽决定了开关闭合状态的时间以及开关断开状态的时间。若开关S1和S2无意间同时闭合就会出现短路故障。为避免发生该情况，BBM控制电路161会搞清开关状况以确保一个开关(S1和S2)在另一个开关闭合之前断开。当该BBM控制电路执行该功能时，经过BBM间隔延时Δt，BBM间隔延时最小化是有利的。
图4示意了驱动器封装件132b的一个实施例，驱动器封装件132b与图1和图2的驱动器封装件一致，用于帮助最小化BBM间隔延时Δt。简明起见，驱动器封装件132b示意为仅驱动一个开关406，并有一个连接到开关406控制电极的封装管脚402。开关406可以是图2实施例的S1或S2。开关406可以是任何种类的晶体管，在一个实施例中可以是一个金属氧化物半导体场效应晶体管(MOSFET)，如图所示，开关406的栅极连接到封装管脚402，源极连接到另一个封装管脚404。
驱动器封装件132b包括具有多个集成电路结合区452、454和456的集成电路(IC)。在此采用的“集成电路”或IC是指半导体设备和/或微电子设备，如半导体集成电路芯片。半导体设备的材料可以是硅，则IC结合区452、454和456位于硅边界。
IC 450包括分别沿路径462和464给上拉电路470和下拉电路472提供控制信号的预驱动电路460。在此采用的“电路”包括例如单独使用的硬连线电路、可编程电路、状态机电路、和/或存储可编程电路执行指令的固件，或者任何这些电路的结合使用。预驱动电路460还包括先断后通(BBM)控制电路461。BBM控制电路461响应一个检测电压信号，如MOSFET406栅极与源极间的电压VGS，从而判断MOSFET的状态。BBM控制电路461将该VGS电压值与一个门限电压值相比较。若VGS电压值低于门限电压值，BBM控制电路461判定MOSFET为断开。若VGS电压值高于门限电压值，BBM控制电路461判定MOSFET为闭合。
上拉电路470包括响应来自预驱动电路460的控制信号从而闭合开关406的各种电路，如晶体管。下拉电路472包括响应来自预驱动电路460的控制信号从而断开开关406的各种电路，如晶体管。
驱动器封装件132b有多个导电路径，如各类导电材料(如铝、铜，金等)制成的接合线，导电路径将IC450的结合区452、454和456连接到封装件132b的封装管脚402、404。有利的是，两个结合区452和454以及两个相关接合线420和422都连接到封装管脚402。因此，第一导电路径420将结合区452连接到封装管脚402，第二导电路径422将结合区454连接到封装管脚402。这样，第二导电路径422上的发生任何情况，例如大的压降，都不会影响第一导电路径420。
为协助BBM序列，可以测量电压以提供开关406的状态指示。当开关406为MOSFET时，MOSFET的栅极与源极间的电压值VGS在封装管脚402被测量，提供该指示给BBM控制电路461。在一个时间间隔期间，利用导电路径420给BBM控制电路461提供一个检测信号。由于第二导电路径422上的任何不利情况(如压降)并不会影响路径420，因此电压测量(如VGS)就是可信的。可信的检测信号使得BBM控制电路461产生的BBM延时最小化。
例如，在一个时间间隔期间，当开关406闭合时，下拉电路472通过导电路径422提供一个大驱动电流以断开开关406。导电路径422上就会造成大的压降，但并不影响路径420上的压降。
图5示意了驱动器封装件132c的另一个实施例。驱动器封装件132c包括一个IC 550，IC 550的边界处有IC结合区552、554和556。为简明起见，驱动器封装件132c示意为仅驱动一个开关506，并且有一个连接到开关506的控制电极的封装管脚502。开关506可以是图2实施例中的开关S1或S2。开关506可以是任何类型的晶体管，在本实施例中是栅极连接到封装管脚502以及源极连接到另一个封装管脚504的一个MOSFET。
IC 550包括上拉电路570和下拉电路572。上拉电路570包括晶体管Q1，下拉电路572包括晶体管Q2，晶体管Q1和Q2可以是任何类型的晶体管并且其各自的控制电极共同连接到节点518。在本实施例中，晶体管Q1是一个P型金属氧化物半导体场效应晶体管(PMOS)，晶体管Q2是一个N型金属氧化物半导体场效应晶体管(NMOS)。可以使用PMOS晶体管Q1闭合开关506，使用NMOS晶体管Q2断开开关506。
第一接合线520将IC结合区552连接到封装管脚502，IC结合区552还连接到PMOS晶体管Q1的漏极。第二接合线522将另一个IC结合区554连接到同一封装管脚502。IC结合区554还连接到NMOS晶体管Q2的漏极。再有一个接合线524将IC结合区556连接到封装管脚504。封装管脚504可以连接到晶体管506的源极。有利的是，两个接合线520和522都连接到封装管脚502，这样第二接合线522上的任何情况，如大的压降，都不会影响第一接合线520。
为协助BBM序列，可以测量电压以便提供开关506的状态指示。当开关506为MOSFET时，MOSFET的栅极与源极间的电压值VGS通过封装管脚502和504被测量。BBM控制电路将该电压值与一个BBM门限值相比较，若电压值低于BBM门限值，BBM电路判定相关MOSFET为断开。在一个时间间隔期间，利用接合线520和524给晶体管Q1的漏极和晶体管Q2的源极提供一个检测信号(VGS’)。由于第二接合线522上的任何不利情况(如压降)都不会影响接合线520和524，因此电压测量如VGS’近似等于VGS。可信的检测信号VGS’使得BBM延时最小化。
例如，在一个时间间隔期间，当开关506闭合时，晶体管Q2通过接合线522提供一个大驱动电流以断开开关506。接合线522上就会造成大的压降，但并不影响接合线520上的压降。因此，在该时间间隔期间，VGS’近似等于VGS。
总之，本实用新型提供了一种驱动器封装件，该驱动器封装件包括一个IC，该IC包括能够闭合相关开关的上拉电路以及能够断开相关开关的下拉电路。上拉电路连接到IC的第一结合区，下拉电路连接到IC的第二结合区。驱动器封装件还包括一个连接在第一结合区与驱动器封装件的一个封装管脚之间的第一导电路径，以及一个连接在第二结合区与该封装管脚之间的第二导电路径，相关开关连接到该封装管脚。
本实用新型还提供了一个DC/DC转换器，该DC/DC转换器包括一个提供控制信号的控制器、一个开关以及具有连接到开关的封装管脚的驱动器封装件。驱动器封装件接收该控制信号并且给开关提供一个驱动信号。驱动器封装件包括一个集成电路(IC)，该IC包括闭合所述开关的上拉电路和断开所述开关的下拉电路。上拉电路连接到IC的第一结合区，下拉电路连接到IC的第二结合区。驱动器封装件还包括一个连接在第一结合区与封装管脚之间的第一导电路径和一个连接在第二结合区与封装管脚之间的第二导电路径。
本实用新型还提供了一种电子设备，该电子设备包括一个接收输入功率信号并提供输出功率信号的DC/DC转换器，该DC/DC转换器包括一个提供控制信号的控制器、一个开关以及具有连接到开关的封装管脚的驱动器封装件。驱动器封装件接收该控制信号并且给开关提供一个驱动信号。驱动器封装件包括一个IC，该IC包括闭合开关的上拉电路和断开开关的下拉电路。上拉电路连接到IC的第一结合区，下拉电路连接到IC的第二结合区。驱动器封装件还包括一个连接在第一结合区与封装管脚之间的第一导电路径和一个连接在第二结合区与封装管脚之间的第二导电路径。
本实用新型还提供了一种检测方法，该检测方法包括在第一时间间隔期间通过第一导电路径采样代表DC/DC转换器的开关状态的检测信号以判断开关状态；在第一时间间隔期间通过第二导电路径提供一个驱动信号以驱动开关。
有利的是，当驱动一个相关开关时，这些实施例的驱动器封装件提供一个不受接合线(如接合线422)上压降影响的可靠检测信号。该检测信号提供给BBM控制电路，使得BBM控制电路将BBM间隔延时最小化，开关损耗降到最低。
这里采用的术语和表述方式只是用于描述，并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。
权利要求1.一种驱动器封装件，其特征是所述驱动器封装件包括一个集成电路，包括闭合一个相关开关的上拉电路和断开所述相关开关的下拉电路，所述上拉电路连接到所述集成电路的第一结合区，所述下拉电路连接到所述集成电路的第二结合区；一个连接在所述第一结合区与所述驱动器封装件的一个封装管脚之间的第一导电路径，所述相关开关连接到所述封装管脚；和一个连接在所述第二结合区与所述封装管脚之间的第二导电路径。
2.根据权利要求1所述的驱动器封装件，其特征是所述集成电路进一步包括先断后通控制电路，所述第一导电路径将来自所述封装管脚并代表所述相关开关在第一时间间隔期间状态的检测信号提供给所述先断后通控制电路，其中所述第二导电路径在所述第一时间间隔将来自所述下拉电路的一个驱动信号提供给所述封装管脚。
3.根据权利要求2所述的驱动器封装件，其特征是由所述检测信号引起的第一导电路径上的压降低于由所述驱动信号引起的第二导电路径上的压降，所述第一导电路径包括一个第一接合线并且所述第二导电路径包括一个第二接合线。
4.根据权利要求1所述的驱动器封装件，其特征是所述上拉电路包括一个P型金属氧化物半导体场效应晶体管，所述下拉电路包括一个N型金属氧化物半导体场效应晶体管。
5.一种DC/DC转换器，其特征是所述DC/DC转换器包括一个提供一个控制信号的控制器；一个开关；和具有连接到所述开关的一个封装管脚的驱动器封装件，所述驱动器封装件接收所述控制信号并且将一个驱动信号提供给所述开关，所述驱动器封装件包括一个包括闭合所述开关的上拉电路和断开所述开关的下拉电路的集成电路，所述上拉电路连接到所述集成电路的第一结合区，所述下拉电路连接到所述集成电路的第二结合区；一个连接在所述第一结合区与所述封装管脚之间的第一导电路径；和一个连接在所述第二结合区与所述封装管脚之间的第二导电路径。
6.根据权利要求5所述的DC/DC转换器，其特征是所述集成电路进一步包括先断后通控制电路，所述第一导电路径将来自所述封装管脚并代表所述相关开关在第一时间间隔期间状态的检测信号提供给所述先断后通控制电路，其中所述第二导电路径在所述第一时间间隔将来自所述下拉电路的一个驱动信号提供给所述封装管脚。
7.根据权利要求6所述的DC/DC转换器，其特征是由所述检测信号引起的第一导电路径上的压降低于由所述驱动信号引起的第二导电路径上的压降，所述第一导电路径包括一个第一接合线并且所述第二导电路径包括一个第二接合线。
8.根据权利要求5所述的DC/DC转换器，其特征是所述上拉电路包括一个P型金属氧化物半导体场效应晶体管，所述下拉电路包括一个N型金属氧化物半导体场效应晶体管。
9.一种电子设备，其特征是该电子设备包括一个接收一个输入功率信号并且提供一个输出功率信号的DC/DC转换器，所述DC/DC转换器包括一个提供一个控制信号的控制器；一个开关；和具有连接到所述开关的一个封装管脚的驱动器封装件，所述驱动器封装件接收所述控制信号并且将一个驱动信号提供给所述开关，所述驱动器封装件包括一个包括闭合所述开关的上拉电路和断开所述开关的下拉电路的集成电路，所述上拉电路连接到所述集成电路的第一结合区，所述下拉电路连接到所述集成电路的第二结合区；一个连接在所述第一结合区与所述封装管脚之间的第一导电路径；和一个连接在所述第二结合区与所述封装管脚之间的第二导电路径。
10.根据权利要求9所述的电子设备，其特征是所述集成电路进一步包括先断后通控制电路，所述第一导电路径将来自所述封装管脚并代表所述相关开关在第一时间间隔期间状态的检测信号提供给所述先断后通控制电路，其中所述第二导电路径在所述第一时间间隔将来自所述下拉电路的一个驱动信号提供给所述封装管脚。
11.根据权利要求10所述的电子设备，其特征是由所述检测信号引起的第一导电路径上的压降低于由所述驱动信号引起的第二导电路径上的压降，所述第一导电路径包括一个第一接合线并且所述第二导电路径包括一个第二接合线。
12.根据权利要求9所述的电子设备，其特征是所述上拉电路包括一个P型金属氧化物半导体场效应晶体管，所述下拉电路包括一个N型金属氧化物半导体场效应晶体管。
专利摘要本实用新型的驱动器封装件包括一个集成电路，该集成电路包括闭合一个相关开关的上拉电路和断开该相关开关的下拉电路。上拉电路连接到集成电路的第一结合区，下拉电路连接到集成电路的第二结合区。驱动器封装件还包括一个连接在第一结合区与封装管脚之间的第一导电路径，封装管脚连接到相关开关，以及一个连接在第二结合区与封装管脚之间的第二导电路径。第一导电路径还将一个代表相关开关状态的检测信号提供给先断后通控制电路以帮助最小化先断后通间隔延时。
文档编号H02M3/00GK2840503SQ20052011310
公开日2006年11月22日 申请日期2005年7月7日 优先权日2004年7月7日
发明者拉兹洛·利普赛依, 肖邦-米哈依·庞贝斯库 申请人:美国凹凸微系有限公司