电压产生电路的制作方法

专利名称：电压产生电路的制作方法
技术领域：
本发明涉及一种电压产生电路。
背景技术：
近年来，出现了基于交流电源的交流电压来产生直流电压 的电压产生电路。该电压产生电路例如被使用在用于根据交流 电源的交流电压来对各种电子设备(例如空调)施加直流电压的
电源电路等中。下面参照图8至图IO来说明现有的电压产生电路 101。图8是表示具备现有的电压产生电路101的电源电路100的 整体结构的电3各图。图9是表示电源电路100中的从交流电源120 的一端流出的电流的路径的图。图IO是表示电源电路100中的从 交流电源120的另 一 端流出的电流的路径的图。
电源电路100具有电抗器(reactor)102、电压产生电路IOI、 电阻104、 105、由用于平滑化的电容器103A、 103B构成的串联 电容器。另外，电压产生电路101具有桥式连接的二极管106A 至106D、 二极管108、 109、 npn型晶体管107。电容器103A、 103B 具有至少能够以交流电压的最大值进行充电的容量。另外，控 制npn型晶体管10 7的导通和截止以进行高次谐波的抑制、功率 因数改善等。具体来说，响应于通过电阻105一企测的电流的大小， 基于以高于交流电压频率的频率来重复高电平和低电平的控制 信号，来控制npn型晶体管107的导通和截止。例如，相对于频 率50Hz/60Hz的交流电压，该控制信号的频率是能够在从该交 流电压的零交叉(zero cross)起约1/4周期的期间控制 一 次以上 的导通和截止的频率(100Hz/120Hz以上)。此外，作为由控制信 号进行的导通和截止的控制，以往有以下方法在交流电压的
每半个周期进行 一 次导通和关闭的控制的方法；以 一 边避开可
听频带 一 边可抑制切换损失的20kHz 25 kHz的载波频率进行设 定，跨越交流电压各周期的所有区域来进行导通和截止的控制 的方法等。由此，流过电源电路100的电流成为与正弦波的交流 电压相似的形状，能够实现高次谐波的抑制、功率因数改善等。 并且，电抗器102所连接的交流电源120的一端的电位成为 比另一端高的电位，由此，在npn型晶体管107根据控制信号而 导通的情况下，从交流电源120的 一 端流出的电流通过图9的单 点划线示出的^各径、即通过电抗器102、 二极管106A、 npn型晶 体管107、电阻105、 二极管106C而流入交流电源120的另 一端。 此时，能量一皮蓄积到电抗器102中，乂人交流电源120的一端流出 的电流通过二才及管106A、 106C的整流作用而一皮整流。并且，在 npn型晶体管107根据控制信号而截止的情况下，从交流电源120 的一端流出的电流通过图9的双点划线示出的^^径、即通过电抗 器102、 二极管108、电容器103A流入交流电源120的另一端。 此时，A人交流电源120的 一端流出的电流通过二纟及管108的整流 作用而被整流，通过电容器103A而被平滑化。并且，电容器103A 利用交流成分进行充电。进而，蓄积在电抗器102中的能量通过 二极管108输出到串联电容器的一端，由此，在串联电容器的一 端与串联连接点之间产生的直流电压大于通过交流成分充电而
在电容器103A的两端所产生的电压。
另 一 方面，使交流电源120另 一 端的电位高于 一 端电位， 由此，在npn型晶体管107根据控制信号而导通的情况下，从交 流电源120的另 一 端流出的电流通过图IO的单点划线示出的路 径、即通过二极管106B、 npn型晶体管107、电阻105、 二极管 106D、电抗器102而流入交流电源120的一端。此时，从交流电 源120的另 一端流出的电流通过二才及管106B、 106D的整流作用而被整流，能量蓄积到电抗器102中。并且，在npn型晶体管107 根据控制信号而截止的情况下，从交流电源12 0的另 一 端流出的 电流通过图IO的双点划线示出的路径、即通过电容器103B、 二 极管109、电抗器102而流入交流电源120的一端。此时，乂人交流 电源120的另 一端流出的电流通过电容器103B而^皮平滑化，通 过二极管109的整流作用而被整流。并且，电容器103B利用交 流成分进行充电。进而，蓄积在电抗器102中的能量通过交流电 源120输出到串联电容器的串联连接点，由此，使在串联连接点 与串联电容器的另 一端之间产生的直流电压大于通过交流成分 充电而在电容器103B的两端所产生的电压。
然后，上述的结果，电容器103A、 103B的充电电压达到交 流电压的大致最大值，在串联电容器的两端通过该电容器 103A、 103B的充电电压和来自电抗器102的能量而产生交流电 压的最大值的大致2倍以上的直流电压。然后，电源电路100将 该直流电压作为输出电压而施加到各种电子设备上。其结果可 以将直流电压作为电源电压而施加到各种电子设备上来驱动各 种电子设备。
专利文献l:日本特开2001-286149号7>净艮
专利文献2:日本特开2004-129387号7>才艮

发明内容
发明要解决的问题
然而，在上述电压产生电^各101中，在乂人交流电源120的一 端和另 一端流出的电流的路径上存在8个电路元件。也就是说， 在从交流电源120的一端流出的电流的路径中，在npn型晶体管 107为导通的情况下(图9单点划线)，存在二极管106A、 106C以 及npn型晶体管107,在npn型晶体管107为截止的情况下(图9双
点划线)，存在二才及管108。另外，在/人交流电源120的另 一端流 出的电流的路径中，在npn型晶体管107为导通的情况下(图10 单点划线)，存在二极管106B、 106D以及npn型晶体管107,在 npn型晶体管为截止的情况下(图IO双点划线)，存在二极管109。 因此，在现有的电压产生电路101中，会产生由于电流流 过8个电路元件而引起的功耗，导致在串联电容器的两端基于交 流电压而产生的直流电压的电平降低、即电压产生电路101的功 率因数的下降。进而，在现有的电压产生电^各101中将8个电路 元件作为结构要素，因此有可能成为妨碍电压产生电路101的成 本降低、电路规模的缩小化的主要原因。也就是说，希望在基 于交流电压来产生直流电压的电压产生电路101中，尽可能减少 从交流电源120的一端和另 一端流出的电流的^^径上存在的电 路元件。
因此，本发明的目的在于提供能够解决上述问题的电压产 生电路。
用于解决问题的方案
用于解决上述问题的发明是一种电压产生电路，其基于从 一端与线圈连接的交流电源产生的交流电压，在由串联连接点 与上述交流电源的另 一端连接的第l电容器和第2电容器构成的 串联电容器的两端产生直流电压，该电压产生电路的特征在于， 具备第l晶体管，其通过上述线圈与上述交流电源的一端连接； 第2晶体管，其与上述交流电源的另 一端连接；第l二极管，其 与上述第2晶体管反方向并联连接，与上述第l晶体管正方向串 联连接；第2二极管，其与上述第l晶体管反方向并联连接，与 上述第2晶体管正方向串联连接；第3二极管，其在经过了上述 线圏的上述交流电源的一端与上述串联电容器的一端之间，从 上述交流电源向上述串联电容器的 一 端向正方向连接；以及第4
二极管，其在经过了上述线圈的上述交流电源的一端与上述串 联电容器的另 一端之间，从上述交流电源向上述串联电容器的 另一端向反方向连接，其中，在上述第l晶体管导通的情况下， 从上述交流电源的一端流出的电流经过上述线圈、上述第l晶体 管、上述第l二极管流入上述交流电源的另一端，在上述第l晶 体管截止的情况下，从上述交流电源的 一 端流出的电流经过上 述线圈、上述第3二极管、上述第l电容器流入上述交流电源的 另一端，在上述第2晶体管导通的情况下，从上述交流电源的另 一端流出的电流经过上述第2晶体管、上述第2二极管、上述线
圈流入上述交流电源的一端，在上述第2晶体管截止的情况下， 从上述交流电源的另 一 端流出的电流经过上述第2电容器、上述 第4二极管、上述线圈流入上述交流电源的一端。 发明的效果
根据本发明，能够在第l晶体管和第2晶体管分别导通的情 况下减少来自交流电源的电流所流入的元件的数量。


图l是表示本发明所涉及的电压产生电路的整体结构的电 路图。
图2是表示图l所示的电阻3的其它连接的图。 图3是表示具备本发明所涉及的电压产生电路的电源电路 的整体结构的电路框图。
图4是表示本发明所涉及的电压产生电路中的电流路径的图。
图5是表示本发明所涉及的电压产生电路中的电流路径的图。
图6是表示现有的和本发明所涉及的电压产生电路的效率
和损耗的表。
图7是将现有的和本发明所涉及的电压产生电路的效率和 损耗图形化而得到的图。
图8是表示具备现有的电压产生电路的电源电路的整体结 构的电路图。
图9是表示现有的电源电路中的电流路径的图。 图IO是表示现有的电源电路中的电流路径的图。 附图标记说明
1、 101:电压产生电3各；2、 6、 107: npn型晶体管；3、 10、 11、 104、 105:电阻；4、 5、 7、 8: 二极管；103A、 103B:电 容器；106A、 106B、 106C、 106D: 二极管；108、 109: 二极 管；11、 12:输入输出端子；13:输出端子；14:输入端子； 15、 16、 17、 18:连接端子；30、 120:交流电源；31、 100: 电源电路；32、 102:电抗器；33、 34:电容器；35:输入电压 检测电路；36:输出电压检测电路；37:输出电压误差放大电 路；38:乘法电^各；39:电流误差》文大电^各；40:三角波生成 电路；41:比较电路；42: PWM控制信号生成电^各；43:控制 信号输出电路。
具体实施例方式
根据本说明书和附图的记载，至少明确以下事项。
本发明所涉及的电压产生电路的整体结构
下面，参照图l、图2说明本发明所涉及的电压产生电路1 的整体结构。图l是表示本发明所涉及的电压产生电路l的整体 结构的一例的电路图。图2是表示图l示出的电阻3的其它连接的 电路图。
电压产生电路l具有npn型晶体管2(第1晶体管)、6(第2晶体
管)、电阻3、 9、 10、 二极管4(第1二极管)、5(第3二极管)、7(第 2二极管)、8(第4二极管)、输入输出端子ll、 12、输出端子13、 输入端子14、以及连"l妻端子15至17。此外，在本实施方式中， 将电压产生电路l作为在用于对各种电子设备施加基于交流电 压的直流电压的电源电^各中所-使用的电^各而进^亍i兌明。另夕卜， 将电压产生电路1作为例如集成在绝缘金属基板上的电路而进 行说明。
关于npn型晶体管2，为了进行高次谐波的抑制、功率因数 改善等，才艮据利用电阻3检测的电流的大小，基于以比交流电压 的频率高的频率来重复高电平和低电平的控制信号，控制叩n 型晶体管2的导通和截止。此外，在后面说明该控制信号。npn 型晶体管2例如由绝缘栅双极型晶.体管(IGBT(Insulated Gate Bipolar Transistor))构成，基极与电阻9的一端连接，集电极与 输入输出端子ll连接，发射极与电阻3的一端连接。npn型晶体 管2根据通过电阻9的、输入到连接端子15的高电平的控制信号 而导通，使与由提供给输入输出端子ll的集电极电流和基极电 流相应的发射4及电流流入电阻3。此外，由于基才及电流与集电招^ 电流相比足够小，因此，下面说明在npn型晶体管2为导通的情 况下，使提供给输入输出端子ll的电流流入电阻3。另外，npn 型晶体管2根据通过电阻9的、输入到连接端子15的低电平的控 制信号而截止。此外，在本实施方式中虽然使用了绝缘栅双极 型晶体管(npn型晶体管2、 6)，但并不限于此，也可以使用pnp 型晶体管，例如还可以是MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体管)等。
关于npn型晶体管6，为了进行高次谐波的抑制、功率因数 改善等，根据由电阻3检测的电流的大小，基于以比交流电压的 频率高的频率来重复高电平和低电平的控制信号，控制npn型晶
体管6的导通和截止。此外，在后面说明该控制信号。npn型晶 体管6与n p n型晶体管2同样地，例如由绝缘栅双极型晶体管构 成，基极与电阻10的一端连接，集电极与输入输出端子12连接， 发射极与电阻3的一端连接。npn型晶体管6根据通过电阻10的、 输入到连接端子15的高电平的控制信号而导通，使与提供给输 入输出端子12的集电才及电流和基才及电流相应的发射才及电 流流入 电阻3。此外，由于基极电流与集电极电流相比足够小，因此， 下面说明在npn型晶体管6为导通的情况下使提供给输入输出端 子12的电流流入电阻3。另外，npn型晶体管6根据通过电阻10 的、输入到连接端子15的低电平的控制信号而截止。
电阻9的一端与npn型晶体管2的基极连接，另 一端共同连 接到电阻10的另 一端和连接端子15。电阻10的一端与npn型晶体 管6的基极连接，另 一端共同连接到电阻9的另 一端和连接端子 15。也就是说，用于向npn型晶体管2、 6的基极发送控制信号的 信号线由叩n型晶体管2、 6共用。
连接端子17接地。
电阻3是在乂人交流电源30的 一 端和另 一 端流出电流而4吏 npn型晶体管2、 6为导通的情况下用于检测流过npn型晶体管2、 6的电流而i殳置的分流电阻。因此，电阻3共用地串联连接在npn 型晶体管2和二极管4、以及npn型晶体管6和二极管4上，并且与 连接端子17连接。此外，电阻3并不限于图l示出的连接，例如 也可以连"f妻到连^l妻点A、 B之间。或者也可以4吏用两个电阻3, 如图2的(a)所示，在npn型晶体管2的发射极侧的连接点A与连接 端子17所连接的连接点B之间连接一个电阻3(第l电阻)，在npn 型晶体管6的发射极侧的连接点C与连接点B之间连接另 一 个电 阻3(第2电阻)。或者如图2的(b)所示，也可以在二极管4的阳极 侧的连4妻点D与连纟妻端子17侧的连4妄点E之间连纟妄 一 个电阻3(第l电阻)，在二4及管7的阳极侧的连接点F与连接点E之间连接 另 一个电阻3(第2电阻)。此外，如图2的(a)、 (b)所示在使用两 个电阻3的情况下，在电压产生电路1中设置与连接点A、 F连接 的连接端子18, 4吏其与后面说明的电流误差it大电路39连接。 然后，与连4妄点C、 D同样地，需要对电流误差》文大电3各39施加 与流入电阻3的电流的大小相应的电压。进而，电阻3在维持上 述连接关系的同时，也可以作为电压产生电^各1的外部的结构。
二极管4具有对电流进行整流的整流作用，阳极与电阻3的 另 一 端连接，阴极与输入输出端子12和n p n型晶体管6的集电极 连接。也就是说，二极管4与npn型晶体管6和电阻3朝反方向并 联连接，与npn型晶体管2和电阻3朝正方向串联连接。此外，电 阻3的电阻值、二极管4的结构等的值被设定为使得在二极管4 中流过正方向的电流时的阴极侧的电压低于npn型晶体管6的饱 和电压。因此，在二才及管4中流过正方向的电流时，即使在npn 型晶体管6为导通的情况下，由二极管4整流后的电流也被提供 给输入输出端子12。
二极管7具有对电流进行整流的整流作用，阳极与电阻3的 另 一端连接，阴极与输入输出端子ll和npn型晶体管2的集电极 连接。也就是说，二极管7与npn型晶体管2及电阻3朝反方向并 联连接，与npn型晶体管6和电阻3朝正方向串联连接。此外，电 阻3的电阻值、二极管7的结构等的值被设定为使得在二极管7 中流过正方向的电流时的阴极侧的电压低于npn型晶体管2的饱 和电压。因此，在二才及管7中流过正方向的电流时，即使在npn 型晶体管2为导通的情况下，由二极管7整流后的电流也被提供 给输入输出端子ll。
输出端子13与作为串联电容器的一端的电容器33连接，使 得在由串联连接在第l输出线和第2输出线之间的电容器33(第1
电容器)和电容器34(第2电容器)构成的串联电容器的两端产生
基于交流电源30的交流电压的直流电流。
输入端子14与作为串联电容器的另 一端的电容器34连接。 二极管5具有对电流进行整流的整流作用，阳极与输入输 出端子ll连接，阴极与输出端子13连接。也就是说，二极管5 从连接电抗器32(线圏)的交流电源30的 一 端向串联电容器的一 端朝正方向连接。此外，二极管5是用于基于蓄积在电抗器32 中的能量来将施加到串联电容器的 一端上的电压进行升压的升 压用二极管。
二极管8具有对电流进行整流的整流作用，阳极与输入端 子14连接，阴极与输入输出端子11连接。也就是说，二极管8 从连接电抗器32的交流电源30的 一 端向串联电容器的另 一 端朝 反方向连接。此外，二极管8是用于基于蓄积在电抗器32中的能 量来将施加到串联电容器的串联连接点上的电压进行升压的升 压用二极管。
具备本发明所涉及的电压产生电路的电源电路的整体结构
下面，参照图3说明具备本发明所涉及的电压产生电路1的 电源电路31的整体结构。图3是表示具备本发明所涉及的电压产 生电路1的电源电路31的整体结构的 一 例的电路框图。
电源电路31具有输入电压检测电路35、电抗器32、电压 产生电路l、电容器33、 34、输出电压检测电路36、输出电压误 差放大电路37、乘法电路38、电流误差放大电路39、三角波生 成电^各40、比4交电3各41、 PWM(Phase Width Modulation)控制信 号生成电路42、以及控制信号输出电路43。此外，设置输入电 压检测电路35、电压产生电路l、输出电压片企测电路36、输出电 压误差》文大电路37、乘法电路38、电流误差》文大电路39、三角
波生成电路40、比较电路41、 PWM控制信号生成电路42、控制 信号输出电路43,来用于对上述的npn型晶体管2、 6发送控制信
电抗器32由例如环形线圈等构成，例如连4妄在交流电源30 的一端与电压产生电鴻^1的输入输出端子11之间。并且，在电流 从交流电源30的一端流出、npn型晶体管2为导通的情况下，电 抗器32利用流过的电流蓄积能量。然后，在npn型晶体管2为截 止的情况下，电抗器32将蓄积的能量通过二极管5输出到串联电 容器的一端。另夕卜，在电流从交流电源30的另 一端流出、npn 型晶体管6为导通的情况下，电抗器32利用流过的电流来蓄积能 量。然后，在npn型晶体管6为截止的情况下，电抗器32将蓄积 的能量通过交流电源3 0输出到串联电容器的串联连接点。此外， 电抗器32也可以连接在交流电源30的另一端与电压产生电路l 的输入输出端子12之间。并且，在电抗器32与交流电源30的另 一端连接的情况下，npn型晶体管2表示第2晶体管，叩n型晶体 管6表示第1晶体管，二极管4表示第2二极管，二极管7表示第1 二极管。
输入电压纟全测电^各35一皮施加交流电源30的交流电压，生成 对交流电压进行了全波整流的基准信号并输出到乘法电路3 8 。
电容器33 、 34具有至少能够充电到交流电压的最大值的容 量。电容器33、 34串联连接在第1输出线与第2输出线之间。另 外，电容器33和电容器34之间的串联连接点G与交流电源30的 另一端连接。在npn型晶体管2为截止的情况下，电容器33对通 过二极管5提供过来的从交流电源30的一端流出的电流进行平 滑化并且被充入交流成分。另外，在npn型晶体管6为截止的情 况下，电容器3 4对从交流电源3 0的另 一 端流出的电流进行平滑 化并且被充入交流成分。然后，通过使串联连接的电容器33、
34的各充电电压达到交流电源30的交流电压的大致最大值，从 而利用该电容器33、 34的充电电压和来自电抗器32的能量在由 该电容器33、 34构成的串联电容器的两端产生交流电压的最大 值的大致2倍以上的直流电压，并输出到各种电子设备。
输出电压;f全测电^各36对由电容器33、 34的各充电电压形成 的在串联电容器的两端产生的直流电压，例如以未图示的电阻 进行电阻分割，将其结果得到的直流电压输出到输出电压误差 放大电路37。此外，通过将该未图示的电阻的电阻值设定为期 望值，可以调整输出到输出电压误差放大电路37的直流电压。
输出电压误差放大电路37检测来自输出电压检测电路36 的直流电压与预先决定的基准电压之差，将对该差进行放大的 结果得到的输出电压误差放大信号输出到乘法电路3 8 。
乘法电路38将来自输入电压检测电路35的基准信号与来 自输出电压误差放大电路37的输出电压误差放大信号相乘，将 其结果得到的乘法信号输出到电流误差放大电路3 9 。该乘法信 号是基准信号的振幅对应于输出电压误差放大信号而发声变化 得到的信号。
电流误差放大电路39与电压产生电路1的连接端子16连接 (在图2所示的情况下也与连4^端子18连4姿)。然后，电流误差力文 大电路39根据响应于电阻3的电阻值和流过该电阻3的电流的大 小而产生的电压，生成表示流过电阻3的电流的大小的实际电流 信号。然后，电流误差放大电路39将实际电流信号与来自乘法 电路38的乘法信号进行比较并检测其差，将对该差进行放大的 结果得到的电流误差放大信号输出到比较电路41。
三角波生成电路40生成规定的振幅且规定频率的三角波 信号，输出到比较电路41。
比较电路41向PWM控制信号生成电路42输出将来自电流
误差放大电路39的电流误差放大信号和来自三角波生成电路40
的三角波信号进行比较得到的比较结果。
PWM控制信号生成电路42根据来自比较电路41的比较结 果，生成例如载波频率为20kHz的PWM控制信号，输出到控制 信号输出电路43。
控制信号输出电路43与电压产生电路l的连接端子15连 接。然后，控制信号输出电路43根据来自PWM控制信号生成电 路42的PWM控制信号，输出以比交流电压的频率高的频率来重 复高电平和低电平的控制信号。此外，在本实施方式中，说明 了在电压产生电路1中仅设置连接端子15、并将来自控制信号输 出电路43的控制信号相同地输出到经由电阻9、 10的npn型晶体 管2、 6的栅极的情形，但是并不限于此。例如，也可以分别设 置与电阻9、 IO的另 一端连接的连接端子，并设计成使控制信号 输出电路43对各个连接端子输出控制信号。另外，在本实施方 式中，说明了控制信号输出电路43与交流电源30流出电流的方 向无关地输出控制信号的情形，但是并不限于此。例如，也可 以在P WM控制信号是基于从交流电源3 0的 一 端流出的电流的 信号的情况下，控制信号输出电路43仅对与上述电路9的另 一端 连接的连接端子发送控制信号，在PWM控制信号是基于从交流 电源30的另 一 端流出的电流的信号的情况下，仅对与上述电阻 IO的另 一端连接的连接端子发送控制信号。
有上述结构(除电压产生电路l之外)的电源电路31中，也可以应 用于具备公知的电压产生电路、且结构与上述结构不同的各种 电源电路。
本发明所涉及的电压产生电路中的电流路径及其效果 下面，适当参照图3、图8至图10， ^^用图4至图7说明本发
明所涉及的电压产生电路1中的电流路径及其效果。图4是表示 本发明所涉及的电压产生电路1中的从交流电源30的 一 端流出
的电流的路径的图。图5是表示本发明所涉及的电压产生电路1 中的从交流电源30的另 一端流出的电流的路径的图。图6的(a) 是表示图8至图IO所示的现有的电压产生电路IOI的输出功率 (Wout)相对于输入功率(Win)的效率(11)(=输出功率(Wout)/输入 功率(Win)x 1 OO)和损耗(PTL)(二输入功率(Win)-输出功率(Wout)) 的表。图6的(b)表示本发明所涉及的电压产生电路l的输出功率 (Wout)相对于输入功率(Win)的效率(t))和损耗(PTL)的表。图7 是将图6的(a) 、 (b)示出的效率(ti)和损耗(PTL)曲线化得到的表。 电流从交流电源30的一端流出、npn型晶体管2导通的情况 通过使电抗器32所连接的交流电源30的 一 端电位成为比另 一端高的电位，,人交流电源30的 一 端流出的电流通过电抗器32 流入电压产生电路l。另外，此时，当控制信号输出电路43将基 于来自PWM控制信号生成电路42的PWM控制信号的高电平的 控制信号输出到电压产生电路l时，npn型晶体管2根据经过电阻 9的高电平的控制信号而导通。
其结果，从交流电源30的 一 端流出的电流经过图4的单点 划线所示的路径、即经过交流电源30的一端、电抗器32、输入 输出端子ll、 npn型晶体管2、电阻3、 二极管4、输入输出端子 12,流入交流电源30的另 一端。此时，/人交流电源30的一端流 出的电流通过二才及管4的整流作用而净皮整流。另外，通过从交流 电源30的一端流出的电流而在电抗器32中蓄积能量。并且，这 样在本发明所涉及的电压产生电路l中，在电流从交流电源30 的一端流出、npn型晶体管2导通的情况下，电流流过npn型晶体 管2、 二极管4这两个电路元件。因此，产生由电流流过的两个 电路元件(npn型晶体管2 、 二极管4)引起的功率消耗。
电流从交流电源30的一端流出、npn型晶体管2截止的情况 电流从上述交流电源30的一端流出时，当控制信号输出电
低电平的控制信号输出到电压产生电路1时，n p n型晶体管2根据 经过电阻9的低电平的控制信号而截止。
其结果，从交流电源30的一端流出的电流经过图4的双点 划线所示的路径、即经过交流电源30的一端、电抗器32、输入 输出端子ll、 二极管5、输出端子13、电容器33,流入交流电源 30的另一端。此时，/人交流电源30的一端流出的电流通过二才及 管5的整流作用而被整流。另外，电容器33由该电流的交流成分 而充电。进而，蓄积在电抗器32中的能量被提供给串联电容器
流从交流电源30的一端流出、npn型晶体管2截止的情况下，电 流流过二4及管5这一个电^各元件。因此，产生了由电流流过的一 个电路元件(二极管5)引起的功率消耗。
电流从交流电源30的另 一 端流出、npn型晶体管6导通的情
通过卩吏交流电源30的另 一 端电位成为比 一 端高的电位，由 此从交流电源30的另 一端流出的电流流入电压产生电^各1。另 外，此时，当控制信号输出电路43将基于来自PWM控制信号生 成电路42的PWM控制信号的高电平的控制信号输出到电压产 生电路1时，npn型晶体管6根据经过电阻10的高电平的控制信号 而导通。
其结果，从交流电源3 0的另 一 端流出的电流经过图5的单 点划线所示的路径、即经过交流电源30的另一端、输入输出端 子12、 npn型晶体管6、电阻3、 二极管7、输入输出端子ll、以 及电抗器32,流入交流电源30的一端。此时，乂人交流电源30的另 一端流出的电流通过二极管7的整流作用而被整流。另外，通
过从交流电源30的另 一端流出的电流而在电抗器32中蓄积能
量。并且，这样在本发明所涉及的电压产生电路l中，在电流从
交流电源30的另一端流出、npn型晶体管6导通的情况下，电流 流过npn型晶体管6、 二极管7这两个电^各元件。因此，产生由电 流流过的两个电i 各元件(npn型晶体管6、 二才及管7)引起的功率消耗。
电流从交流电源30的另 一端流出，npn型晶体管6截止的情
电流/人上述交流电源30的另 一端流出时，当控制信号输出 电路43将基于来自PWM控制信号生成电路42的PWM控制信号 的低电平的控制信号输出到电压产生电路1时，npn型晶体管6 根据经过电阻10的低电平的控制信号而截止。
其结果，从交流电源30的另 一端流出的电流经过图5的双 点划线所示的路径、即经过交流电源30的另 一端、电容器34、 输入端子14、 二极管8、输入输出端子ll、电抗器32,流入交流 电源30的一端。此时，,人交流电源30的另 一端流出的电流通过 二极管8的整流作用而被整流。另外，电容器34通过该电流的交 流成分而充电。进而，蓄积在电抗器32中的能量被提供给串联 电容器的串联联结点G。并且，这样在本发明所涉及的电压产 生电^各1中，在电流从交流电源30的另 一 端流出、npn型晶体管6 截止的情况下，电流流过二极管8这一个电路元件。因此，产生 由电流流过的 一 个电路元件(二极管8)引起的功率消耗。
本发明所涉及的电压产生电路1中的效果
首先，参照图8至图10说明现有的电压产生电路101中的输 出功率(Wout)相对于输入功率(Win)的效率(ri)和损耗(PTL)。在 现有的电压产生电^各101中，在电流从交流电源120的一端流出、
npn型晶体管107导通的情况下(图9的单点划线)，产生由三个电 路元件(二极管106A、 106C、 npn型晶体管107)引起的功率消耗。 另外，在电流从交流电源120的一端流出、npn型晶体管107截止 的情况下(图9的双点划线)，产生由 一个电-各元件(二才及管108) 引起的功率消耗。另外，在现有的电压产生电路IOI中，在电流 从交流电源120的另 一端流出、npn型晶体管107导通的情况下 (图10的单点划线)，产生由三个电-各元件(二才及管106B、 106D、 n p n型晶体管10 7)引起的功率消耗。另夕卜，在电流从交流电源12 0 的另 一端流出、npn型晶体管107截止的情况下(图IO的双点划 线)，产生由一个电^各元件(二极管109)引起的功率消耗。也就 是说，在具备现有的电压产生电路101的电源电路100中，在基 于交流电源120的交流电压而输出直流电压时，产生由8个电路 元件引起的功率消耗。而且，其输出功率(Wout)相对于输入功 率(Win)的效率(T()和损耗(PTL)如图6的(a)所示那样。例如，通 过相对于输入功率1467.6(W)的8个电路元件的功率消耗，输出 功率(Wout)为1380(W)，其效率(ri)为94.03(%),损耗(PTL)为 87.6(W)。
与此相对，本发明所涉及的电压产生电^各1在电流从交流 电源30的 一 端流出、npn型晶体管2导通的情况下(图4的单点划 线)，产生由两个电路元件(npn型晶体管2、 二极管4)引起的功 率消耗。另夕卜，在电流从交流电源30的一端流出、npn型晶体管 2截止的情况下(图4的双点划线)，产生由 一个电路元件(二极管 5)引起的功率消耗。另外，在本发明所涉及的电压产生电路l 中，在电流从交流电源30的另 一端流出、npn型晶体管6导通的 情况下(图5的单点划线)，产生由两个电路元件(npn型晶体管6、 二极管7)引起的功率消耗。另外，在电流从交流电源30的另一 端流出、npn型晶体管6截止的情况下(图5的双点划线)，产生由
一个电路元件(二极管8)引起的功率消耗。也就是说，在具备本 发明所涉及的电压产生电路1的电源电路3 1中，在基于交流电源 30的交流电压而输出直流电压时，产生由6个电路元件引起的功
率消耗。这与以往的电压产生电路101相比，减少了由两个电路 元件引起的功率消耗。而且，该电源电路31的输出功率(Wout) 相对于输入功率(Win)的效率(T()和损耗(PTL)如图6的(b)所示。 例如，由相对于与上述输入功率1467.6(W)近似的输入功率 1466.7(W)的6个电^各元件的功率消耗，输出功率(Wout)为 1383(W),其效率(11)为94.29(%)，损耗(PTL)为83.7(W)。
也就是说，本发明所涉及的电压产生电路l与现有的电压 产生电路101相比能够减少电流流经的路径上的电路元件数量。 其结果，在将图6的(a)、 (b)图形化而得到的图7中也可知能够实 现输出功率(Wout)相对于输入功率(Win)的效率(T|)的上升、损耗 (PTL)的减少。也就是说，本发明所涉及的电压产生电路l通过因数。
才艮据上述实施方式，乂人交流电源30的 一端流出的电流在 npn型晶体管2导通的情况下通过两个电路元件(npn型晶体管2、 二极管4)流入交流电源30的另 一端，在npn型晶体管2截止的情 况下通过一个电^各元件(二极管5)流入交流电源30的另 一端。另 外，从交流电源30的另 一端流出的电流在npn型晶体管6导通的 情况下通过两个电3各元件(npn型晶体管6、 二才及管7)流入交流电 源30的一端，在npn型晶体管6截止的情况下通过一个电路元件 (二极管8)流入交流电源30的一端。其结果，当基于交流电源30 的交流电压而在串联电容器的两端产生直流电压时，与电流流
示出的现有的电压产生电路101中是8个电路元件)，能够抑制电
路元件的功率消耗，能够提高直流电压相对于交流电压的产生 效率(所谓的功率因数)。另外，通过减少电路元件能够抑制电 压产生电路l的成本，实现电路规模的缩小化。
进而，关于npn型晶体管2和npn型晶体管6，根据流过各自 的电流的大小来控制导通和截止，由此能够控制流过电容器3 3 和电容器34的电流。其结果，能够将流过电压产生电路l的电流 控制为与正弦波的交流电压相似的形状，能够实现高次谐波的 抑制、改善功率因数。
进而，能够通过构成电压产生电路l的电阻3来进行如下处 理为了控制npn型晶体管2和npn型晶体管6的导通和截止，检 测在n p n型晶体管2导通的情况下从交流电源3 0的 一 端流出的电 流、和在n p n型晶体管6导通的情况下乂人交流电源3 0的另 一 端流 出的电流。进而，通过使该电阻3共用地串联连接在npn型晶体 管2和二极管4、以及npn型晶体管6和二极管7，相比于为了检测 /人交流电源30的一端流出的电流和4全测乂人交流电源30的另 一端 流出的电流而分别设置电阻的情况，能够实现电压产生电路1 的成本降低、电路规模的缩小化。
进而，通过共用化发送用于对npn型晶体管2和npn型晶体 管6的导通和截止进行控制的控制信号的信号线，在将电压产生 电路l集成化的情况下，相比于分别设置用于对npn型晶体管2 和n p n型晶体管6发送控制信号的信号线，能够通过减少连接端 子数量等而实现成本降低、电路规模的缩小。另外，可以使发 送控制信号的外部电路的算法、结构等变容易。
另外，如图2所示在设置两个电阻3的情况下，能够通过构 成电压产生电路l的两个电阻3来进行如下处理为了控制npn 型晶体管2的导通和截止而检测在npn型晶体管2导通的情况下 从交流电源30的一端流出的电流、和为了控制npn型晶体管6的导通和截止而;f全测在npn型晶体管6导通的情况下乂人交流电源30 的另 一 端流出的电流。
以上说明了本发明所涉及的电压产生电路，上述说明是为 了使本发明容易理解而进行的说明，并不限定本发明。不脱离 本发明的要旨而能够进行变更、改良。
权利要求
1.一种电压产生电路，其基于从一端与线圈连接的交流电源产生的交流电压，在由串联连接点与上述交流电源的另一端连接的第1电容器和第2电容器构成的串联电容器的两端产生直流电压，该电压产生电路的特征在于，具备第1晶体管，其通过上述线圈与上述交流电源的一端连接；第2晶体管，其与上述交流电源的另一端连接；第1二极管，其与上述第2晶体管反方向并联连接，与上述第1晶体管正方向串联连接；第2二极管，其与上述第1晶体管反方向并联连接，与上述第2晶体管正方向串联连接；第3二极管，其在经过了上述线圈的上述交流电源的一端与上述串联电容器的一端之间，从上述交流电源向上述串联电容器的一端向正方向连接；以及第4二极管，其在经过了上述线圈的上述交流电源的一端与上述串联电容器的另一端之间，从上述交流电源向上述串联电容器的另一端向反方向连接，在上述第1晶体管导通的情况下，从上述交流电源的一端流出的电流经过上述线圈、上述第1晶体管、上述第1二极管流入上述交流电源的另一端，在上述第1晶体管截止的情况下，从上述交流电源的一端流出的电流经过上述线圈、上述第3二极管、上述第1电容器流入上述交流电源的另一端，在上述第2晶体管导通的情况下，从上述交流电源的另一端流出的电流经过上述第2晶体管、上述第2二极管、上述线圈流入上述交流电源的一端，在上述第2晶体管截止的情况下，从上述交流电源的另一端流出的电流经过上述第2电容器、上述第4二极管、上述线圈流入上述交流电源的一端。
2. 根据权利要求l所述的电压产生电路，其特征在于， 根据分别流过上述第1晶体管和上述第2晶体管的电流的大 小来控制上述第l晶体管和上述第2晶体管的导通和截止。
3. 根据权利要求2所述的电压产生电路，其特征在于，具备第l电阻，其与上述第l晶体管以及上述第l二极管串联连 接，检测在上述第l晶体管导通的情况下从上述交流电源的一端 流出的电流；以及第2电阻，其与上述第2晶体管以及上述第2二极管串联连 接，检测在上述第2晶体管导通的情况下从上述交流电源的另一 端流出的电；危，根据利用上述第1电阻和上述第2电阻检测出的电流的大小 来控制上述第l晶体管和上述第2晶体管的导通和截止。
4. 根据权利要求2所述的电压产生电路，其特征在于， 具备电阻，该电阻与上述第l晶体管和上述第l二极管、以及上述第2晶体管和上述第2二极管共用地串联连接，检测在上 述第1晶体管导通的情况下从上述交流电源的 一 端流出的电流 以及在上述第2晶体管导通的情况下从上述交流电源的另 一端 流出的电5危，根据利用上述电阻检测出的电流的大小来控制上述第1晶 体管和上述第2晶体管的导通和截止。
5. 根据权利要求2至权利要求4的任意一项所述的电压产生 电路，其特征在于，根据经过共用的信号线发送的基于上述电流的大小的控制 信号，来控制上述第l晶体管和上述第2晶体管的导通和截止。
全文摘要
提供一种电压产生电路，其能够在第1晶体管和第2晶体管分别导通的情况下减少来自交流电源的电流所流入的元件数量。在基于一端与线圈连接的电源的交流电压而在由串联连接点与电源的另一端连接的第1和第2电容器构成的串联电容器的两端产生直流电压的电压产生电路中，特征在于具备通过线圈与电源的一端连接的第1晶体管；与电源的另一端连接的第2晶体管；与第1晶体管朝正方向串联连接的第1二极管；与第2晶体管朝正方向串联连接的第2二极管；从经过线圈的电源的一端向串联电容器的一端朝正方向连接的第3二极管；以及从经过线圈的电源的一端向串联电容器的另一端朝反方向连接的第4二极管。
文档编号H02M7/217GK101183835SQ20071015256
公开日2008年5月21日 申请日期2007年10月11日 优先权日2006年10月11日
发明者高桥幸雄 申请人:三洋电机株式会社;三洋半导体株式会社