专利名称：形成串联谐振开关电源控制电路的方法及其结构的制作方法
技术领域：
本发明大体涉及电子学，尤其是涉及形成半导体器件的方法及结构。
背景技术：
过去，各种方法和结构用来产生谐振开关电源变换器系统。谐振开关电源变换器通常使用包括初级和次级绕组的隔离变压器。 一电容器与初级绕组串联连接，使得该电容和电感器的电感形成具有一谐振频率的谐振电路。该隔离变压器被形成为在初级和次级绕组之间有松散的电感耦合，这导致初级和次级绕组之间的低耦合系数。该松散的电感耦合形成与初级绕组电感串联的寄生电感，该寄生电感常常称为表示次级和初级绕组之间的耦合的泄漏电感。 一整流二极管，例如肖特基二极管，通常与次级绕组串联连接，以便从被引入次级绕组的电流形成输出电压。 在一些实施方式中，一同步整流晶体管与该整流二极管并联连接，以便增加该电源系统的效率。通常响应于通过次级绕组中的整流二极管的电流来控制同步整流晶体管。次级侧控制电路通常配置成控制同步整流器。这些次级侧控制电路通常设计成，在次级电流增加到刚好在零之上的值时使能该同步整流器，并设计成在通过整流二极管的电流降低到零值时关闭该同步整流器。这样的配置的一个问题是，当初级侧上的晶体管的开关频率增加到等于或大于由电容器和变压器的泄漏电感形成的谐振频率时，串联谐振开关电源系统的效率降低。这种类型的操作也增加了电磁干扰。 因此，希望有一种串联谐振开关电源系统，其可高效地在串联谐振频率附近之上操作并具有低的电磁干扰。
图1简要示出根据本发明的串联谐振开关电源系统的一部分的实施方式； 图2简要示出根据本发明的图1的串联谐振开关电源系统的控制器的示例性实施
方式的一部分； 图3到图5是具有在根据本发明的串联谐振开关电源系统的操作期间形成的一些信号的曲线的图； 图6示出根据本发明的图1的串联谐振开关电源系统的变压器的一部分的实施方式； 图7简要示出根据本发明的另一串联谐振开关电源系统的一部分的实施方式；以及 图8简要示出根据本发明的又一串联谐振开关电源系统的一部分的实施方式。
为了说明的简洁和清楚，附图中的元件不一定按比例绘制，且不同图中相同的参考数字表示相同的元件。此外，为了描述的简单而省略了公知的步骤和元件的说明与细节。如这里所使用的载流电极表示器件的一个元件，该元件承载通过该器件的电流，如M0S晶体管的源极或漏极、或双极晶体管的集电极或发射极、或二极管的阴极或阳极；而控制电极表示器件的一个元件，该元件控制通过该器件的电流，如M0S晶体管的栅极或双极晶体管的基极。虽然这些器件在这里被解释为某个N沟道或P沟道器件、或某个N型或P型掺杂区，但本领域中的普通技术人员应该认识到，依照本发明，互补器件也是可能的。本领域中的技术人员应认识到，这里使用的词"在...的期间、在...同时、当...的时候"不是表示一有启动行为就会马上发生行为的准确术语，而是在被初始行为激起的反应之间可能有一些微小但合理的延迟，例如传播延迟。词"大约"或"实质上"的使用意指元件的值具有被预期非常接近于规定值或位置的参数。然而，如在本领域中所公知的，总是存在阻止值或位置确切地如规定的微小变化。本领域中完全确认，直到约10% (且对于半导体掺杂浓度，直到20% )的变化是偏离确切地如所述的理想目标的合理变化。
具体实施例方式
图1简要示出串联谐振开关电源系统10的一部分的实施方式。系统IO被隔离变压器30划分成初级侧和次级侧。变压器30包括初级绕组31、辅助绕组36、第一次级绕组32和第二次级绕组33。系统10的初级侧在输入端子11和功率返回端子12之间接收输入功率和输入电压，例如整流的DC电压。初级侧包括初级侧开关电源控制器20、功率晶体管23和24、以及谐振电容器26。初级侧开关电源控制器20连接成操作晶体管23和24以控制通过绕组31的初级电流27，以便调节在系统10的次级侧的在电压输出14和电压返回15之间形成的输出电压的值。控制器20从反馈网络19接收反馈电压，该反馈网络表示输出电压的值并响应性地操作开关晶体管23和24，以便将输出电压调节到在值域内的目标值。电容器26串联连接在晶体管23和24与初级绕组31的电感之间，以便电容器26可与变压器30的泄漏电感形成串联谐振电路。 系统10的次级侧包括通过变压器30耦合到初级绕组31的第一次级绕组32和第二次级绕组33。整流二极管53，例如肖特基二极管或其它类型的快速恢复二极管串联连接在绕组32和电压返回15之间。同步整流晶体管54与二极管53并联连接。在系统10的操作期间，次级电压(VS)在绕组32两端形成。类似于二极管53的另一整流二极管56串联连接在次级绕组33和返回15之间。另一同步整流晶体管57与二极管56并联连接。同步整流控制器60连接在系统10的次级侧，以便控制晶体管54和57的操作。控制器60包括配置成接收第一电流感测(CS1)信号的第一电流感测输入67，第一电流感测信号表示流经绕组32和晶体管54的次级电流55。控制器60的第二电流感测输入66接收第二电流感测(CS2)信号，第二电流感测信号表示流经绕组33和晶体管57的次级电流58。
系统10也配置成形成触发(TG)信号，其表示在初级绕组31两端形成的初级电压(VP)的变化。辅助绕组36有助于形成触发(TG)信号。桥式整流器47的输入侧通过电容器46连接到辅助绕组36，以便对绕组36所形成的电压整流。电容器46将绕组36所产生的电流中的变化形成为电压脉冲，如将在下文中进一步看到的。电阻器51连接在整流器47的输出侧的两端，以便将通过整流器47的电流转换成在整流器47的输出端子48和49之间的电压。在电阻器51两端形成的电压形成触发(TG)信号。控制器60在TG输入68上接收TG信号。控制器60也包括第一驱动输出73，其连接成提供第一驱动(Dl)信号以操作晶体管54。控制器60的第二驱动输出74连接成提供第二驱动(D2)信号以操作晶体管57。
图2简要示出控制器60的示例性实施方式的一部分。控制器60的该示例性实施方式包括配置成操作相应的晶体管54和57的第一同步整流器控制通道77和第二同步整流器控制通道91。控制器60的触发处理电路配置成在输入68上接收触发(TG)信号，并包括触发(TG)接收器109。通道77包括在输入67上接收第一电流感测(CS1)信号的第一电流感测(CS1)检测器81。通道77也包括逻辑电路，其处理从接收CS1信号和TG信号产生的信号。该逻辑电路包括最小接通时间电路83、最小断开时间电路84、反相器79、82和85、锁存器89和86、与门78、80和87、或门88以及驱动器电路90。类似地，通道91包括在输入66上接收第二电流感测(CS2)信号的第二电流感测(CS2)检测器94。通道91也包括逻辑电路，其处理从接收CS2信号和TG信号产生的信号。该逻辑电路包括最小接通时间电路96、最小断开时间电路97、反相器92、95和98、锁存器99和103、与门93、101和106、或门102以及驱动器电路104。 通道77接收CS1信号，并响应于变低的CS1信号形成晶体管54的最小接通时间，以及响应于变高的CS1信号形成晶体管54的最小断开时间。通道91响应于CS2的相应的低和高转变类似地形成晶体管57的最小接通时间和最小断开时间。 图3是具有曲线的图，这些曲线示出在小于系统10的谐振频率的频率处操作期间由系统10形成的一些信号。横坐标表示时间，而纵坐标表示所示信号的增加的值。曲线120示出次级CS1信号，因而示出晶体管54相对于返回15的漏极电压(Vd)。曲线121示出次级电流55(155)，曲线123示出控制器60的输入处相对于返回15的值的触发(TG)信号，而曲线122示出D1驱动信号。此描述参考图l-图3。参考图3，假定在时刻T0之前，在系统10的初级侧中的控制器20使晶体管23被禁用(disable)而晶体管24被使能(enable)。在时刻TO，控制器20禁用晶体管24并保持晶体管23为禁用的。由于储存在变压器30的磁化电感中的磁化能，禁用晶体管24使初级电压VP反转(reverse)，并接着增加。初级电压的增加使次级电压VS降低。因为辅助绕组36具有对绕组31的高耦合系数，从禁用的晶体管24产生的增加的VP值也在绕组36两端引起辅助电压(VA)。 一般，绕组31和绕组36之间的耦合系数至少为大约0. 95。辅助电压VA使一电流从端子44流动通过整流器47和电阻器51，从而使TG信号增加，如在时刻T0由曲线123示出的。由于电容器46和电阻器51的缘故，电流在时刻TO形成作为脉冲的TG信号。晶体管23在插在晶体管23和24之间的某个死区时间之后被使能，以防止贯通电流。晶体管23实质上在TO之后的短暂时间被使能。 耦合到次级绕组32的能量降低了 VS，并促使电流55开始流经绕组32。 一旦变压器30的磁化电感被电流55充分放电，次级绕组所需要的任何能量就通过晶体管23从端子11获得。VS的降低使CS1信号开始降低，并优选地落在返回15的值之下。通道77的检测器81接收CS1信号。在时刻T0，CS1信号降低到相对于返回15的第一值，优选地小于返回15的值，该第一值表示开始流动的电流55的第一值。电流55的该第一值接近于零，这可由用于检测CS1信号的电路内的偏移电压形成。检测器81检测CS1信号的下降沿，这迫使检测器81的输出低。来自检测器81的低输出迫使反相器82的输出高。因为电路84的输出为低，来自反相器82的信号通过门78触发电路83。该布置确保晶体管54在最小断开时间期消逝前不被接通。触发电路83在由电路83内的定时器确定的一段时间间隔内迫使电路83的输出高。该时间间隔通常被设置为晶体管54的期望最小接通时间。来自电路83的高输出使锁存器89置位并在该时间间隔内保持锁存器89置位。在该时间间隔内保持置位输入高，确保了在最小接通时间的时间间隔终止前，CS1输入上的噪声不会使锁存器89复位。使锁存器89置位迫使D1驱动信号高，从而使能晶体管54，如在时刻T0示出的。使能晶体管54形成电流55的低电阻路径。当最小接通时间的时间间隔终止时，电路83的输出变低，这迫使反相器85的输出高，以使锁存器86置位。当锁存器86置位时，门87对来自接收器109的TG信号变得透明。锁存器89因此可在从最小接通时间期结束持续到最小断开时间期开始的时间间隔内由输入68上的TG信号复位。来自锁存器86的高输出使门87能响应TG信号。因为这出现在TO时刻之后的某个时间，当锁存器86被置位时，TG信号已经变低。 随后在时刻T2，控制器20禁用晶体管23，以终止初级电流27。然而，因为系统10在谐振频率之下操作，电流55的谐振半周期在开关半周期结束之前结束，如电流55在时刻T2之前降低所示的。因此，电流55并不是在晶体管23被使能的整个时间流经次级绕组32。在时刻Tl ，电流55的值降低到第二值，这迫使CS1信号从第一值增加到第二值，该第二值大于返回15的值。优选地，电流55的该第二值也接近于零，其可由用于检测CS1信号的电路内的偏移电压形成。CS1信号的增加使检测器81的输出变高。来自检测器81的高输出触发电路84，以在由电路84内的定时器确定的时间间隔内迫使电路84的输出高。该时间间隔通常被设置为晶体管54的期望最小断开时间。来自电路84的高输出使锁存器89复位，并在最小断开时间的该时间间隔内保持锁存器89复位。当在电流55终止时或随后在时刻T2当晶体管23被禁用时，CS1信号可发生振荡。在该时间间隔内保持锁存器89的复位输入高，确保了在最小断开时间的时间间隔终止之前，CS1输入上的噪声不会使锁存器89置位。来自电路84的高输出也使锁存器86复位，这防止TG信号影响锁存器89或晶体管54。在电路84的时间间隔结束之后，电路84的输出变低，并允许检测器81的随后转变使锁存器89置位。然而，锁存器86保持复位，从而阻止TG信号。 随后在时刻T2，控制器20禁用晶体管23，以终止初级电流27，这使初级绕组31两端的初级电压VP降低。电流55在晶体管23被禁用时已经降低到零。增加的初级电压使CS1信号也增加。因为辅助绕组36具有对绕组31的高耦合系数，从禁用晶体管23产生的增加的VP值也在绕组36两端引起辅助电压VA。辅助电压VA使电流从端子44流动通过整流器47和电阻器51，从而使TG信号增加，如在时刻T2由曲线123示出的。TG信号的增加迫使接收器109的输出高。因为锁存器86被复位，TG信号不影响门87的输出。因此，在这些条件下，TG信号不影响锁存器89。如前所述，锁存器89可在从最小接通时间期的结束持续到最小断开时间期的开始的时间间隔内由输入68上的TG信号复位。
图4是示出在实质上是系统10的谐振频率的频率处操作的期间由系统10形成的一些信号的曲线。横坐标表示时间，而纵坐标表示所示信号的增加的值。此描述参考图1-图4。假定在时刻TO之前，同样的，控制器20使晶体管23被禁用而晶体管24被使能。在时刻T0，控制器20禁用晶体管24。储存在变压器30的磁化电感中的磁化能使CS1信号降低到小于返回15的值的一个值，并且促使电流55开始流经绕组32。增加的VP值也在绕组36两端引起辅助电压VA。辅助电压VA使TG信号增力B，如在时刻TO由曲线123示出的，如前面在图3的描述中解释的。晶体管23刚好在时刻TO之后再次被使能，如前面在图3的描述中解释的。
耦合到绕组32的能量促使电流55流动，并使在端子41处的CS1信号优选地降低 到小于返15的值的一个值。如前面对在图3的描述中解释的条件描述的，通道77的检测 器81接收CS1信号。当CS1信号降低到超过表示电流55的第一值的第一值时，CS1信号 的低值迫使检测器81的输出低，从而使能晶体管54，如前面在图3的描述中解释的。如前 所述，作为来自前面周期的结果，锁存器86保持复位，因此TG信号对锁存器89或晶体管54 没有影响。 随后在时刻T4，控制器20禁用晶体管23，以终止初级电流27。因为控制器20操 作的频率与电容器26和变压器30的泄漏电感所形成的谐振电路的谐振频率是相同的频 率，电流55实质上在晶体管23被使能的整个时间内流动。因此，电流55开始降低并大约 在晶体管23被禁用的时间变得近似于零，如在时刻T4所示的。在时刻T3，电流55的值降 低到第二阈值，这迫使CS1信号从第一值增加到第二值，这响应于CS1信号的第二值而使检 测器81的输出变高。如前面在图3的描述中解释的，来自检测器81的高输出触发电路84， 以迫使电路84的输出在最小断开时间的时间间隔内为高。来自电路84的高输出使锁存器 89复位并在该时间间隔内保持锁存器89复位。来自电路84的高输出也使锁存器86复位， 这防止TG信号影响锁存器89或晶体管54。在电路84的时间间隔结束之后，电路84的输 出变低，并允许检测器81的随后转变使锁存器89置位。然而，锁存器86保持复位，以阻止 TG信号对其有影响。 在时刻T4，控制器20禁用晶体管23，以终止初级电流27，这使初级绕组31两端的 初级电压VP增加。因为系统10在谐振频率处操作，电流55大约在晶体管23被禁用的相 同时间减去晶体管23的某个关闭延迟而降低到零，因此，时刻T3和T4被示为由该关闭延 迟分开。为了描述的清楚，放大了在T3和T4之间示出的距离。禁用晶体管23引起辅助绕 组36两端的辅助电压VA，从而使TG信号增加，如在时刻T4所示的。因为锁存器86被复 位，TG信号不影响门87的输出。因此，在这些条件下，TG信号不影响锁存器89。
图5是示出在大于系统10的谐振频率的频率处操作期间由系统10形成的一些信 号的曲线。横坐标表示时间，而纵坐标表示所示信号的增加的值。此描述参考图l-图5。 参考图5，假定在时刻TO之前，在系统10的初级侧中的控制器20使晶体管23被禁用而晶 体管24被使能。在时刻T0，控制器20禁用晶体管24并保持晶体管23为禁用的。禁用晶 体管24使初级电压VP反转并增加。如前所述，增加VP信号使TG信号变高。晶体管23在 插在晶体管23和24之间的某个死区时间之后被使能，以防止贯通电流。因为系统10在大 于谐振频率的频率处操作，变压器30和绕组32的泄漏电感引起初级和次级绕组之间的延 迟。因此，次级电压VS直到变压器30的泄漏电感被充分放电时才降低，如在时刻T5所示 的。因此，如图5所示，在TG信号形成之后，直到时刻T5， CS1信号才降低到第一值。在时 刻T5， CS1信号相对于返回15达到第一值，如前所述。检测器81检测到CS1的低电压，且 通道77使能晶体管54，如前面在图3和图4的描述中说明的。当电路83的输出变高以使 锁存器89置位并使能晶体管54时，该高输出迫使反相器85的输出低。
随后在时刻T6，控制器20禁用晶体管23。因为系统10在谐振频率之上操作，储 存在磁化电感中和泄漏电感中的与绕组31和32有关的能量足以保持电流55即使在晶体 管23被禁用之后也流动。因此，电流55的半周期在晶体管23于时刻T6被禁用时仍然是 有效的，且CS1信号仍然为低。在时刻T6禁用晶体管23形成如上文所解释的TG信号。因为锁存器86现在被置位，TG信号的增加迫使接收器109的输出高，从而迫使门87的输出 高。来自门87的高输出使锁存器89通过门88被复位，从而大约在时刻T6禁用晶体管54。 当绕组32的泄漏电感被充分放电时，CS1信号开始变高到第二值，如在时刻T7所示的。因 为锁存器89已经被复位，CS1信号对锁存器89和晶体管54没有影响。然而，当CS1信号 变低且电路84的输出响应性地变高时，该高输出使锁存器86复位，以使通道77对下一周 期做准备。因此，可看到，即使当系统10在谐振频率之上操作时，控制器60也在绕组32两 端的次级电压可反转之前关闭晶体管54。这提高了系统10的效率。 因为系统10在谐振频率之上操作，在没有通道77的情况下，电流55将在晶体管 23被禁用之后继续流动。电流55将流动到绕组31和32之间的泄漏电感被电流55放电为 止。当电流55已使泄漏电感放电时，次级电压VS的值将反转，然而，该时间过晚，使得系统 IO不能有效地操作。因为当在谐振频率之上操作时，通道77利用触发(TG)信号来禁用晶 体管54，晶体管54在它可被电流55的减小禁用之前的时间被禁用。 本领域技术人员应认识到，通道91和晶体管57配置成与通道77和晶体管54类 似地操作。 图6示出变压器30的一部分的实施方式。变压器30包括具有多个线轴的铁氧体 磁心。初级绕组31形成为缠绕在初级线轴181周围的导线。次级绕组32形成为缠绕在次 级线轴180周围的另一导线。次级绕组33也形成为缠绕在线轴180周围的另一导线。绕 组32的导线的线匝间隔开，使得绕组33的线匝位于绕组32的每个线匝之间，以便绕组交 替为32、33、32、33等。该布置对绕组31与绕组32以及对绕组31与绕组33提供期望的泄 漏电感。绕组31与绕组32和绕组31与绕组33的耦合系数小于大约0. 92。辅助绕组36 形成为缠绕在用于形成初级绕组31的导线的顶部上的到线。因为绕组31和36非常接近 地在一起，这提供了在绕组31和36之间的期望的紧密耦合。 图7简要示出串联谐振开关电源系统125的一部分的实施方式。系统125类似于 系统10，除了系统125是不使用具有泄漏电感的变压器来形成期望的松散耦合的谐振变换 器。系统125包括具有初级绕组127以及次级绕组128和129的变压器126。绕组127和 绕组128及129中的任一个之间的泄漏电感通常为磁化电感的大约2%到5%。然而，在优 选实施方式中，变压器30的泄漏电感为磁化电感的大约25%。因此，可看到，变压器30具 有高泄漏电感，而变压器126具有较低的泄漏电感。因此，系统125包括谐振电感器131，其 耦合在变压器126和由晶体管23和24形成的开关的输出之间。通常，电感器131串联地 放置在电容器26和变压器126的一个端子之间。电感器131的电感被选择成提供延迟时 间，其类似于在图1-图6的描述中解释的从变压器30的泄漏电感产生的延迟时间。系统 125也包括脉冲变压器133和电容器134，该电容器串联地耦合在变压器133和由晶体管23 和24形成的开关的输出之间。变压器133和电容器从晶体管23和24所形成的驱动信号 形成触发脉冲。由于电感器131所引起的延迟时间，系统125所形成的触发信号表示在晶 体管23和24之间的公共节点处的电压的反转。镇流电阻器135连接在变压器133的初级 测两端，以便抑制寄生电容并提供来自变压器133的退磁电流的电流路径。
图8简要示出串联谐振开关电源系统140的一部分的实施方式。系统140类似于 系统125，除了系统140用磁耦合到电感器131的辅助绕组144代替变压器133和电阻器 135。辅助绕组144用于感测由初级侧开关电源控制器20所形成的驱动信号，并从晶体管23和24所形成的驱动信号响应性地形成触发脉冲。使用辅助绕组144便于使用谐振电感 器131来帮助形成触发脉冲，而不使用另一外部变压器例如脉冲变压器133，从而减少系统 140的成本。 鉴于上述全部内容，显然公开的是一种新颖的器件和方法。连同其它特征包括的 是形成一种电路，其在次级侧电流减小到低值或实质上零值之前或在次级侧电压反转极性 之前，禁用次级侧同步整流器。还包括的是形成表示反转极性的初级侧电压的触发信号，以 及当系统在大于系统的谐振频率的频率处操作时使用该触发信号来禁用次级侧同步整流 晶体管54和57。所包括的是一种串联谐振开关电源控制电路，其包括
第一输入，其配置成接收第一感测信号，该第一感测信号表示通过串联谐振开关 电源控制系统的变压器的次级绕组的次级电流，其中串联谐振开关电源控制系统具有一谐 振频率； 第二输入，其配置成接收触发信号，该触发信号表示变压器的初级绕组两端的初 级电压的反转； 输出，其配置成形成开关驱动信号，该开关驱动信号用于操作耦合到次级绕组的 第一开关； 第一电路，其配置成响应于次级电流从第一值增加到第二值而使能第一开关；以 及 对于不大于谐振频率的开关电源控制系统的工作频率，该第一电路配置成响应于 次级电流从第二值降低到第一值而禁用第一开关，以及对于大于谐振频率的开关电源控制 系统的工作频率，该第一电路配置成响应于触发信号且不响应于次级电流从第二值降低来 禁用第一开关。 此外，第一电路可包括第一控制通道，其配置成，如果第一感测信号在第一控制通 道接收到第一感测信号之前被接收到，则禁止触发信号使开关驱动信号变反(negate)。进 一步地，第一控制通道也可配置成，如果触发信号在第一控制通道接收到第一感测信号之 前被接收到，则使开关驱动信号变反。 一存储元件可配置成存储接收第一感测信号的确证 状态(asserted state)的状态，且其中第一控制通道配置成使用所存储的状态来禁止触发 信号使开关驱动信号变反。该存储元件可为锁存器。第一控制通道可配置成，在第一感测 信号被变反之后的第一时间间隔清除该存储元件的存储的状态。第一控制通道可配置成， 响应于接收到第一感测信号的变反状态而形成开关驱动的最小断开时间，并在最小断开时 间内维持开关驱动信号变反，且其中第一时间间隔实质上与最小断开时间相同。
虽然用特定的优选实施方式描述了本发明的主题，但显然对半导体领域的技术人 员来说，许多替换和变化是明显的。为了说明的清楚，解释了控制器60的示例性实施方式 的操作，然而，其它实施方式将提供类似的操作，只要当系统在大于谐振频率的频率处操作 时，此实现在次级电压的反转之前禁用晶体管54。此外，为描述清楚而始终使用"连接"这 个词，但是，其被规定为与词"耦合"具有相同的含义。相应地，"连接"应被解释为包括直接 连接或间接连接。
权利要求
一种串联谐振开关电源控制电路，包括第一输入，其配置成接收第一感测信号，所述第一感测信号表示通过一串联谐振开关电源控制系统的变压器的次级绕组的次级电流，其中所述串联谐振开关电源控制系统具有谐振频率；第二输入，其配置成接收触发信号，所述触发信号表示所述变压器的初级绕组两端的初级电压的反转；输出，其配置成形成开关驱动信号，所述开关驱动信号用于操作耦合到所述次级绕组的第一开关；第一电路，其配置成响应于所述次级电流从第一值增加到第二值而使能所述第一开关；以及对于所述开关电源控制系统的工作频率不大于所述谐振频率，所述第一电路配置成响应于所述次级电流从所述第二值降低到所述第一值而禁用所述第一开关，以及对于所述开关电源控制系统的工作频率大于所述谐振频率，所述第一电路配置成响应于所述触发信号且不响应于所述次级电流从所述第二值降低来禁用所述第一开关。
2. 如权利要求1所述的串联谐振开关电源控制电路，其中所述第一电路包括第一控制 通道，所述第一控制通道配置成如果所述第一感测信号在所述第一控制通道接收到所述第 一感测信号之前被接收到，则禁止所述触发信号使所述开关驱动信号变反。
3. 如权利要求2所述的串联谐振开关电源控制电路，其中所述第一控制通道也配置成 如果所述触发信号在所述第一控制通道接收到所述第一感测信号之前被接收到，则使所述 开关驱动信号变反。
4. 如权利要求3所述的串联谐振开关电源控制电路，其中所述第一控制通道包括存储 元件，所述存储元件配置成存储接收所述第一感测信号的确证状态的状态，且其中所述第 一控制通道配置成使用所存储的状态来禁止所述触发信号使所述开关驱动信号变反。
5. —种操作串联谐振开关电源系统的方法，包括如下步骤响应于通过一次级绕组的次级电流从第一值增加到第二值而使能耦合到所述串联谐 振开关电源系统的次级侧的同步整流器开关，其中所述次级绕组是所述串联谐振开关电源 系统的变压器的次级绕组；对于所述串联谐振开关电源系统的工作频率不大于所述串联谐振开关电源系统的谐 振频率，响应于通过所述次级绕组的所述次级电流从所述第二值降低而禁用所述同步整流 器开关；以及对于所述串联谐振开关电源系统的工作频率大于所述谐振频率，响应于在初级绕组两 端的初级电压反转极性而禁用所述同步整流器开关，其中所述初级绕组是所述变压器的初 级侧绕组。
6. 如权利要求5所述的方法，其中响应于所述次级电流而禁用所述同步整流器开关的 所述步骤包括耦合控制电路以接收表示所述次级电流的感测信号；将所述控制电路配置 为响应于所述次级电流从所述第一值增加而确证开关驱动信号来使能所述同步整流器开 关；以及将所述控制电路配置为响应于所述次级电流从所述第二值降低而使所述开关驱动 信号变反来禁用所述同步整流器开关。
7. 如权利要求6所述的方法，其中响应于所述初级电压而禁用所述同步整流器开关的所述步骤包括耦合所述控制电路以接收表示所述初级电压的反转的触发信号；以及将所 述控制电路配置为响应于所述触发信号而使所述开关驱动信号变反来禁用所述同步整流 器开关。
8. —种形成串联谐振开关电源控制系统的方法，包括如下步骤 提供变压器；将电容器耦合到所述变压器，以形成所述串联谐振开关电源控制系统的谐振频率； 可操作地耦合初级侧控制器，以在第一频率处使所述变压器的初级绕组两端的初级电 压反转；将第一开关耦合到所述变压器的次级绕组；配置第一电路以响应于通过所述次级绕组的次级电流从第一值增加到第二值而使能 所述第一开关；以及响应于所述第一频率不大于所述谐振频率，将所述第一电路配置为响应于所述次级电 流从所述第二值降低而禁用所述第一开关，以及，响应于所述第一频率大于所述谐振频率， 将所述第一电路配置为响应于所述初级电压反转极性且不响应于所述次级电流从所述第 二值降低而禁用所述第一开关。
9. 如权利要求8所述的方法，其中将所述第一电路配置为响应于所述次级电流从所述 第二值降低而禁用所述第一开关的所述步骤包括配置所述第一电路以接收表示所述次级 电流的感测信号并接收表示所述初级电压反转极性的触发信号；以及将所述第一电路配置 为响应于所述第一频率不大于所述谐振频率而禁止所述触发信号使所述开关驱动信号变 反。
10. 如权利要求8所述的方法，进一步包括将谐振电感器与所述电容器串联耦合，以 接收来自所述初级侧控制器的初级开关信号，以及将辅助绕组与所述谐振电感器耦合，其 中所述辅助绕组形成表示所述初级开关信号的信号。
全文摘要
形成串联谐振开关电源控制电路的方法及其结构。在一个实施方式中，串联谐振开关电源控制系统的控制电路配置成响应于在系统的初级侧绕组两端的电压的极性反转而禁止该系统的次级侧的功率开关。
文档编号H02M7/217GK101741256SQ20091020920
公开日2010年6月16日 申请日期2009年11月2日 优先权日2008年11月11日
发明者R·司杜勒 申请人:半导体元件工业有限责任公司