专利名称：开关元件的驱动方法和电源装置的制作方法
技术领域：
本发明涉及开关元件的驱动方法和电源装置，尤其涉及用于电子设备等的同步整 流电路中的芯片的小型化。
背景技术：
以往，作为用于电子设备等的电源装置，已知有图13所示的电源装置。图13所示的电源装置中，包括有源元件62的开关部52根据从控制部M的驱动 部70输出的控制信号，对从直流输入电源60输入到包括输入电容61的输入部51的直流 功率进行切换，从包括续流二极管(FWD:Free Wheeling Diode)63和输出滤波器55的输出 部53向负载66供给功率。另外，由检测部67检测向负载66输出的电压和电流，由比较运算部69对该检测 值和设定部68所设定的负载66的控制目标值进行比较，基于比较结果的控制信号从驱动 部70被输出至开关部52。通过这样进行控制，使得对负载供给的功率与控制目标值一致。图14示出这样的电源装置的具体电路结构。如图14所示，开关部52包括有源元件(例如晶体管或MOSFET等)62。输出部53 包括续流二极管63、由扼流圈64和平滑电容65构成的输出滤波器。控制部M包括比较运 算部69、设定部68、驱动部70。并且，控制部M包括未图示的振荡电路，将脉冲信号从驱动部70输出至有源元件 62。由此，对有源元件62施加的来自直流输入电源60的直流电压Vin被切换。当有源元件62导通时，直流功率被充入扼流圈64和平滑电容65并且供给至负载 66。当有源元件62截止时，被充入扼流圈64和平滑电容65的能量经由续流二极管63供 给至负载66。此时，控制部M中，比较运算部69对检测部67检测出的输出电压Vo进行监视， 并将其与设定部68所设定的控制目标值进行比较，基于比较结果的控制信号从驱动部70 被输出至开关部52。由此，对有源元件62进行导通截止控制，使得对负载66供给的功率与 控制目标值一致。此时的输出电压Vo用以下的(1)式表示。Vo = VINX (Τ0Ν/Τ)... (1)其中，VIN表示直流输入电源60，T表示从驱动部70输出的脉冲信号的周期，TON 表示周期T中有源元件62导通的时间。S卩，Τ0Ν/Τ表示占空比。在输出部53中的换向侧，如图14所示，通常使用作为无源元件的二极管，但续流 二极管63具有图15所示的电流-电压特性，当电流达到某预定值以上时，正向电压为饱和 状态。在高速二极管的情况下，该饱和电压是0. 9V 1. 3V，在肖特基二极管的情况下， 该饱和电压是0. 45V 0. 55V左右。这样存在如下问题，即由于续流二极管63的正向电压 达到饱和而产生功率损耗，使电源转换效率恶化。还存在如下问题，即由于功率损耗大使元件的结温度上升，因此越使输出电流增大，越需要续流二极管较多地O个或3个等)并联连接续流二极管63，分散每1个元件的 功率损耗，抑制结温度。为了解决该问题，以往已知有如图16所示的在换向侧使用M0SFET3的同步整流方 式的电源装置。该电源装置利用如下特性，即如图17所示，相对于二极管的电流-电压特性为非 线性，MOSFET的电流-电压特性因栅极电压而为线性，电压降比二极管的情况小。图16所示的电源装置包括开关用的高侧功率M0SFET2，从控制电路8向该 M0SFET2的栅极端子输入控制信号。M0SFET2为导通状态时，输入功率通过扼流圈4被充入 平滑电容5，并且供给至负载6。接着，在M0SFET2为非导通状态下，扼流圈4中积蓄的磁能量被放出，换向电流经 由平滑电容5和负载6而流过检测电阻7、寄生二极管3A。此时，由检测电阻7产生电压降，由比较器80将该电压降作为检测电压与从基准 电压电源82输出的基准电压Vref进行比较。并且，当检测电压比基准电压高时，比较器80 输出高电平，通过驱动电路81使M0SFET3导通。该电源电路的转换效率(输出电压/输入电压)η如图18所示，随输出电流Io 的增加而降低。这是因为，下述⑵式所表示的MOS-FET的功率损耗PFET在导通电阻Ron 恒定的情况下，与漏极电流ID的平方成正比地增加。PFET = RonXID2 = (RonXID) X ID. . . (2)为了解决该问题，日本实开平6-44396号公报(专利文献1)中提出将MOSFET并 联连接使导通电阻为1/2的技术。但是，在这样的电源装置中存在如下问题，由于始终同时驱动2个M0SFET，所以驱 动功率也需要2倍，虽然能够改善重负载时(=输出电流Io大的区域)的效率，但是轻负 载时(=输出电流Io小的区域)的损耗却相对增加、效率降低。为了解决该问题，日本特开2006-211760号公报(专利文献2)中，提出根据输出 电流来改变并联连接的MOSFET中导通的数量的技术。该技术根据输出电流至少选择1个MOSFET来驱动。例如，在多个开关元件全部具 有相同特性、也就是使流过的电流大小相同的情况下，当输出电流减小时、即轻负载时驱动 1个开关元件，随输出电流增大即成为重负载而增加驱动的开关元件。轻负载时仅驱动1个开关元件，由此能够防止无用的驱动功率的消耗，重负载时 驱动多个开关元件，由此能够减小开关元件的导通损耗。因此，从轻负载时过渡到重负载 时，能够提高电源效率。专利文献1日本实开平6-44396号公报专利文献2日本特开2006-211760号公报专利文献3日本特开2009-75957号公报与巨 禾U ^； ■ 1 H. Takaya et al. ,"Current-sensing powerMOSFETs with excellent temperature characteristics,，，in Proc.IEEEISPSD' 09, June 2009, pp. 73-76.
发明内容
但是，专利文献2中并没有记载输出电流的检测装置。已知作为输出电流的检测 装置一般为以下3种。(1)分流电阻；⑵MOSFET的漏极与源极间的电压；(3)检测M0SFET。(1)分流电阻虽然电流的检测精度高，但存在电阻产生的导通损耗大的问题。而⑵MOSFET的漏极与源极间的电压是检测MOSFET的漏极与源极间的电压从而 计算漏极电流的方法，虽然不产生损耗，但存在检测精度低的问题。检测精度低的理由是， 功率MOSFET的导通电阻低至数πιΩ，当输出电流为IA左右时，轻负载时的漏极与源极间的 电压降低至数mV。与上述2种方法不同，(3)检测MOSFET已知是能够兼顾低损耗和高精度的 方法。作为关于检测MOSFET的文献，有例如日本特开2009-75957号公报(专利文献 3),禾口 记载于 H. Takaya et al. , “Current-sensing power MOSFETs with excellent temperaturecharacteristics, " in Proc. IEEE ISPSD' 09, June 2009，pp. 73—76.(非专利 文献1)中的技术。图19示出将功率MOSFET设为2并联、并对各功率MOSFET安装用于检测输出电流 的检测MOSFET的框图的例子。功率MOSFET部21包括始终工作的主M0S22和轻负载时停止工作的副M0S23。主 M0S22由第一栅极M驱动，副M0S23由第二栅极洸驱动。主M0S22中安装第一检测M0S25，副M0S23中安装第二检测M0S91。第一检测MOS 和第二检测MOS的电流被电流检测电路32、92转换为电压(vl，v2)。电压(vl，v2)分别是 与主M0S22和副M0S23的漏极电流Id成正比的值。电流检测电路(32，92)的输出电压(vl，v2)被加法器93进行加法运算(vl+v2)， 并由比较器94将其与基准电压Vref进行比较，由栅极电压控制电路34选择“使主M0S22 和副M0S23双方工作”或“仅使主M0S22工作”，驱动功率MOSFET部21。这样，以往在将功率MOSFET设为2并联时，为了检测全部输出电流从而进行控制， 对主M0S22和副M0S23双方设置第一检测M0S25和第二检测M0S91。但是，这样的技术存在以下2个问题。(a)功率MOSFET部21中有2个检测M0S，因此功率MOSFET的芯片尺寸大。(b)控制部31中有2个电流检测电路，因此控制IC的芯片尺寸大。当功率MOSFET和控制IC的芯片尺寸大时，则导致电源装置的大型化和成本的增加。因此，本发明的目的在于提供一种开关元件的驱动方法，在并联连接的功率 MOSFET中使轻负载时工作的功率MOSFET的数量减少的驱动方法中不使成本增加而高精度 地检测电流。本发明的上述和其他目的和新特征，通过本说明书的描述和付图而得以明确。本申请公开的发明中代表性的技术的概要简单说明如下。即，代表性的技术的概要为，第二开关元件由并联连接的2个以上的晶体管构成， 利用检测晶体管来检测与第二开关元件的负载对应的信息从而将其输出至控制部，上述检 测晶体管与第二开关元件设置在相同的半导体基板上，上述检测晶体管的数量比第二开关 元件的晶体管的并联数少，利用控制部根据检测晶体管检测出的信息进行控制，使得第二开关元件的负载越轻，截止状态的晶体管的数量越多。本申请公开的发明中代表性的技术所取得的效果简单说明如下。S卩，代表性的技术的所取得的效果为，将功率MOSFET并联连接，在电源的输出电 流减少的情况下，当消减工作的功率MOSFET的并联数地进行功率MOSFET的驱动时，仅对主 MOS安装电流检测用的检测M0S，由此能够高精度地检测电流，而不使功率MOSFET和控制电 路的IC芯片尺寸增加。
图1是表示本发明实施方式1的电源装置的主要结构的框图。图2是表示本发明实施方式1的电源装置工作时的输出电流波形的图。图3是表示本发明实施方式1的电源装置工作时的磁滞比较器的输入和输出的 图。图4是表示本发明实施方式1的电源装置工作时的输出电流与损耗的关系的图。图5是表示本发明实施方式1的电源装置工作时的输出电流与损耗的关系的图。图6是表示本发明实施方式1的电源装置的电路结构的电路结构图。图7是表示本发明实施方式2的电源装置的电路结构的电路结构图。图8是用于说明本发明实施方式2的将电源装置的主MOS与副MOS的面积比取为 1 4时的损耗的说明图。图9是表示本发明实施方式3的电源装置的主要结构的框图。图10是表示本发明实施方式3的电源装置工作时的输出电流波形的图。图11是表示本发明实施方式3的电源装置工作时的MOSFET数与比较器基准电压 的关系的图。图12是表示本发明实施方式4的电源装置的主要结构的框图。图13是现有的电源装置的概略结构图。图14是现有的电源装置的电路结构图。图15是表示二极管的电流-电压特性的图。图16是现有的电源装置的电路结构图。图17是表示MOSFET的电流-电压特性的图。图18是表示现有的电源装置的输出电流与转换效率的关系的图。图19是表示现有的电源装置的结构的框图。符号说明1. · ·直流输入电源，2. · ·高侧功率 M0SFET，3. . . MOSFET,4,64...扼流圈，5、65...平滑电容，6、66...处理器等负载，7...检测电阻，8...控制电路，21...功率 MOSFET 部，22. . . ± M0S,23,41. · ·副 M0S, 24. · ·第一栅极，25. · ·检测 M0S, 26. · ·第二栅极，31...控制部，32、92...电流检测电路，33...磁滞比较器，34...栅极电压控制电路，42...第3栅极，51...输入部，52...开关部，53...输出部，54...控制部，55...输出滤波器，60...直流输入电源，61...输入电容，62...有源元件，63...续流二极管，67...检测部，
68...设定部，69...比较运算部，70...驱动部，80...比较器，81...驱动电路，82...基准电压电源，86...第一比较器，87,89. · ·基准电压设定电路，88. · ·第二比较器，91. · ·第二检测M0S，93. · ·加法器，111. . . ADC, 112...数字控制电路，113. . . DAC0
具体实施例方式以下，基于附图详细说明本发明的实施方式。并且，在用于说明实施方式的所有图 中，原则上对同一部件赋予同一符号，并省略其反复说明。(实施方式1)用图1说明本发明实施方式1的电源装置的主要结构。图1是表示本发明实施方 式1的电源装置的主要结构的框图，仅示出低侧功率MOSFET周边。图1中，作为电源装置的低侧功率MOSFET周边的结构，包括开关元件即低侧功率 MOSFET部21、控制部31。功率MOSFET 21包括始终工作的主M0S22和轻负载时停止工作的副M0S23。主 M0S22通过第一栅极M被驱动，副M0S23通过第二栅极沈被驱动，检测M0S25仅安装在主 M0S22 中。控制部31包括电流检测电路32、磁滞比较器33和栅极电压控制电路34。本实施方式与图19所示的现有技术相比，检测MOSFET和电流检测电路的数量少， 因此功率MOSFET和控制部的IC芯片尺寸变小，能够高精度地检测电流而不使成本增加。接着，用图2 图5说明本发明实施方式1的电源装置的工作。图2是表示本发 明实施方式1的电源装置工作时的输出电流波形的图，图3是表示本发明实施方式1的电 源装置工作时的磁滞比较器的输入和输出的图，图4和图5是表示本发明实施方式1的电 源装置工作时的输出电流与损耗的关系的图。如图2所示，本实施方式中，通过主M0S22中安装的检测M0S25，在电源的输出电流 Iout变化时，切换2并联连接的功率MOSFET (22，23)的并联数。在此，主M0S22与副M0S23 的面积相等。图2的(1)区域O并联工作区域)中，输出电流均勻地流入主M0S22和副M0S23 双方。图2的(1)区域中，输出电流随时间而降低，在时间Tl从2并联切换为1并联。设 此时的主M0S22的漏极电流为“阈值电流II”。(2)区域为以1并联的方式工作，在时间T2从1并联切换为2并联。设此时的主 M0S22的漏极电流为“阈值电流12”，则12 > II。“从2并联切换为1并联”和“从1并联 切换为2并联”的情况下，主M0S22的漏极电流的阈值不同，因此利用磁滞比较器33来与2 个电流阈值(II和12)对应。本实施方式中，说明了采用磁滞比较器33的例子，但不限于此，只要是能够检测 从2并联切换为1并联时的主M0S22的漏极电流的阈值电流II、和从1并联切换为2并联 时的主M0S22的漏极电流的阈值电流12，并切换输出信号的电路等，也可以采用其他比较
嬰坐
-V^r ^t ο如图3所示，对于磁滞比较器33而言，相对于与主M0S22的漏极电流成正比的输 入电压vin，将1并联的输出和2并联的输出作为输出电压vout来输出。另外，图3的箭头
7示出时间序列的变化。图3的(1)、0)、(3)与图2的编号相当。实线表示以2并联方式工作的范围，虚 线表示以1并联方式工作的范围。磁滞比较器33的输入vin从以2并联方式工作的(1)开始伴随输出电流的减少 而减少，在时间Tl达到从2并联切换为1并联的阈值，转为以1并联方式工作。此后，在⑵区域，输出电流增加，在时间T2达到从1并联切换为2并联的阈值， 转为2并联，其以上的输出电流为(3)区域。在此，对始终以1并联方式工作时和始终以2并联方式工作时的损耗进行说明。图4所示的图中，实线表示始终以1并联方式工作的情况，虚线表示始终以2并联 方式工作的情况。图4中，在输出电流为5A以上的区域，以2并联方式工作的损耗低，在5A以下的 区域，1并联的损耗低。图5是将图4的6A以下的范围放大的图，可知在5A以下1并联的 损耗低。由以上可知，通过在输出电流为5A以下的范围内以1并联方式工作而在5A以上 的范围内以2并联方式工作，能够在大的电流范围内达到低损耗(=高效率)。接着，利用图6说明本发明实施方式1的电源装置的电路结构。图6是表示本发 明实施方式1的电源装置的电路结构的电路结构图。图6中，电源电路包括直流输入电源1、开关元件即高侧功率M0SFET2、低侧功率 MOSFET (22,23),检测M0S25、扼流圈4、平滑电容5、处理器等负载6、控制电路8以及驱动部 70。检测M0S25中设置有用于通过检测M0S25来检测电流的例如检测用电阻等，从检 测用电阻等向电流检测电路32输出电流信息。不限于检测用电阻，只要是能够通过检测 M0S25来检测电流的元件即可。图6中，电流检测电路32、控制电路8、驱动部70与图1所示的控制部31相当。另外，高侧功率M0SFET2是1并联，而低侧功率MOSFET是2并联，由始终工作的主 M0S22和轻负载时停止工作的副M0S23构成。另外，主M0S22与副M0S23的面积比为1 1。以下说明与高侧MOSFET相比将低侧MOSFET设为2并联时的损耗降低效果大的理在对高性能处理器等消耗较大电流的LSI供给功率的电源中，使用图6所示的非 绝缘型DC/DC转换器。服务器和台式计算机等的输入电压Vinl为12V，作为负载6的LSI 的工作电压为IV左右，因此高侧功率M0SFET2的占空比、即高侧功率M0SFET2中流过电流 的期间为整个周期的10%以下。与此相对，低侧功率MOSFET 02，23)中流过电流的期间为整个周期的90 %以上， 因此，与高侧功率M0SFET2相比，低侧功率MOSFET (22，23)的导通损耗大。由此，对低侧功率MOSFET (22, 23)采用芯片尺寸比高侧功率M0SFET2大的元件，或 者使用并联连接的结构。因此，低侧功率MOSFET (22，23)的驱动损耗变大，轻负载时减少并 联连接的低侧功率MOSFET (22，23)中工作的MOSFET的数量，由此驱动损耗的降低效果大。本实施方式中，主M0S22与副M0S23的面积比取为1 1，但也可以使除检测M0S25 以外的主M0S22与副M0S23的面积比为1 1。
(实施方式2)实施方式2为将实施方式1中的2并联连接的低侧功率MOSFET的主M0S22与副 M0S23的面积比取为1 4的实施方式。利用图7说明本发明实施方式2的电源装置的电路结构。图7是表示本发明实施 方式2的电源装置的电路结构的电路结构图。图7中，与图6所示的实施方式1的不同点在于，将2并联连接的低侧功率MOSFET 的主M0S22与副M0S23的面积比取为1 4。主M0S22与副M0S23的面积的合计值与图6所示的实施方式1相等。通过将主 M0S22的面积减小，其驱动损耗减小，输出电流大幅减小时的损耗降低。接着，利用图8说明将本发明实施方式2的电源装置的主MOS与副MOS的面积比 取为1 4时的损耗。图8是用于说明将本发明实施方式2的电源装置的主MOS与副MOS 的面积比取为1 4时的损耗的说明图，是在图5所示的实施方式1的输出电流与损耗的 图中追加了主MOS与副MOS的面积比取1 4的结果的图。图8中，面积比为1 4的曲线由空心〇表示。可知与实施方式1的面积比为 1 1的曲线在输出电流2A处交叉，本实施方式中，在2A以下的区域损耗小。面积比为1 4的损耗随输出电流的增加而急剧增加的原因是与驱动损耗相比， 导通损耗起支配作用。 通过以上说明，本实施方式中，2并联连接的功率MOSFET中使主M0S22的面积比副 M0S23的面积小，由此与实施方式1的面积相同的情况相比，能够在更小的输出电流下降低 损耗。本实施方式中，使主M0S22的面积比副M0S23的面积小，这是利用“M0S的面积大 —输入电容(栅极电容)大一驱动损耗大”这样的关系，通过减小主MOS的面积来使得驱动 损耗降低，但只要能使主MOS的输入电容比副MOS的输入电容小即可，可以采取任何结构。本实施方式中，将主M0S22与副M0S23的面积比取为1 4，但也可以将除检测 M0S25以外的主M0S22与副M0S23的面积比取为1 4。(实施方式3)实施方式3是将实施方式1中的副MOS设为2个的实施方式。利用图9说明本发明实施方式3的电源装置的主要结构。图9是表示本发明实施 方式3的电源装置的主要结构的框图，仅示出低侧功率MOSFET周边。图9与图1所示的实施方式1的不同点在于，追加了由第3栅极42驱动并在轻负 载时停止工作的副M0S41，功率MOSFET为3并联连接，副MOS (23,41)有2个，具有第一比较 器86和第二比较器88，还具有用于设定第一比较器86和第二比较器88的基准电压Vref 的基准电压设定电路(87，89)，其他结构与图1所示的实施方式1相同。在此，第一比较器86判断功率MOSFET的并联数减少时的主M0S22的漏极电流，第 二比较器88判断功率MOSFET的并联数增加时的主M0S22的漏极电流。第一比较器86和第二比较器88的基准电压Vref由并联连接的功率MOSFET中正 在工作的数量来决定，因此，将工作中的功率MOSFET的并联数量的信息从栅极电压控制电 路34发送到基准电压Vref的基准电压设定电路(87，89)。接着，利用图10和图11说明本发明实施方式3的电源装置的工作。图10是表示本发明实施方式3的电源装置工作时的输出电流波形的图。图11是表示本发明实施方式 3的电源装置工作时的MOSFET数与比较器基准电压的关系的图。如图10所示，本实施方式中，利用主M0S22上安装的检测M0S25，在电源的输出电 流Iout变化时，切换3并联连接的功率M0SFET22、23、41的并联数。最初3并联连接的功率MOSFET全部工作，在时间Tl，主M0S22的漏极电流Id达到 阈值II，从3并联转为2并联，副MOS (2) 41停止工作。在时间T2，主M0S22的漏极电流Id达到阈值12，从2并联转为1并联，副MOS⑴23 停止工作。在时间T3，主M0S22的漏极电流Id达到阈值13，从1并联转为2并联，副 MOS (1)23开始工作。在时间T4，主M0S22的漏极电流Id达到阈值14，从2并联转为3并联，副MOS⑵41 开始工作。漏极电流的阈值(II，12，13，14)存在14 > II、13 > 12的关系。本实施方式中，为了用第一比较器86和第二比较器88处理漏极电流的阈值(I 1， 12，13，14)，如图11所示那样变更第一比较器86和第二比较器88的基准电压Vref。工作中的功率MOSFET的数量为2时，从基准电压设定电路87向第一比较器86发 送并联数减为1个的基准电压V2。基准电压V2与图10所示的主M0S22的电流阈值12对 应。另外，从基准电压设定电路89向第二比较器88发送并联数增至3个的基准电压V4，基 准电压V4与图10所示的主M0S22的电流阈值14对应。电流检测电路32的输出vl达到基准电压V2时，从2并联转为1并联，输出vl达 到V4时，从2并联转为3并联。另外，工作中的功率MOSFET的数量为1时，第一比较器86无效不工作。而从基准 电压设定电路89向第二比较器88发送并联数增至2的基准电压V3，基准电压V3与图10 所示的主M0S22的电流阈值13对应。电流检测电路32的输出vl达到基准电压V3时，从 1并联转为2并联。另外，工作中的功率MOSFET的数量为3时，第二比较器88无效不工作。而从基准 电压设定电路87向第一比较器86发送并联数减至2的基准电压VI，基准电压Vl与图10 所示的主M0S22的电流阈值Il对应。电流检测电路32的输出vl达到基准电压Vl时，从 3并联转为2并联。这样，根据本实施方式，根据输出电流在3个等级上切换功率MOSFET的并联数，由 此，与实施方式1相比能够在大的电流范围内降低损耗。(实施方式4)实施方式4是将实施方式1中的电流检测电路32的输出转换为数字信号并通过 数字控制电路来进行运算的实施方式。利用图12说明本发明实施方式4的电源装置的主要结构。图12是表示本发明实 施方式4的电源装置的主要结构的框图，仅示出低侧功率MOSFET周边。图12与图1所示的实施方式1的不同点在于，控制部31中用模拟数字转换器 (ADC) 111将电流检测电路32的输出电压vl转换为数字信号，通过数字控制电路112进行 运算，然后经由数字-模拟转换器(DAC) 113将运算结果输出至栅极电压控制电路34，其他 结构与图1所示的实施方式1相同。通过采用数字控制电路112，与实施方式1 3那样的采用比较器的模拟电路相比，电路结构被简化。例如，在功率MOSFET的并联数为5，且全部工作时，检测主M0S22的漏极电流并将 其放大5倍，则成为电源的输出电流。另外，在功率MOSFET的并联数为5，其中3个工作时， 检测主MOS的漏极电流并将其放大3倍，则成为电源的输出电流，因此，能够不变更控制部 31的电路结构而应对不同并联数与不同工作数。在实施方式1 4中，说明了将功率MOSFET的并联数取为2个或3个的情况，但 显然并联数为4个以上也具有轻负载时的损耗降低而不导致电源装置的大型化和高成本 化的效果。另外，在实施方式1 4中，记载了将并联连接的功率MOSFET适用于非绝缘型DC/ DC转换器的低侧的情况，但显然适用于高侧MOSFET的情况也具有轻负载时的损耗降低而 不导致电源装置的大型化和高成本化的效果。另外，在实施方式1 4中，以仅对主M0S22这1个设置检测M0S25的例子进行了 说明，但在功率MOSFET的并联数为3以上时，也可以对主M0S22和副MOS的一部分设置数 量比功率MOSFET的并联数少的检测M0S。以上，基于实施方式具体说明了本发明人进行的发明，但本发明不限于上述实施 方式，显然在不脱离其主旨的范围内可以进行种种变更。工业上的可利用性本发明能用于电源装置，尤其能广泛应用于具有电子设备等中使用的同步整流电 路的电源装置。
权利要求
1.一种电源装置中的开关元件的驱动方法，该电源装置利用控制部对串联连接在电压 输入端子与基准电位端子之间的第一开关元件和第二开关元件互补地进行通断控制，使电 流流向连接在上述第一开关元件和上述第二开关元件的连接节点上的电感元件而输出将 施加在电压输入端子上的电压转换后的电压，所述开关元件的驱动方法的特征在于上述第二开关元件由并联连接的2个以上的晶体管构成，利用检测晶体管来检测与上 述第二开关元件的负载对应的信息并将其输出至上述控制部，上述检测晶体管与上述第二 开关元件设置在相同的半导体基板上，上述检测晶体管的数量比上述第二开关元件的上述 晶体管的并联数少；由上述控制部根据上述检测晶体管检测出的信息来进行控制，以使上述第二开关元件 的负载越轻则截止状态的晶体管的数量越多。
2.根据权利要求1所述的开关元件的驱动方法，其特征在于利用设置在上述控制部内并与上述检测晶体管相连接的电流检测电路，将来自上述检 测晶体管的负载所对应的信息转换为电压。
3.根据权利要求2所述的开关元件的驱动方法，其特征在于利用设置在上述控制部内并与上述电流检测电路相连接的比较器，根据2个阈值来输 出用于对上述晶体管进行导通截止控制的信号。
4.根据权利要求1所述的开关元件的驱动方法，其特征在于上述第二开关元件的并联连接的2个以上的晶体管中的至少1个是输入电容不同的晶 体管。
5.根据权利要求2所述的开关元件的驱动方法，其特征在于利用设置在上述控制部内并与上述电流检测电路连接的2个以上的比较器，输出用于 对上述晶体管进行导通截止控制的信号，并使用于决定上述2个以上的比较器的阈值的基 准值根据上述第二开关元件的导通状态的晶体管的数量而变化。
6.根据权利要求2所述的开关元件的驱动方法，其特征在于利用设置在上述控制部内并与上述电流检测电路连接的模拟数字转换器，将来自上述 电流检测电路的输出转换为数字信号，利用从上述模拟数字转换器输入数字信号的数字控制电路，根据上述数字信号来输出 用于对上述晶体管进行导通截止控制的信号。
7.一种电源装置，其特征在于，包括串联连接在电压输入端子与基准电位端子之间的第一开关元件和第二开关元件，其中 上述第二开关元件由并联连接的2个以上的晶体管构成；检测晶体管，其与上述第二开关元件设置在相同的半导体基板上，用于检测与上述第 二开关元件的负载对应的信息，其数量比上述晶体管的并联数少；以及控制部，对上述第一开关元件和上述第二开关元件互补地进行通断控制，使电流流向 连接在上述第一开关元件和上述第二开关元件的连接节点上的电感元件而输出将施加在 电压输入端子上的电压转换后的电压，并根据上述检测晶体管检测出的信息进行控制，以 使上述第二开关元件的负载越轻则截止状态的晶体管的数量越多。
全文摘要
本发明提供一种电源装置中的开关元件的驱动方法。电源装置包括低侧功率MOSFET部(21)内并联连接的主MOS(22)和副MOS(23)；与低侧功率MOSFET部(21)设置在相同的半导体基板上，数量比低侧功率MOSFET部(21)内的并联数少，并检测与低侧功率MOSFET部(21)的负载对应的信息的检测MOS(25)；以及根据检测MOS25检测出的信息来驱动主MOS(22)和副MOS(23)的控制部。在使并联连接的功率MOSFET中轻负载时工作的功率MOSFET的数量减少的控制方法中，能不使成本增加而高精度地检测电流。
文档编号H02M3/155GK102064693SQ20101055220
公开日2011年5月18日 申请日期2010年11月17日 优先权日2009年11月18日
发明者增永昌弘, 桥本贵之 申请人:瑞萨电子株式会社