专利名称：单电源电路和多电源电路的制作方法
技术领域：
本发明涉及集成电路技术领域，特别涉及一种单电源电路和多电源电路。
背景技术：
集成电路在制造、装配、测试或最终的应用中，很容易遭受到破坏性静电放电 (ESD)，使得集成电路受到静电的损伤。因此通常在集成电路中，会形成ESD保护电路，即在输入/输出焊垫(I/O pad)耦接有可以将I/O pad上的静电释放的放电单元，从而减小静电对集成电路带来的损伤。在目前的CMOS工艺下，最常用的ESD保护电路结构通常基于栅接地匪OS (Gate-ground 匪OS，GGNM0S)。图1为现有的单管结构GGNMOS的电路示意图，而图2为单管结构GGNMOS的半导体结构图。首先如图2所示，所述单管结构GGNMOS包括P型衬底10 ；位于衬底10表面的栅极 21 ；分别位于栅极21两侧衬底内、掺杂类型为N型的源极22以及漏极23。在上述GGNMOS 内包括一个由源极22、漏极23及其两者之间的衬底10构成的寄生NPN三极管。其中，漏极23作为集电极、源极22作为发射极、衬底10作为基极，基区宽度即GGNMOS的沟道长度。 结合图1所示，将所述衬底10、源极22、栅极21均连接至地线GND，而将漏极23连接至输入焊垫(即电源线VDD)。由于栅极21与衬底10接地，所述GGNMOS始终无法开启形成导电沟道。当电源线VDD上的电位位于正常的工作状态时，所述GGNMOS关闭，且其中的寄生 NPN三极管也不会导通；当电源线VDD上受到ESD静电脉冲而导致瞬时电位过高时，将触发 GGNMOS内寄生的NPN三极管产生电流，使得电源线VDD与地线GND之间导通，电源线VDD 的电位将被迅速拉低直至上述NPN三极管关闭，从而实现对电源线VDD的钳位，进一步达到 ESD静电保护的目的。现有技术的单电源电路中，如1. 8V的单电源电路30中，参考图3所示，其包括的各个MOS管的工作电压为1.8V。为了防止单电源电路的输入端受到静电的损伤，会在单电源电路的输入焊垫31处设置一个ESD保护电路33 (参考图1和图2所示)。ESD保护电路 33中MOS管的正向工作电压等于1. 8V单电源电路的工作电压(即1. 8V)，反向击穿电压 (即ESD保护电路33开始工作的电压)为3V。但是随着器件尺寸越来越小，MOS管的栅极越来越薄，所以MOS管的栅极击穿电压越来越小。与1.8V单电源电路输入接口相连的MOS管32(以下简称为输入MOS管)的栅极击穿电压也接近3V，或者小于3V，这样在ESD保护电路33开始工作的同时或者工作之前， 1. 8V单电源电路30中的输入MOS管32就可能已经被击穿，从而造成1. 8V单电源电路30 被静电损坏。此外，现有技术的多电源电路中，如1.8V电源电路40和3. 3V电源电路50的集成电路中，参考图4所示，1.8V电源电路40包括的MOS管的工作电压为1.8V，3. 3V电源电路50包括的MOS管的工作电压为3. 3V。1. 8V电源电路40的输入焊垫41处设置第一 ESD 保护电路43，第一 ESD保护电路43中MOS管的正向工作电压为1. 8V，反向击穿电压为3V。 3. 3V电源电路50的输入焊垫51处设置第二 ESD保护电路53，第二 ESD保护电路53中MOS管的正向工作电压为3. 3V，反向击穿电压为6V。第一电源电路VDDl为1. 8V电源电路40 提供1. 8V的工作电压，第二电源电路VDD2为3. 3V电源电路50提供3. 3V的工作电压。每个ESD保护电路均通过接地总线VSS进行放电。在与第一 ESD保护电路43相连的输入焊垫41进行静电放电，且放电通道是由与第一 ESD保护电路43相连的输入焊垫41流向与第二 ESD保护电路53相连的输入焊垫51 的时候，第一 ESD保护电路43开始工作的电压为3. 7V(即3V+0. 7V)。由于3. 3V电源电路 50中第二输入MOS管52的工作电压为3. 3V，该第二输入MOS管52的栅极击穿电压大于 3. 7V，因此3. 3V电源电路50不会受到损伤。但是，在与第二 ESD保护电路53相连的输入焊垫51进行静电放电，且放电通道是由与第二 ESD保护电路53相连的输入焊垫51流向与第一 ESD保护电路43相连的输入焊垫41的时候，第二 ESD保护电路53开始工作的电压为6. 7V(即6V+0. 7V)。由于1. 8V电源电路40中第一输入MOS管42的工作电压为1. 8V，该第一输入MOS管42的栅极击穿电压已等于或小于3V。虽然电压大于3V时，第一 ESD保护电路43会发挥对1. 8V电源电路40的静电保护作用，但在第一 ESD保护电路43开始工作的同时或者工作之前，1. 8V单电源电路 40中的第一输入MOS管42就可能已经被击穿，从而造成1. 8V单电源电路40被静电损坏。 类似地，在其他的单电源电路或多电源电路中，其输入端也存在被静电损坏的缺陷。同样地，在单电源电路的输出端，当与输出焊垫相连的输出MOS管的源漏泄放电压小于与输出焊垫相连的ESD保护电路的击穿电压时，则静电会首先通过输出MOS管的源漏极进行释放，从而容易造成输出MOS管栅极被击穿或接触孔被击穿，最终造成单电源电路的输出端被静电损坏。在多电源电路的输出端，当工作电压比较高的电源电路的输出焊垫向工作电压比较低的电源电路的输出焊垫释放静电时，则工作电压比较低的电源电路的输出端容易被静电损伤。所述MOS管的源漏泄放电压指的是MOS管由源极、漏极及其两者之间的衬底构成的寄生三极管开启时的电压。因此，如何防止电源电路的静电损坏就成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种可以防止静电损坏的单电源电路和多电源电路。为解决上述问题，本发明提供了一种单电源电路，所述单电源电路的输入焊垫设置有ESD保护电路，所述单电源电路包括输入MOS管，所述输入MOS管的栅极击穿电压大于所述ESD保护电路的击穿电压。可选地，所述输入MOS管的工作电压大于单电源电路的工作电压。可选地，所述单电源电路的工作电压为1. 8V，所述输入MOS管的工作电压为3. 3V 或5V。可选地，所述单电源电路的工作电压为3. 3V，所述输入MOS管的工作电压为5V。为解决上述问题，本发明还提供了一种单电源电路，所述单电源电路的输出焊垫设置有ESD保护电路，所述单电源电路包括输出MOS管，所述输出MOS管的源漏泄放电压大于所述ESD保护电路的击穿电压。可选地，所述输出端MOS管的工作电压大于单电源电路的工作电压。为了解决上述问题，本发明还提供了一种多电源电路，至少包括第一电源电路和
5第二电源电路，所述第一电源电路的工作电压为第一电压，所述第二电源电路的电压为第二电压，所述第二电压大于所述第一电压，所述第一电源电路的输入焊垫设置有第一 ESD 保护电路，所述第二电源电路的输入焊垫设置有第二 ESD保护电路，所述第一电源电路包括第一输入MOS管，所述第二电源电路包括第二输入MOS管，所述第一输入MOS管的栅极击穿电压大于所述第二 ESD保护电路的击穿电压，所述第二输入MOS管的栅极击穿电压大于所述第二 ESD保护电路的击穿电压。可选地，所述第一输入MOS管的工作电压大于第二电压，所述第二输入MOS管的工作电压大于第二电压。可选地，所述第一输入MOS管的工作电压等于所述第二输入MOS管的工作电压。可选地，所述第一电压为1. 8V，所述第二电压为3. 3V，所述第一输入MOS管的工作电压为5V，所述第二输入MOS管的工作电压为5V。可选地，所述多电源电路还包括第三电源电路，所述第三电源电路的输入焊垫设置有第三ESD保护电路，所述第三电源电路的工作电压为第三电压，所述第三电压大于所述第二电压，所述第三电源电路包括第三输入MOS管，所述第一输入MOS管的栅极击穿电压、所述第二输入MOS管的栅极击穿电压和所述第三输入MOS管的栅极击穿电压均大于所述第三ESD保护电路的击穿电压。可选地，所述第一输入MOS管的工作电压大于第三电压，所述第二输入MOS管的工作电压大于第三电压，所述第三输入MOS管的工作电压大于第三电压。为了解决上述问题，本发明还提供了一种多电源电路，至少包括第一电源电路和第二电源电路，所述第一电源电路的工作电压为第一电压，所述第二电源电路的电压为第二电压，所述第二电压大于所述第一电压，所述第一电源电路的输出焊垫设置有第一 ESD 保护电路，所述第二电源电路的输出焊垫设置有第二 ESD保护电路，所述第一电源电路包括第一输出MOS管，所述第二电源电路包括第二输出MOS管，所述第一输出MOS管的源漏泄放电压大于所述第二 ESD保护电路的击穿电压，所述第二输出MOS管的源漏泄放电压大于所述第二 ESD保护电路的击穿电压。可选地，所述第一输出MOS管的工作电压大于第二电压，所述第二输出MOS管的工作电压大于第二电压。现有技术相比，本发明具有以下优点1)针对现有技术中因器件尺寸减小而随之减小的MOS管的栅极击穿电压，本发明提供了一种单电源电路，其输入焊垫设置有ESD保护电路，通过限定单电源电路的输入MOS 管(即与单电源电路输入接口相连的MOS管)的栅极击穿电压大于所述ESD保护电路的击穿电压，从而当静电电压小于ESD保护电路的击穿电压时，虽然ESD保护电路不工作，但也不会损坏输入MOS管；当静电电压大于ESD保护电路的击穿电压时，ESD保护电路开始工作，也可以避免单电源电路的静电损伤。2)本发明还提供了一种单电源电路，其输出焊垫设置有ESD保护电路，通过限定单电源电路的输出MOS管(即与单电源电路输出接口相连的MOS管)的源漏泄放电压大于上述ESD保护电路的击穿电压，从而与输出MOS管相比，ESD电路可以先开启以释放静电， 从而可以有效保护输出MOS管。3)本发明提供了一种至少包括第一电源电路和第二电源电路的多电源电路，所述第一电源电路的工作电压小于所述第二电源电路的工作电压，所述第一电源电路的输入焊垫设置有第一 ESD保护电路，所述第二电源电路的输入焊垫设置有第二 ESD保护电路，通过限定第一电源电路的输入MOS管(即第一输入MOS管)栅极击穿电压大于第二 ESD保护电路的击穿电压，从而可以保证第二电源电路的输入焊垫向第一电源电路的输入焊垫静电放电时，ESD可以先开始工作，从而第一电源电路的输入端可以得到更好的静电保护；通过限定第二电源电路的输入MOS管(即第二输入MOS管)栅极击穿电压大于第二 ESD保护电路的击穿电压，可以保护第二电源电路的输入端不会受到静电损伤。4)本发明还提供了一种至少包括第一电源电路和第二电源电路的多电源电路， 所述第一电源电路的工作电压为第一电压，所述第二电源电路的电压为第二电压，所述第二电压大于所述第一电压，所述第一电源电路的输出焊垫设置有第一 ESD保护电路，所述第二电源电路的输出焊垫设置有第二 ESD保护电路，通过限定第一电源电路的输出MOS管 (即第一输出MOS管)的源漏泄放电压大于所述第二 ESD保护电路的击穿电压，从而第一电源电路的输出端可以得到更好的静电保护；通过限定第二电源电路的输出MOS管(即第二输出管)的源漏泄放电压大于所述第二 ESD保护电路的击穿电压，可以保护第二电源电路的输出端不会受到静电损伤。
图1是现有技术的一种具有栅极接地的NMOS管的静电放电保护装置的等效电路示意图；图2是对应图1的多个栅极接地的NMOS管构成的静电放电保护装置的器件截面示意图；图3是现有技术一种1. 8V单电源电路的结构示意图；图4是现有技术一种多电源电路的结构示意图；图5是本发明实施例一的单电源电路的结构示意图；图6是本发明实施例二的多电源电路的结构示意图；图7是本发明实施例三的单电源电路的结构示意图；图8是本发明实施例四的多电源电路的结构示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。正如背景技术部分所述，现有技术中单电源电路的输入MOS管或输出MOS管和多电源电路中的输入MOS管或输出MOS管都容易遭受静电损伤。针对上述缺陷，本发明提供了一种单电源电路，所述单电源电路的输入焊垫设置有ESD保护电路，所述单电源电路包括输入MOS管，所述输入MOS管的栅极击穿电压大于所述ESD保护电路的击穿电压。本发明还提供了一种单电源电路，所述单电源电路的输出焊垫设置有ESD保护电路，所述单电源电路包括输出MOS管，所述输出MOS管的源漏泄放电压大于所述ESD保护电路的击穿电压。针对上述缺陷，本发明还提供了一种多电源电路，至少包括第一电源电路和第二电源电路，所述第一电源电路的工作电压为第一电压，所述第二电源电路的电压为第二电压，所述第二电压大于所述第一电压，所述第一电源电路的输入焊垫设置有第一 ESD保护电路，所述第二电源电路的输入焊垫设置有第二 ESD保护电路，所述第一电源电路包括第一输入MOS管，所述第一输入MOS管的栅极击穿电压大于所述第二 ESD保护电路的击穿电压，所述第二输入MOS管的栅极击穿电压大于所述第二 ESD保护电路的击穿电压。本发明还提供了一种多电源电路，至少包括第一电源电路和第二电源电路，所述第一电源电路的工作电压为第一电压，所述第二电源电路的电压为第二电压，所述第二电压大于所述第一电压，所述第一电源电路的输出焊垫设置有第一 ESD保护电路，所述第二电源电路的输出焊垫设置有第二 ESD保护电路，所述第一电源电路包括第一输出MOS管，所述第二电源电路包括第二输出MOS管，所述第一输出MOS管的源漏泄放电压大于所述第二 ESD保护电路的击穿电压，所述第二输出MOS管的源漏泄放电压大于所述第二 ESD保护电路的击穿电压。所述ESD保护电路的击穿电压即ESD保护电路实现对电源电路的静电保护作用， 开始工作时的电压。所述MOS管的源漏泄放电压指的是MOS管由源极、漏极及其两者之间的衬底构成的寄生三极管开启时的电压。下面结合附图进行详细说明。实施例一参考图5所示，本实施例提供了一种1.8V单电源电路60，所述1.8V单电源电路 60的输入焊垫61设置有ESD保护电路63，所述1. 8V单电源电路60包括输入MOS管62，所述输入MOS管62的栅极击穿电压大于所述ESD保护电路63的击穿电压。其中，所述1. 8V 单电源电路60可以是工作电压为1.8V的任意一种集成电路，其不限制本发明的保护范围。 所述1. 8V单电源电路60包括多个MOS管和其他器件(如电容、电感、电阻等)，其中，与 1. 8V单电源电路60的输入接口相连的MOS管为输入MOS管62。本实施例中所述ESD保护电路63为一个栅接地NMOS晶体管，其栅极和源极均接地GND，其漏极连接输入焊垫61和输入MOS管62。需要说明的是，所述ESD保护电路63还可以采用其他结构的静电保护电路，如反向二极管等。所述ESD保护电路63的工作电压为1.8V，反向击穿电压为3V。为了防止输入MOS管62在ESD保护电路63工作时或工作之前被击穿，所述输入 MOS管62的栅极击穿电压必须大于ESD保护电路63的击穿电压。此时，当静电电压小于 3V时，虽然ESD保护电路63不工作，但也不会损坏输入MOS管62 ；当静电电压大于3V时， ESD保护电路63开始工作，也可以避免1. 8V单电源电路60的静电损伤。由于MOS管的栅极击穿电压随着器件尺寸的减小而减小，工作电压为1. 8V&M0S 管的栅极击穿电压已经等于或小于3V。具体地，当使用工作电压为1.8V的输入MOS管62 时，其栅极击穿电压已经小于或等于ESD保护电路63的击穿电压。因此，本实施例中输入MOS管62的工作电压大于1.8V单电源电路60的工作电压 (即1. 8V)。具体地，所述输入MOS管62的工作电压可以为3. 3V或5V等，只要是栅极击穿电压大于3V即可。
在本发明的其他实施例中，所述单电源电路的工作电压还可以为其他值，为了实现单电源电路的输入MOS管的栅极击穿电压大于其ESD保护电路的击穿电压，均可以采用工作电压大于单电源电路的工作电压的MOS管作为该单电源电路的输入MOS管。如当单电源电路的工作电压为3. 3V时，其ESD保护电路的击穿电压为6V，因此3. 3V单电源电路的输入MOS管的栅极击穿电压要大于6V。由于工作电压为3. 3V的MOS管的栅极击穿电压已经等于或小于6V，因此3. 3V单电源电路的输入MOS管的工作电压要大于3. 3V。具体地，由于工作电压为5V的MOS管的栅极击穿电压大于6V，因此所述3. 3V单电源电路的输入MOS 管的工作电压可以为5V。实施例二参考图6所示，本实施例提供了一种多电源电路，至少包括1. 8V电源电路70 (即第一电源电路)和3. 3V电源电路80 (即第二电源电路)，所述1. 8V电源电路70的工作电压为1. 8V，所述3. 3V电源电路80的电压为3. 3V，所述1. 8V电源电路70的输入焊垫71设置有第一 ESD保护电路73，所述3. 3V电源电路80的输入焊垫81设置有第二 ESD保护电路 83，所述1. 8V电源电路70包括第一输入MOS管72，所述第一输入MOS管72的栅极击穿电压大于所述第二 ESD保护电路83的击穿电压。其中，所述3. 3V电源电路80可以是工作电压为3. 3V的任意一种集成电路。所述 1. 8V电源电路70包括多个MOS管和其他器件，其中，与1. 8V电源电路70的输入接口相连的MOS管为第一输入MOS管72。所述3. 3V电源电路80包括多个MOS管和其他器件，其中， 与3. 3电源电路80的输入接口相连的MOS管为第二输入MOS管82。所述第一 ESD保护电路73可以为栅接地NMOS晶体管NMOSl，其栅极和源极均接地总线VSS，其漏极连接输入焊垫71和第一输入MOS管72。所述第二 ESD保护电路83可以为栅接地NMOS晶体管NM0S2，其栅极和漏极均接地总线VSS，其漏极连接输入焊垫81和第二输入MOS管82。需要说明的是，所述第一 ESD保护电路73和第二 ESD保护电路83还可以采用其他结构的静电保护电路，且第一 ESD保护电路73与第二 ESD保护电路83的结构可以相同，也可以不同。所述匪OS晶体管匪OSl的工作电压为1. 8V，反向击穿电压为3V。所述匪OS晶体管匪0S2的工作电压为3V，反向击穿电压为6V。为了保护3. 3V电源电路80的输入焊垫81向1. 8V电源电路70的输入焊垫71静电放电时，第一输入MOS管72不被静电击穿，本实施例中所述第一输入MOS管72的栅极击穿电压需要大于所述第二 ESD保护电路83的击穿电压，即所述第一输入MOS管72的栅极击穿电压大于6V。由于MOS管的栅极击穿电压随着器件尺寸的减小而减小，工作电压为1. 8V&M0S 管的栅极击穿电压已经等于或小于3V，工作电压为3. 3V的MOS管的栅极击穿电压已经等于或小于6V。具体地，当使用工作电压为1.8V的第一输入MOS管72时，其栅极击穿电压已经远远小于第二 ESD保护电路83的击穿电压，第一输入MOS管72势必被击穿；当使用工作电压为3. 3V的第一输入MOS管72时，其栅极击穿电压等于或小于第二 ESD保护电路83的击穿电压，第二输入MOS管82也可能被击穿。因此，本实施例中第一输入MOS管72的工作电压应大于3. 3V电源电路80的工作电压(即3. 3V)。如第一输入MOS管72的工作电压可以为5V，只要能保证第一输入MOS管72的栅极击穿电压大于第二 ESD保护电路83的击穿电压即可。此时，第一输入MOS管 72的栅极击穿电压必然大于第一 ESD保护电路73的击穿电压。此外，考虑到3. 3V电源电路80中第二输入MOS管82的工作电压为3. 3V，那么其栅极击穿电压随着器件尺寸的减小已经等于或小于第二 ESD保护电路83的击穿电压(即 6V)，因此，为了保证第二输入MOS管82的栅极击穿电压大于第二 ESD保护电路83的击穿电压，所述第二输入MOS管82的工作电压可以大于3. 3V，如所述第二输入MOS管82的工作电压为5V。综上所述，本实施例中所述第一输入MOS管72和第二输入MOS管82的工作电压相同，都是5V。需要说明的是，在本发明的其他实施例中，所述第一输入MOS管72和第二输入MOS管82的工作电压还可以不相同，只要保证第一输入MOS管72的栅极击穿电压大于第二 ESD保护电路83的击穿电压，第二输入MOS管82的栅极击穿电压大于第二 ESD保护电路83的击穿电压即可。在本发明的其他实施例中，所述多电源电路还可以包括第三电源电路(如5V电源电路)，所述第三电源电路的输入焊垫设置有第三ESD保护电路，所述第三电源电路的工作电压为第三电压(即5V)，所述第三电压大于所述第二电压，所述第一输入MOS管的栅极击穿电压、所述第二输入MOS管的栅极击穿电压和所述第三输入MOS管的栅极击穿电压均需要大于所述第三ESD保护电路的击穿电压，从而才可以避免三个电源电路被静电损伤。 即，所述第一输入MOS管的工作电压大于第三电压，所述第二输入MOS管的工作电压大于第三电压，所述第三输入MOS管的工作电压大于第三电压。具体地，所述第一输入MOS管、第二输入MOS管和第三输入MOS管的工作电压可以完全相同，也可以部分相同，还可以完全不同。实施例三参考图7所示，本实施例提供了一种1. 8V单电源电路160，所述1. 8V单电源电路 160的输出焊垫161设置有ESD保护电路163，所述1. 8V单电源电路160包括输出MOS管 162，所述输出MOS管162的源漏泄放电压大于所述ESD保护电路163的击穿电压。其中， 所述1.8V单电源电路160可以是工作电压为1.8V的任意一种集成电路，其不限制本发明的保护范围。所述1.8V单电源电路160包括多个MOS管和其他器件(如电容、电感、电阻等)，其中，与1.8V单电源电路160的输出接口相连的MOS管为输出MOS管162。本实施例中所述ESD保护电路163为一个栅接地NMOS晶体管，其栅极和源极均接地GND，其漏极连接输出焊垫161和输出MOS管162。需要说明的是，所述ESD保护电路163 还可以采用其他结构的静电保护电路，如反向二极管等。所述ESD保护电路163的工作电压为1.8V，反向击穿电压为3V。输出MOS管通常也具有泄放静电的作用，其源漏及衬底中寄生的三极管可以导通释放静电，但是泄放的作用非常有限，当静电超过其泄放能力时就会造成栅氧层得击穿，或者接触孔等电路的损伤，为了防止输出MOS管162在ESD保护电路163工作时或工作之前被击穿，所述输出MOS管162的源漏泄放电压必须大于所述ESD保护电路163的击穿电压。 此时，当静电电压小于3V时，虽然ESD保护电路63不工作，但也不会损坏输出MOS管162 ； 当静电电压大于3V时，ESD保护电路63开始工作，即静电通过ESD电路163进行释放，而不会直接通过输出MOS管162的源漏极进行释放，最终可以避免输出管162受到静电损伤。
所述输出端MOS管的工作电压可以大于单电源电路的工作电压。本实施例中输出 MOS管162的工作电压大于1. 8V单电源电路160的工作电压(即1. 8V)。具体地，所述输出MOS管162的工作电压可以为3. 3V或5V等，只要是源漏泄放电压大于3V即可。在本发明的其他实施例中，所述单电源电路的工作电压还可以为其他值，为了实现单电源电路的输出MOS管的源漏泄放电压大于其ESD保护电路的击穿电压，均可以采用工作电压大于单电源电路的工作电压的MOS管作为该单电源电路的输出MOS管。实施例四参考图8所示，本实施例提供了一种多电源电路，至少包括1. 8V电源电路170(即第一电源电路)和3. 3V电源电路180 (即第二电源电路)，所述1. 8V电源电路170的工作电压为1. 8V，所述3. 3V电源电路180的工作电压为3. 3V，所述1. 8V电源电路170的输出焊垫171设置有第一 ESD保护电路173，所述3. 3V电源电路180的输出焊垫181设置有第二 ESD保护电路183，所述1. 8V电源电路170包括第一输出MOS管172，所述3. 3V电源电路180包括第二输出MOS管182，所述第一输出MOS管172的源漏泄放电压大于所述第二 ESD保护电路183的击穿电压，所述第二输出MOS管182的源漏泄放电压大于所述第二 ESD 保护电路183的击穿电压。其中，所述3. 3V电源电路180可以是工作电压为3. 3V的任意一种集成电路。所述1. 8V电源电路170包括多个MOS管和其他器件，其中，与1. 8V电源电路170的输出接口相连的MOS管为第一输出MOS管172。所述3. 3V电源电路180包括多个MOS管和其他器件，其中，与3. 3电源电路180的输出接口相连的MOS管为第二输出MOS管182。所述第一 ESD保护电路173可以为栅接地NMOS晶体管NMOSl，其栅极和源极均接地总线VSS，其漏极连接输出焊垫171和第一输出MOS管172。所述第二 ESD保护电路183 可以为栅接地NMOS晶体管NM0S2，其栅极和漏极均接地总线VSS，其漏极连接输出焊垫181 和第二输出MOS管182。需要说明的是，所述第一 ESD保护电路173和第二 ESD保护电路 183还可以采用其他结构的静电保护电路，且第一 ESD保护电路173与第二 ESD保护电路 183的结构可以相同，也可以不同。所述NMOS晶体管NMOSl的工作电压为1. 8V，反向击穿电压为3V。所述匪OS晶体管匪0S2的工作电压为3V，反向击穿电压为6V。为了保护3. 3V电源电路180的输出焊垫181向1. 8V电源电路170的输出焊垫 171静电放电时，第一输出MOS管172不被静电击穿，本实施例中所述第一输出MOS管172 的源漏泄放电压需要大于所述第二 ESD保护电路183的击穿电压，即所述第一输出MOS管 172的源漏泄放电压大于6V。此外，为了防止第二输出MOS管182在第二 ESD保护电路183工作时或工作之前被击穿，所述第二输出MOS管182的源漏泄放电压也必须大于所述第二 ESD保护电路183 的击穿电压，即所述第二输出MOS管182的源漏泄放电压大于6V。具体地，所述第一输出MOS管172的工作电压可以大于第二电压，所述第二输出 MOS管182的工作电压可以大于第二电压。如第一输出MOS管172的工作电压为5V，第二输出MOS管182的工作电压也为5V。综上所述，本实施例中所述第一输出MOS管172和第二输出MOS管182的工作电压相同，都是5V。需要说明的是，在本发明的其他实施例中，所述第一输出MOS管172和第二输出MOS管182的工作电压还可以不相同，只要保证第一输出MOS管172的源漏泄放电压大于第二 ESD保护电路183的击穿电压，第二输出MOS管182的源漏泄放电压大于第二 ESD保护电路183的击穿电压即可。在本发明的其他实施例中，所述多电源电路还可以包括第三电源电路(如5V电源电路)，所述第三电源电路的输出焊垫设置有第三ESD保护电路，所述第三电源电路的工作电压为第三电压(即5V)，所述第三电压大于所述第二电压，所述第一输出MOS管的源漏泄放电压、所述第二输出MOS管的源漏泄放电压和所述第三输出MOS管的源漏泄放电压均需要大于所述第三ESD保护电路的击穿电压，从而才可以避免三个电源电路的输出端被静电损伤。即，所述第一输出MOS管的工作电压大于第三电压，所述第二输出MOS管的工作电压大于第三电压，所述第三输出MOS管的工作电压大于第三电压。具体地，所述第一输出 MOS管、第二输出MOS管和第三输出MOS管的工作电压可以完全相同，也可以部分相同，还可以完全不同。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1.一种单电源电路，其特征在于，所述单电源电路的输入焊垫设置有ESD保护电路，所述单电源电路包括输入MOS管，所述输入MOS管的栅极击穿电压大于所述ESD保护电路的击穿电压。
2.如权利要求1所述的单电源电路，其特征在于，所述输入MOS管的工作电压大于单电源电路的工作电压。
3.如权利要求2所述的单电源电路，其特征在于，所述单电源电路的工作电压为1.8V， 所述输入MOS管的工作电压为3. 3V或5V。
4.如权利要求2所述的单电源电路，其特征在于，所述单电源电路的工作电压为3.3V， 所述输入MOS管的工作电压为5V。
5.一种单电源电路，其特征在于，所述单电源电路的输出焊垫设置有ESD保护电路，所述单电源电路包括输出MOS管，所述输出MOS管的源漏泄放电压大于所述ESD保护电路的击穿电压。
6.如权利要求5所述的单电源电路，其特征在于，所述输出端MOS管的工作电压大于单电源电路的工作电压。
7.一种多电源电路，其特征在于，至少包括第一电源电路和第二电源电路，所述第一电源电路的工作电压为第一电压，所述第二电源电路的电压为第二电压，所述第二电压大于所述第一电压，所述第一电源电路的输入焊垫设置有第一 ESD保护电路，所述第二电源电路的输入焊垫设置有第二 ESD保护电路，所述第一电源电路包括第一输入MOS管，所述第二电源电路包括第二输入MOS管，所述第一输入MOS管的栅极击穿电压大于所述第二 ESD保护电路的击穿电压，所述第二输入MOS管的栅极击穿电压大于所述第二 ESD保护电路的击穿电压。
8.如权利要求7所述的多电源电路，其特征在于，所述第一输入MOS管的工作电压大于第二电压，所述第二输入MOS管的工作电压大于第二电压。
9.如权利要求8所述的多电源电路，其特征在于，所述第一输入MOS管的工作电压等于所述第二输入MOS管的工作电压。
10.如权利要求8或9所述的多电源电路，其特征在于，所述第一电压为1.8V，所述第二电压为3. 3V，所述第一输入MOS管的工作电压为5V，所述第二输入MOS管的工作电压为 5V。
11.如权利要求7所述的多电源电路，其特征在于，还包括第三电源电路，所述第三电源电路的输入焊垫设置有第三ESD保护电路，所述第三电源电路的工作电压为第三电压， 所述第三电压大于所述第二电压，所述第三电源电路包括第三输入MOS管，所述第一输入 MOS管的栅极击穿电压、所述第二输入MOS管的栅极击穿电压和所述第三输入MOS管的栅极击穿电压均大于所述第三ESD保护电路的击穿电压。
12.如权利要求11所述的多电源电路，其特征在于，所述第一输入MOS管的工作电压大于第三电压，所述第二输入MOS管的工作电压大于第三电压，所述第三输入MOS管的工作电压大于第三电压。
13.一种多电源电路，其特征在于，至少包括第一电源电路和第二电源电路，所述第一电源电路的工作电压为第一电压，所述第二电源电路的电压为第二电压，所述第二电压大于所述第一电压，所述第一电源电路的输出焊垫设置有第一 ESD保护电路，所述第二电源电路的输出焊垫设置有第二 ESD保护电路，所述第一电源电路包括第一输出MOS管，所述第二电源电路包括第二输出MOS管，所述第一输出MOS管的源漏泄放电压大于所述第二 ESD 保护电路的击穿电压，所述第二输出MOS管的源漏泄放电压大于所述第二 ESD保护电路的击穿电压。
14.如权利要求13所述的多电源电路，其特征在于，所述第一输出MOS管的工作电压大于第二电压，所述第二输出MOS管的工作电压大于第二电压。
全文摘要
一种单电源电路和多电源电路。所述单电源电路的输入焊垫设置有ESD保护电路，单电源电路包括输入MOS管，输入MOS管的栅极击穿电压大于ESD保护电路的击穿电压。所述多电源电路至少包括第一电源电路和第二电源电路，第一电源电路的工作电压为第一电压，第二电源电路的电压为第二电压，第二电压大于所述第一电压，第一电源电路的输入焊垫设置有第一ESD保护电路，第二电源电路的输入焊垫设置有第二ESD保护电路，第一电源电路包括第一输入MOS管，第一输入MOS管的栅极击穿电压大于第二ESD保护电路的击穿电压，第二输入MOS管的栅极击穿电压大于第二ESD保护电路的击穿电压。本发明可以防止电源电路受到静电损伤。
文档编号H02H9/04GK102437563SQ20111043152
公开日2012年5月2日 申请日期2011年12月20日 优先权日2011年12月20日
发明者周桂华, 张镭, 白建军 申请人:上海丽恒光微电子科技有限公司