专利名称：用于减少dc/dc转换器中的电流过冲的方法和系统的制作方法
技术领域：
本发明涉及一种DC/DC转换器系统，且更确切地说涉及用于谐振转换器的同步整流器控制技术。
背景技术：
本发明涉及一种DC/DC转换器系统，且更确切地说涉及用于谐振转换器的同步整 流器控制技术。
发明内容
根据本申请案的一个方面，一种DC/DC转换器系统包括门控电路,其包含具有第一和第二开关的反相器电路，所述门控电路进一步经配置以产生第一和第二门控信号，所述第一和第二门控信号经配置以分别断开和闭合所述第一和所述第二开关，且根据DC输入信号产生AC信号；变压器，其经配置以转变所述AC信号；第二级，其经配置以将所述AC信号整流成DC输出信号；以及软启动控制电路，其经配置以产生用以在所述第一开关的第一循环的初始部分(Td)期间使所述第一开关的闭合延迟的信号。根据申请案的另一方面，一种对DC/DC转换器进行软启动的方法，所述方法包括产生第一和第二门控信号，所述第一和第二门控信号经配置以分别断开和闭合反相器电路的第一和第二开关；以及在所述第一开关的第一循环的初始部分(Td)期间延迟所述第一开关的闭合。
通过下文对根据所主张的标的物的实施例的详细描述，将容易明白所主张的标的物的特征和优点，其中所述详细描述应参照附图来理解，其中图I说明根据本发明的各个实施例的DC/DC转换器系统；图2到7说明根据本发明的一个实施例的各种信号的时序图；图8说明在启动期间与已知DC/DC转换器相关联的各种操作参数；以及图9说明在启动期间与根据本发明的DC/DC转换器相关联的各种操作参数。虽然以下具体实施方式
将参照说明性实施例来进行，但所属领域的技术人员将容易明白其许多替代方案、修改和变动。
具体实施例方式总地来说，本发明提供在软启动操作期间对DC/DC转换器的控制技术。在一种控制技术中，产生抑制门控信号(INHIBIT)，用于至少部分地控制启动期间DC/DC转换器的反相器部分的一个开关(Ql)的导通状态。确切地说，在开关Ql的第一切换循环的初始部分(Td)期间断言INHIBIT信号，使得开关Ql在第一循环期间保持断开的时间比门控电路原本规定的时间长。因此，INHIBIT信号仅在开关Ql的第一循环期间减少开关Ql的工作循环，这使得DC/DC转换器在启动后的电流过冲减少。在一个实施例中，基于PFM电容器(PFMcap)的充电/放电、时钟信号(CLK)和运行信号(RUN)来产生INHIBIT信号。举例来说，通过对CLK_SUB信号与QSR_F/F信号进行逻辑与操作来产生INHIBIT信号。CLK_SUB信号是基于PFMcap的充电/放电。QSR_F/F信号是基于CLK信号、RUN信号和反相时钟信号(INV_CLK)。现在转到图1，其大体上说明根据本发明的各种实施例的DC/DC转换器系统100的一个实施例。DC/DC转换器100包含电流控制振荡器电路102、门控电路104、变压器电路106、二级电路108和软启动控制电路110。DC/DC转换器系统100经配置以接收输入DC电压(Vin)并产生输出DC电压(Vout)。总地来说，可通过开关Ql和Q2的相对于DC/DC转换器系统100的谐振频率(f0)的切换频率(fs)来控制DC/DC转换器系统100的增益。
·
电流控制振荡器电路102经配置以循序地为脉冲频率调制电容器(PFMcap)充电和放电，使得PFMcap的电压(VCT)在高电压阈值(VTH)与低电压阈值(VTL)之间振荡，例如如三角形波形所表示。如本文中所解释，VCT的宽度经配置以基于Vout的反馈信息而改变。第一比较器112和第二比较器114分别将VCT与VTH和VTL比较。这些比较器112、114的输出设置和复位SR触发器116的Q输出，从而产生矩形波信号。门控电路104包含反相器电路，其具有第一开关Ql和第二开关Q2。门控电路104还经配置以至少部分地基于来自电流控制电路102的矩形波信号来产生第一门控信号和第二门控信号(分别是VGSl和VGS2)。门控信号VGS1、VGS2经配置以分别断开/接通开关Ql和Q2，从而控制变压器电路106的谐振电容器CR的充电/放电。Vout可用作对电流控制振荡器电路102的反馈，其中将Vout与参考电压信号(Vref)比较以获得恒定(或近乎恒定)的输出电压Vout。大体上通过PFMcap上的电压与参考信号Vref的相交来确定门驱动信号VSG1、VSG2的工作循环(在PWM模式中)或频率(在PFM模式中)。在DC/DC转换器的启动期间，变压器电路106的初级侧(例如，谐振槽电路)上的电流Ip可突增。更具体来说，由于谐振电容器CR被首先放电，所以在初始切换期间开关Ql只需要非常窄的接通时间便能防止谐振电流Ip出现过冲。初级侧电流Ip过冲可使过电流保护电路(如果提供了的话)跳脱和/或造成可听到的噪声。虽然有时候可使用高初始切换频率来管理过冲，但高初始切换频率可能对振荡器设计形成很高的负担，这可导致振荡器设计非常复杂、昂贵和/或占用很大量的电路板空间。根据本发明的至少一个实施例，软启动控制电路110经配置以减少和/或消除DC/DC转换器系统100中的电流过冲，且不会对振荡器设计引起高需求。一般来说，软启动控制电路110经配置以产生INHIBIT信号(且最终是本文中论述的反相INHIBIT信号)，此信号在由门控电路104接收到时，经配置以在开关Ql的第一循环的初始部分Td期间延迟开关Ql的闭合，从而仅在第一循环期间减少开关Ql的工作循环。因此，与其它技术相比，振荡器可经配置而在启动期间在较低的初始操作频率下操作(例如(但不限于)启动期间振荡器的正常操作频率)，因而减少对振荡器设计的负担，同时还减少和/或消除电流Ip的过冲。
更具体来说，软启动控制电路110包含时序块122、第一触发器124、第二触发器126、比较器128、AND门130和反相器132。以下描述应当结合图2到7阅读，这些图说明图I中论述的各种信号的时序图。在启动后，时序块122经配置以即刻产生INITIALIZE信号(图2)持续预定时间量Ti。INITIALIZE信号使开关134闭合，将节点NI处的电压下拉，从而产生反馈电压条件样本。在Ti之后，时序块122停止产生INITIALIZE，并开始产生RUN信号。第一触发器124 (例如，D触发器)经配置以基于RUN信号和来自CLK的CLK信号产生GATE_CNTRL信号(图3)。更具体来说，当RUN和CLK信号两者均为HIGH(高)时，第一触发器124被锁存为HIGH。第二触发器126 (例如，SR触发器)经配置以基于GATE_CNTRL和反相时钟信号INV_CLK (其是CLK信号的反相形式)而产生QSR_F/F信号。QSR_F/F信号是在开关Ql的第一周期期间具有较高值且随后被锁存为低电平的矩形波信号。更具体来说，当GATE_CNTRL信号升高时产生QSR_F/F信号，且当INV_CLK信号升高时QSR_F/F信号被锁存为低(图4)。 比较器128经配置以基于VCT(来自PFMcap)和VTH与VTL的平均值(即，(VTH+VTD/2)而产生CLK_SUB信号。举例来说，分别在比较器128的反相输入和非反相输入处接收VCT和(VTH+VTL)/2。当VCT低于(VTH+VTL)/2时，比较器128的输出变高，从而产生CLK_SUB信号(图5)。AND门130经配置以基于CLK_SUB信号和QSR_F/F信号产生INHIBIT信号。只有在开关Ql的第一循环的初始部分Td期间，INHIBIT信号才为HIGH。举例来说，AND门130经配置以在CLK_SUB信号和QSR_F/F信号两者均为HIGH时产生INHIBIT信号。因为QSR_F/F信号仅在开关Ql的第一时钟循环期间为HIGH，所以INHIBIT仅在Td期间为HIGH。INHIBIT信号由反相器132接收。反相器132经配置以通过使INHINIT信号反相而产生INV_INHIBIT信号。因此，除了在Td期间(此时INV_INHIBIT为LOW)以夕卜，INV_INHIBIT信号在所有时候均为HIGH。门控电路104接收INV_INHIBIT且经配置以在Td期间延迟开关Ql的闭合(B卩，在Td期间断言INV_INHIBIT以使得开关Ql在Td期间保持断开的时间比门控电路104原来规定的时间长)，从而在开关Ql的第一循环期间减少开关Ql的工作循环，并减少和/或消除初级侧电流Ip的过冲。举例来说，门控电路104包含与第一开关Ql相关联的第一 AND门136和与第二开关Q2相关联的第二 AND门138。第一 AND门136经配置以接收SR触发器116的输出信号、先断后合(brake-before-make)信号(基于SR触发器116的输出信号)、GATE_CNTRL信号和INV_INHIBIT信号。因为INV_INHIBIT信号在Td期间为L0W，所以第一AND门136的输出为L0W，且开关Ql在Td期间保持断开。通过调整INV_INHIBIT信号的宽度，可调整在闭合开关Ql时的延迟(即，开关Ql在开关Ql的第一循环的初始部分期间保持断开多长时间)。因为INV_INHIBIT信号在Td之后保持HIGH，所以到第一 AND门136的一个或一个以上剩余信号(即，SR触发器116的输出信号、先断后合信号和GATE_CNTRL信号)控制Td之后开关Ql的操作。因此，开关Ql除了 Td期间外在所有时间均正常操作，而在Td期间，因为软启动控制电路110产生的INHIBIT信号，开关Ql保持断开。因此，软启动控制电路110经配置以仅在开关Ql的第一循环期间减少开关Ql的工作循环，因而减少和/或消除启动后初级侧电流Ip的过冲。
现在转到图8，大体上说明根据在启动期间具有200kHz的初始频率的已知DC/DC转换器的若干图。可看出，VGSl和VGS2的宽度随时间大致恒定。因此，初级侧电流Ip突增(见圆圈区域)到大概+3，且谐振电容器CR的电压突增到超过大概400。此外，DC/DC转换器的输出电压Vout几乎在启动后立刻开始上升。与此对照，在图9中大体上说明根据本发明的DC/DC转换器100的若干图。类似于图8，图9的DC/DC转换器100也具有200kHz的初始操作频率。首先转到说明VGSl和VGS2的图，可看出，与图8中的VGSl相比，在开关Ql的第一循环期间，VGSl的宽度减小(S卩，工作循环减小)。此外，图9中的初级侧电流Ip仅达到+2，且谐振电容器CR的电压仅达到大概300。DC/DC转换器100的输出电压Vout在启动后并不即刻开始上升到O. 0005秒。因此，根据本发明的软启动电路HO减小术语“开关”可体现为MOSFET开关(例如，个别NMOS和PMOS元件)、BJT开关和/或此项技术中已知的其它切换电路。此外，本文中的任何实施例中使用的电路可例如单独或以任何组合形式包括硬连线电路、可编程电路、状态机电路和/或包含在较大系统中的电路，例如可包含在集成电路中的元件。 根据一个方面，本发明的特征可在于一种DC/DC转换器系统，其包含门控电路、变压器、第二级和软启动控制电路。门控电路包含反相器电路，其具有第一开关和第二开关。门控电路进一步经配置以产生第一和第二门控信号，所述信号经配置以分别断开和闭合第一和第二开关，且根据DC输入信号产生AC信号。变压器经配置以转变AC信号，且第二级经配置以将AC信号整流成DC输出信号。软启动控制电路经配置以产生用以使第一开关在第一开关的第一循环的初始部分(Td)期间的闭合延迟的信号。根据另一方面，本发明的特征可在于一种软启动DC/DC转换器的方法。所述方法包含产生第一和第二门控信号，其经配置以分别断开和闭合反相器电路的第一和第二开关；以及使第一开关在第一开关的第一循环的初始部分(Td)期间的闭合延迟。本文中已使用的术语和表达是用作描述而非限制的术语，在使用这些术语和表达时并不意图排除所展示和描述的特征(或其部分)的任何等效物，且应认识到在权利要求书的范围内可进行各种修改。因此，权利要求书意在涵盖所有这些等效物。本文中已描述各种特征、方面和实施例。所属领域的技术人员将了解，所述特征、方面和实施例容许彼此组合且容许有各种变动和修改。因此，本发明应被理解为涵盖这些组合、变动和修改。
权利要求
1.一种DC/DC转换器系统，其包括 门控电路，其包含具有第一和第二开关的反相器电路，所述门控电路进一步经配置以产生第一和第二门控信号，所述第一和第二门控信号经配置以分别断开和闭合所述第一和所述第二开关，且根据DC输入信号产生AC信号； 变压器，其经配置以转变所述AC信号； 第二级，其经配置以将所述AC信号整流成DC输出信号；以及 软启动控制电路，其经配置以产生用以在所述第一开关的第一循环的初始部分(Td)期间使所述第一开关的闭合延迟的信号。
2.根据权利要求I所述的DC/DC转换器系统，其进一步包括电流控制振荡器电路，所述电流控制振荡器电路经配置以循序地为脉冲频率调制电容器(PFMcap)充电和放电，使得PFMcap的电压(VCT)以三角形波形在高电压阈值(VTH)与低电压阈值(VTL)之间振荡。
3.根据权利要求2所述的DC/DC转换器系统，其中所述软启动控制电路进一步经配置以基于所述VCT信号、时钟信号(CLK)和运行信号(RUN)而产生用以延迟所述第一开关的所述闭合的所述信号。
4.根据权利要求3所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括时序块，所述时序块经配置以在所述DC/DC转换器系统启动后即刻产生初始化信号(INITIALIZE)持续预定时间量(Ti)，所述时序块进一步经配置以在Ti之后产生所述RUN信号。
5.根据权利要求4所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括第一触发器，所述第一触发器经配置以基于所述RUN信号和所述CLK信号而产生GATE_CNTRL信号。
6.根据权利要求5所述的DC/DC转换器系统，其中所述第一触发器包括D触发器，所述D触发器经配置以在所述RUN信号和所述CLK信号两者为高时被锁存为高。
7.根据权利要求5所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括第二触发器，所述第二触发器经配置以基于所述GATE_CNTRL和反相时钟信号(INV_CLK)而产生QSR_F/F信号。
8.根据权利要求7所述的DC/DC转换器系统，其中所述第二触发器包括SR触发器，所述SR触发器经配置以在所述GATE_CNTRL信号上升时产生所述QSR_F/F信号，且在INV_CLK信号上升时被锁存为低。
9.根据权利要求7所述的DC/DC转换器系统，其中所述QSR_F/F信号是在所述开关Ql的所述第一周期期间具有高值且随后被锁存为低的矩形波信号。
10.根据权利要求7所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括比较器，所述比较器经配置以基于所述VCT信号和(VTH+VTL) /2而产生CLK_SUB信号。
11.根据权利要求10所述的DC/DC转换器系统，其中分别在所述比较器的反相输入和非反相输入处接收VCT和(VTH+VTL) /2，且其中在所述VCT信号小于(VTH+VTL) /2时，比较器的输出变高以产生所述CLK_SUB信号。
12.根据权利要求10所述的DC/DC转换器系统，其中所述软启动控制电路进一步包括AND门，所述AND门经配置以基于所述CLK_SUB信号和所述QSR_F/F信号产生INHIBIT信号，其中所述INHIBIT信号仅在所述第一开关的所述第一循环的所述初始部分Td期间为高。
13.根据权利要求10所述的DC/DC转换器系统，其中所述AND门经配置以在所述CLK_SUB信号和所述QSR_F/F信号两者均为高时产生所述INHIBIT信号，且其中所述QSR_F/F信号仅在开关Ql的所述第一时钟循环期间为高。
14.根据权利要求12所述的DC/DC转换器系统，其进一步包括反相器，所述反相器经配置以产生INV_INHIBIT信号，所述INV_INHIBIT信号是所述INHIBIT信号的反相形式，所述INV_INHIBIT信号除了 Td期间外在所有时候均为高，而在Td时INV_INHIBIT为低。
15.根据权利要求14所述的DC/DC转换器系统，其中针对所述 门控电路断言所述INV_INHIBIT信号以在Td期间延迟所述第一开关的所述断开。
16.根据权利要求15所述的DC/DC转换器系统，其中所述门控电路进一步包括与所述第一开关Ql相关联的第一 AND门，所述第一 AND门经配置以接收来自所述电流控制振荡器电路的信号、先断后合信号、所述GATE_CNTRL信号和所述INV_INHIBIT信号，其中在Td期间所述第一 AND门的输出为低，因为在Td期间所述INV_INHIBIT信号为低。
17.—种对DC/DC转换器进行软启动的方法，所述方法包括 产生第一和第二门控信号，所述第一和第二门控信号经配置以分别断开和闭合反相器电路的第一和第二开关；以及 在所述第一开关的第一循环的初始部分(Td)期间延迟所述第一开关的闭合。
18.根据权利要求17所述的方法，其中在Td期间所述第一开关的所述延迟仅在所述第一循环期间减少所述第一开关的工作循环。
19.根据权利要求18所述的方法，其进一步包括 循序地为脉冲频率调制电容器(PFMcap)充电和放电，使得PFMcap的电压(VCT)以三角形波形在高电压阈值(VTH)与低电压阈值(VTL)之间振荡； 基于所述VCT信号、时钟信号(CLK)和运行信号(RUN)产生用以延迟所述第一开关的所述闭合的信号。
20.根据权利要求18所述的方法，其中所述第二门控信号在Td期间控制所述第二开关。
全文摘要
本发明涉及用于减少DC/DC转换器中的电流过冲的方法和系统。DC/DC转换器系统包含门控电路、变压器、第二级和软启动控制电路。所述门控电路经配置以产生第一和第二门控信号，所述第一和第二门控信号经配置以分别断开和闭合反相器电路的第一和第二开关，以根据DC输入信号产生AC信号。所述变压器转变所述AC信号，且所述第二级将所述AC信号整流成DC输出信号。所述软启动控制电路产生用以在所述第一开关的第一循环的初始部分(Td)期间使所述第一开关的闭合延迟的信号。一种对DC/DC转换器进行软启动的方法包含产生第一和第二门控信号，且在Td期间使所述第一开关的闭合延迟。
文档编号H02M3/28GK102761263SQ20121012387
公开日2012年10月31日 申请日期2012年4月25日 优先权日2011年4月25日
发明者崔恒硕 申请人:快捷半导体(苏州)有限公司, 飞兆半导体公司