专利名称：一种同步整流dc/dc变换器的驱动电路的制作方法
技术领域：
本发明涉及一种同步整流DC/DC变换器的驱动电路，属于电子技术领域。
背景技术：
电源管理类芯片的低功耗、高效率越来越成为电路系统设计的一个重要指标，对于低电压电路，同步整流技术可以提高电源转换效率，而同步整流技术的核心问题是同步整流管的驱动问题。同步整流管的驱动方式分为两类外部驱动式同步整流和自驱动式同步整流。其中，自驱动式同步整流又分为电压驱动型同步整流和电流驱动型同步整流。外部驱动式同步整流管的门极驱动电压需要从附加的外设驱动电路获得，为实现同步，驱动电路必须由变换器主开关的驱动信号来加以控制，所以外部驱动式同步整流可以提供较精确的控制时序，但是其驱动电路复杂、价格昂贵，因此较少采用外部驱动式同步整流。电压驱动型同步整流驱动电压信号来自PWM控制器，同步整流管根据控制信号的电压极性自动开通或关断，结构简单、经济高效，成为目前受到广泛关注的同步整流驱动技术。传统电压驱动型同步整流通常存在驱动死区的问题，若死区时间过长，会导致整流管的体二极管导通，损耗很大，若死区时间过短，开关节点处寄生电容未放完电，整流管导通，则会通过整流管来放电，也将引起较大损耗。近年来，电压驱动型同步整流得到了很大的发展，出现了栅极电荷保持电压驰动同步整流和栅极电荷转换电压驱动同步整流，较好地解决了同步整流驱动的死区问题。电流驱动型同步整流通过检测流过同步整流管的电流，确定是否开通还是关断同步整流管。当同步整流管导通且电流从同步整流管的源极流向漏极时，检测功率MOSFET的电流，得到电流驱动型同步整流管的驱动信号。当电流降低为O或反向时，同步整流管关断。电流驱动型同步整流管好像一个普通二极管，能够自动的开通和关断。相对于电压驱动型同步整流器，电流驱动型同步整流器的拓扑结构独立。也就是说，在已有的开关电源拓扑结构中，可以用电流驱动型同步整流管代替整流二极管。因此，电流驱动型同步整流管具有通用性，但是必须外加电流检测器件及辅助电路。
发明内容
本发明为克服现有技术存在的缺陷，在已有研究的基础上，提出了一种同步整流DC/DC变换器的驱动电路，通过栅极驱动信号交错延时的方法控制主开关管和同步整流管的导通与关断，解决了同步整流驱动的死区问题。为实现上述目的，本发明采用以下技术方案一种同步整流DC/DC变换器的驱动电路，该驱动电路与包括主开关管、同步整流管、PWM控制器、电感L、电容C和电阻R组成的开关级共同构成同步整流DC/DC变换器，其特征在于驱动电路包括主开关管驱动模块和同步整流管驱动模块，主开关管驱动模块的输出信号PG与主开关管的栅极连接并连接到同步整流管驱动模块一个输入端，主开关管驱动模块的一个输入端连接PWM控制器输出的主开关管驱动信号PD，同步整流管驱动模块的输出信号NG与同步整流管的栅极连接并连接到主开关管驱动模块的另一个输入端，同步整流管驱动模块的另一个输入端连接PWM控制器输出的同步整流管驱动信号ND ；主开关管驱动模块包括MOS管MPl与MNl、MOS管MP2与MN2、MOS管MP3与MN3、MOS管MP4与MN4四对共8个MOS管、3个两输入或非门nor_l、nor_2、nor_3、两个两输入与非门nand_l、nand_2以及两个反相器inv_l、inv_2 ;M0S管MP1、MP2、MP3、MP4的源极连接到电源Vin，MOS管丽1、丽2、丽3、MN4的源极连接到地，MOS管MPl及丽I的漏极为主开关管驱动模块的输出信号端口 PG，M0S管MPl的栅极、MP2的漏极及丽2的漏极连接到反相器inv_l的输入端，MOS管丽I的栅极、MP4的漏极及MN4的漏极连接到两输入或非门nor_3的一个输入端，MOS管MP3的漏极及丽3的漏极连接到MOS管MP2的栅极，两输入或非门nor_l的一个输入端及nor_3的输出端连接到MOS管丽2的栅极，MOS管MP3的栅极、丽3的栅极及两输入与非门nand_l的一个输入端连接到两输入或非门nor_l的输出端，两输入或非门nor_l的另一个输入端及nand_2的一个输入端为主开关管驱动模块的一个输入端，连接PWM控制器输出的主开关管驱动信号H)，两输入与非门nand_l的输出端及nand_2的另一个输入端连接到MOS管MP4的栅极，MOS管MN4的栅极连接到反相器inv_2的输出端，反相器irw_2的输入端及两输入与非门nand_2的输出端连接到两输入或非门nor_3的另一个输入端，两输入与非门nand_l的另一个输入端连接到两输入或非门nor_2的输出端，两输入或非门nor_2的一个输入端连接到反相器inv_l的输出端；同步整流管驱动模块包括MOS管MP5与MN5、M0S管MP6与MN6、M0S管MP7与MN7、MOS管MP8与MN8四对共8个MOS管，两个两输入或非门nor_4、nor_5, 3个两输入与非门nand_3、nand_4、nand_5 及两个反相器 inv_3、inv_4，其中，MOS 管 MP5、MP6、MP7、MP8 的源极连接到电源Vin，MOS管丽5、MN6、丽7、MN8的源极连接到地，MOS管MP5及丽5的漏极为同步整流管驱动模块的输出信号端口 NG，与主开关管驱动模块的另一输入端口，即两输入或非门nor_2的另一个输入端连接，MOS管MP5的栅极、MP6的漏极及MN6的漏极连接到两输入与非门nand_4的一个输入端，MOS管丽5的栅极、MP8的漏极及MN8的漏极连接到反相器inv_3的输入端，MOS管MP7的漏极及丽7的漏极连接到MP6的栅极，两输入或非门nor_4的一个输入端及nor_5的输出端连接到MOS管MN6的栅极，MOS管MP7的栅极、丽7的栅极及nand_4的另一个输入端连接到nor_4的输出端，两输入或非门nor_4的另一个输入端及两输入与非门nand_5的一个输入端为同步整流管驱动模块的一个输入端，连接PWM控制器输出的同步整流管驱动信号ND，nand_4的输出端及nand_5的另一个输入端连接到MOS管MP8的栅极，MOS管MN8的栅极连接到反相器inv_4的输出端，inv_4的输入端及nand_5的输出端连接到nor_5的一个输入端，nor_5的另一个输入端连接到nand_3的输出端，nand_3的一个输入端为同步整流管驱动模块的另一个输入端，连接主开关管驱动模块的输出信号端口 PG, nand_3的另一个输入端连接到反相器inv_3的输出端。本发明的优点及显著效果(I)本发明通过主开关管驱动模块与同步整流管驱动模块产生交错延时的栅极驱动信号来控制主开关管和同步整流管的导通与关断，产生的栅极驱动信号中存在死区，死区的长短可以通过改变主开关管驱动模块和同步整流管驱动模块内部的门电路的延时来调节，解决了同步整流驱动的死区问题，从而提高电源转换效率。
( 2)本发明所采用的主开关管驱动模块和同步整流管驱动模块的设计中也考虑驱动管的死区问题，加入了驱动管的死区时间，减少了驱动电路的驱动损耗。
图1是本发明驱动电路的总体图；图2是本发明中主开关管MPO驱动模块的电原理图；图3是本发明中同步整流管MNO驱动模块的电原理图；图4是本发明驱动电路与现有技术包括主开关管ΜΡ0、同步整流管MNO、PWM控制器等组成的开关级共同构成的同步整流DC/DC变换器；图5是本发明中PD、 ND、PG和NG端口的仿真波形图。
具体实施例方式如图1，本发明驱动电路包括主开关管驱动模块和同步整流管驱动模块，该驱动电路与图4所示包括主开关管、同步整流管、PWM控制器、电感L、电容C和电阻R组成的开关级共同构成同步整流DC/DC变换器。主开关管驱动模块的输出信号PG与主开关管MPO的栅极连接并连接到同步整流管驱动模块一个输入端，主开关管驱动模块的一个输入端连接PWM控制器的H)信号输出端，同步整流管驱动模块的输出信号NG与同步整流管MNO的栅极连接并连接到主开关管驱动模块的另一个输入端，同步整流管驱动模块的另一个输入端连接PWM控制器的ND信号输出端。如图2，主开关管驱动模块包括MOS管MPl与MNUMOS管MP2与MN2、M0S管MP3与MN3、MOS管MP4与MN4四对共8个MOS管、3个两输入或非门nor_l、nor_2、nor_3、两个两输入与非门nand_l、nand_2以及两个反相器inv_l、inv_2 ;M0S管MP1、MP2、MP3、MP4的源极连接到电源Vin，MOS管丽1、丽2、丽3、MN4的源极连接到地，MOS管MPl及丽I的漏极为主开关管驱动模块的输出信号端口 PG，M0S管MPl的栅极、MP2的漏极及丽2的漏极连接到反相器inv_l的输入端，MOS管丽I的栅极、MP4的漏极及MN4的漏极连接到两输入或非门nor_3的一个输入端，MOS管MP3的漏极及丽3的漏极连接到MOS管MP2的栅极，两输入或非门nor_l的一个输入端及nor_3的输出端连接到MOS管丽2的栅极，MOS管MP3的栅极、MN3的栅极及两输入与非门nand_l的一个输入端连接到两输入或非门nor_l的输出端，两输入或非门nor_l的另一个输入端及nand_2的一个输入端为主开关管驱动模块的一个输入端，连接PWM控制器的F1D信号输出端,两输入与非门nand_l的输出端及nand_2的另一个输入端连接到MOS管MP4的栅极，MOS管MN4的栅极连接到反相器inv_2的输出端，反相器inv_2的输入端及两输入与非门nand_2的输出端连接到两输入或非门nor_3的另一个输入端，两输入与非门nand_l的另一个输入端连接到两输入或非门nor_2的输出端，两输入或非门nor_2的一个输入端连接到反相器inv_l的输出端。如图3，同步整流管驱动模块包括MOS管MP5与MN5、M0S管MP6与MN6、M0S管MP7与丽7、MOS管MP8与MN8四对共8个MOS管,两个两输入或非门nor_4、nor_5, 3个两输入与非门 nand_3、nand_4、nand_5 及两个反相器丨鮮_3、丨鮮_4，其中，1 )5管1^5、]\^6、]\^7、]\^8的源极连接到电源Vin，MOS管丽5、MN6、丽7、MN8的源极连接到地，MOS管MP5及丽5的漏极为同步整流管驱动模块的输出信号端口 NG，与主开关管驱动模块的另一输入端口，即两输入或非门nor_2的另一个输入端连接，MOS管MP5的栅极、MP6的漏极及MN6的漏极连接到两输入与非门nand_4的一个输入端，MOS管丽5的栅极、MP8的漏极及MN8的漏极连接到反相器inv_3的输入端，MOS管MP7的漏极及丽7的漏极连接到MP6的栅极，两输入或非门nor_4的一个输入端及nor_5的输出端连接到MOS管MN6的栅极，MOS管MP7的栅极、丽7的栅极及nand_4的另一个输入端连接到nor_4的输出端，两输入或非门nor_4的另一个输入端及两输入与非门nand_5的一个输入端为同步整流管驱动模块的一个输入端，连接PWM控制器的ND信号输出端，nand_4的输出端及nand_5的另一个输入端连接到MOS管MP8的栅极，MOS管MN8的栅极连接到反相器inv_4的输出端，inv_4的输入端及nand_5的输出端连接到nor_5的一个输入端，nor_5的另一个输入端连接到nand_3的输出端，nand_3的一个输入端为同步整流管驱动模块的另一个输入端，连接主开关管驱动模块的输出信号端口PG, nand_3的另一个输入端连接到反相器inv_3的输出端。如图4，本发明包括主开关管驱动模块和同步整流管驱动模块构成的驱动电路与现有技术包括主开关管MPO、同步整流管MNO、PWM控制器、电感L、电容C和电阻R构成的开关级共同构成了同步整流DC/DC变换器。主开关管MPO的源极连接到电源Vin，同步整流管MNO的源极、电容C的一端以及电阻R的一端均连接到地，主开关管MPO的漏极及同步整流管MNO的漏极连接到电感L的一端，电感L的另一端、电容C的另一端、电阻R的另一端与PWM控制器的输入端连接，此端口也是DC/DC变换器的输出端Vout。主开关管MPO的栅极连接到主开关管驱动模块的输出端口 PG，同步整流管MNO的栅极连接到同步整流管驱动模块的输出端口 NG，PWM控制器的输出端H)连接到主开关管驱动模块的一个输入端口，主开关管驱动模块的另一输入端口连接NG。PWM控制器的输出端连ND连接同步整流管驱动模块的一个输入端口，同步整流管驱动模块的另一输入端口连接PG。假定PWM控制器产生的两个输出波形(H)和ND)是相同的，不存在延时，驱动电路的工作原理如下主开关管驱动模块中的MPl与丽1、MP2与丽2、MP3与丽3、MP4与MN4四对MOS管以及同步整流管驱动模块中的MP5与MN5、MP6与MN6、MP7与MN7、MP8与MN8四对MOS管均分别起反相器作用。当H)和ND为低电平时，在同步整流管驱动模块中，nand_5输出为高电平，nor_5输出为低电平，所以nor_4输出为高电平，MP7与丽7输出为低电平，MP6与MN6输出为高电平，所以nand_4输出为低电平，MP8与MN8输出为高电平，所以MP5与丽5输出NG为低电平；在主开关管驱动模块中，nand_2输出为高电平，nor_3输出为低电平,所以nor_l输出为高电平，MP3与丽3输出为低电平，MP2与丽2输出为高电平，inv_l输出为低电平，由于NG为低电平，则nor_2输出为高电平，所以nand_l输出为低电平，MP4与MN4输出为高电平，所以MPl与丽I输出PG为低电平。同理，当H)和ND为高电平时，在主开关管驱动模块中，nor_l输出为低电平，MP3与丽3输出为高电平，nand_l输出为高电平，则nand_2输出为低电平，inv_2输出为高电平，所以MP4与MN4输出为低电平，则nor_3输出为高电平，MP2与丽2输出为低电平，所以MPl与丽I输出PG为高电平。在同步整流管驱动模块中，nor_4输出为低电平，MP7与丽7输出为高电平，nand_4输出为高电平，则nand_5输出为低电平，inv_4输出为高电平，所以MP8与MN8输出为低电平，inv_3输出为高电平，由于PG为高电平，则nand_3输出为低电平，nor_5输出为高电平，MP6与MN6输出为低电平，所以MP5与丽5输出NG为高电平。
综上所述，当H)和ND为低电平时，同步整流管驱动模块的输出端NG先跳变为低电平，然后主开关管驱动模块的输出端PG跳变为低电平；当 和ND为高电平时，主开关管驱动模块的输出端PG先跳变为高电平，然后同步整流管驱动模块的输出端NG跳变为高电平。PD、ND、PG和NG端口的仿真波形图如图5所示。PG和NG之间的死区时间是由主开关管驱动模块与同步整流管驱动模块内部的门电路的延时产生的，这个延时时间可以调节到最优死区时间。同时MPl与丽1、MP2与丽2、MP4与MN4、MP5与丽5、MP6与丽6和MP8与MN8在工作过程中也不能同时导通，存在死区时间，减少了驱动电路的驱动损耗。
权利要求
1.一种同步整流DC/DC变换器的驱动电路，该驱动电路与包括主开关管、同步整流管、PWM控制器、电感L、电容C和电阻R组成的开关级共同构成同步整流DC/DC变换器，其特征在于驱动电路包括主开关管驱动模块和同步整流管驱动模块，主开关管驱动模块的输出信号PG与主开关管的栅极连接并连接到同步整流管驱动模块一个输入端，主开关管驱动模块的一个输入端连接PWM控制器输出的主开关管驱动信号PD，同步整流管驱动模块的输出信号NG与同步整流管的栅极连接并连接到主开关管驱动模块的另一个输入端，同步整流管驱动模块的另一个输入端连接PWM控制器输出的同步整流管驱动信号ND ； 主开关管驱动模块包括MOS管MPl与MNl、MOS管MP2与MN2、MOS管MP3与MN3、MOS管MP4与MN4四对共8个MOS管、3个两输入或非门nor_l、nor_2、nor_3、两个两输入与非门nand_l、nand_2以及两个反相器inv_l、inv_2 ;M0S管MP1、MP2、MP3、MP4的源极连接到电源Vin，MOS管丽1、丽2、丽3、MN4的源极连接到地，MOS管MPl及丽I的漏极为主开关管驱动模块的输出信号端口 PG，MOS管MPl的栅极、MP2的漏极及丽2的漏极连接到反相器inv_l的输入端，MOS管丽I的栅极、MP4的漏极及MN4的漏极连接到两输入或非门nor_3的一个输入端，MOS管MP3的漏极及丽3的漏极连接到MOS管MP2的栅极，两输入或非门nor_l的一个输入端及nor_3的输出端连接到MOS管丽2的栅极，MOS管MP3的栅极、丽3的栅极及两输入与非门nand_l的一个输入端连接到两输入或非门nor_l的输出端，两输入或非门nor_l的另一个输入端及nand_2的一个输入端为主开关管驱动模块的一个输入端，连接PWM控制器输出的主开关管驱动信号H)，两输入与非门nand_l的输出端及nand_2的另一个输入端连接到MOS管MP4的栅极，MOS管MN4的栅极连接到反相器inv_2的输出端，反相器irw_2的输入端及两输入与非门nand_2的输出端连接到两输入或非门nor_3的另一个输入端，两输入与非门nand_l的另一个输入端连接到两输入或非门nor_2的输出端，两输入或非门nor_2的一个输入端连接到反相器inv_l的输出端； 同步整流管驱动模块包括MOS管MP5与丽5、MOS管MP6与MN6、MOS管MP7与丽7、MOS管MP8与MN8四对共8个MOS管，两个两输入或非门nor_4、nor_5, 3个两输入与非门nand_3、nand_4、nand_5 及两个反相器 inv_3、inv_4，其中，MOS 管 MP5、MP6、MP7、MP8 的源极连接到电源Vin，MOS管丽5、MN6、丽7、MN8的源极连接到地，MOS管MP5及丽5的漏极为同步整流管驱动模块的输出信号端口 NG，与主开关管驱动模块的另一输入端口，即两输入或非门nor_2的另一个输入端连接，MOS管MP5的栅极、MP6的漏极及MN6的漏极连接到两输入与非门nand_4的一个输入端，MOS管丽5的栅极、MP8的漏极及MN8的漏极连接到反相器inv_3的输入端，MOS管MP7的漏极及丽7的漏极连接到MP6的栅极，两输入或非门nor_4的一个输入端及nor_5的输出端连接到MOS管MN6的栅极，MOS管MP7的栅极、丽7的栅极及nand_4的另一个输入端连接到nor_4的输出端，两输入或非门nor_4的另一个输入端及两输入与非门nand_5的一个输入端为同步整流管驱动模块的一个输入端，连接PWM控制器输出的同步整流管驱动信号ND，nand_4的输出端及nand_5的另一个输入端连接到MOS管MP8的栅极，MOS管MN8的栅极连接到反相器inv_4的输出端，inv_4的输入端及nand_5的输出端连接到nor_5的一个输入端，nor_5的另一个输入端连接到nand_3的输出端，nand_3的一个输入端为同步整流管驱动模块的另一个输入端，连接主开关管驱动模块的输出信号端口 PG, nand_3的另一个输入端连接到反相器inv_3的输出端。
全文摘要
一种同步整流DC/DC变换器的驱动电路，该驱动电路与包括主开关管、同步整流管、PWM控制器、电感L、电容C和电阻R组成的开关级共同构成同步整流DC/DC变换器。驱动电路包括主开关管驱动模块和同步整流管驱动模块，主开关管驱动模块的输出信号PG与主开关管的栅极连接并连接到同步整流管驱动模块一个输入端，主开关管驱动模块的一个输入端连接PWM控制器的PD信号输出端，同步整流管驱动模块的输出信号NG与同步整流管的栅极连接并连接到主开关管驱动模块的另一个输入端，同步整流管驱动模块的另一个输入端连接PWM控制器的ND信号输出端。
文档编号H02M3/155GK103051183SQ201210544700
公开日2013年4月17日 申请日期2012年12月14日 优先权日2012年12月14日
发明者徐申, 杨淼, 高庆, 苏军, 孙伟锋, 陆生礼, 时龙兴 申请人:东南大学