同步整流控制器和使用同步整流控制器的功率变换器的制造方法

同步整流控制器和使用同步整流控制器的功率变换器的制造方法
【专利摘要】本公开涉及同步整流控制器和使用同步整流控制器的功率变换器。一个技术问题是解决与现有技术中存在的一个或更多个问题相关的问题。在一个形式中，同步整流控制器包括驱动钳位调整端子；驱动端子；钳位电压发生器电路，其耦合到所述驱动钳位调整端子以用于在所述驱动钳位调整端子处测量信号并且提供具有由所述信号确定的值的钳位电压；以及驱动器，其用于在驱动信号的活动期期间以与所述钳位电压相关的电压将驱动信号提供到所述驱动端子。根据本实用新型所公开的同步整流器变换器可以提供较低的电阻电流路径，从而减少跨二极管损失的功率。
【专利说明】同步整流控制器和使用同步整流控制器的功率变换器
【技术领域】
[0001]本公开一般涉及功率变换器，且更具体来说涉及具有同步整流器的功率变换器。【背景技术】
[0002]同步整流器提供生成电子装置(例如，膝上型计算机的电源)的所需的低操作电压和高电流的有效方法。同步整流器用于多种拓扑结构，包括正激变换器、反激变换器、降压变换器、推挽变换器、半桥变换器、电感-电感-电容(LLC)变换器等。例如，在采用同步整流器的LLC反激变换器中，功率晶体管替换二次侧二极管以获得较低的接通状态电压降。同步整流器使用金属氧化物半导体场效应晶体管(MOSFET)而不是二极管，以避免接通二极管的电压降，这可能会减少变换器效率。例如，加偏压于N-沟道MOSFET同步整流器以在二极管将从阳极到阴极导电时从源极到漏极导电，相反地，在二极管将从阴极到阳极阻断时变得不导电以阻断漏极到源极的电压。为了减少导通电阻，MOSFET变大，这增加了充电与放电栅极所需的能量。
实用新型内容
[0003]本实用新型的一个技术问题是解决与现有技术中存在的一个或更多个问题相关的问题。
[0004]本实用新型的一个方面涉及一种同步整流控制器，其包括:驱动钳位调整端子；驱动端子；耦合到该驱动钳位调整端子以用于测量该驱动钳位调整端子处的信号并且提供具有由该信号确定的值的钳位电压的钳位电压发生器电路；以及用于在该驱动信号的活动期期间以与该钳位电压相关的电压将驱动信号提供到该驱动端子的驱动器。
[0005]根据本实用新型的一个方面，该钳位电压发生器电路包括:具有耦合到该驱动钳位调整端子的输入端子，以及输出端子的测量电路；以及具有耦合到该测量电路的该输出端子的输入端子、用于接收取样信号的控制输入端子、以及用于提供该钳位电压的输出端子的取样保持电路。
[0006]根据本实用新型的一个方面，该测量电路包括:用于在该驱动钳位调整端子上提供调节电压，并且在该测量电路的该输出端子上提供与流入该驱动钳位调整端子的电流成比例的电压的电压调节器。
[0007]根据本实用新型的一个方面，取样保持电路包括:具有耦合到该测量电路的该输出端子的输入端子、以及输出端子的模拟-数字变换器；具有耦合到该模拟-数字变换器的该输出端子的输入端子、用于接收该取样信号的控制输入端子、以及输出端子的存储器；以及具有耦合到该存储器的该输出端子的输入端子、以及用于提供该钳位电压的输出端子的数字-模拟变换器。
[0008]根据本实用新型的一个方面，该同步整流控制器进一步包括:用于在驱动信号的不活动期期间提供取样信号的相位检测电路，其中该钳位电压发生器电路在该取样信号是活动信号时进一步测量该驱动钳位调整端子处的该信号。[0009]根据本实用新型的一个方面，该同步整流控制器进一步包括:电流感测端子，其中该相位检测电路耦合到该电流感测端子并且响应于检测到来自该电流感测端子的实质上零电流而提供该取样信号。
[0010]根据本实用新型的一个方面，该同步整流控制器包括:具有耦合到该驱动钳位调整端子的输入端子、以及用于提供禁用信号的输出端子的触发逻辑电路，其中该驱动器响应于该禁用信号而以参考电压提供该驱动信号。
[0011]根据本实用新型的一个方面，该钳位电压发生器电路和该驱动器被组合在单个集成电路中。
[0012]根据本实用新型的一个方面，提供一种功率变换器，其包括:具有第一电流电极、用于接收驱动信号的控制电极、以及第二电流电极的整流器晶体管；以及具有第一端子的同步整流控制器，该第一端子耦合到该整流器晶体管的该控制电极以用于交替地提供处于活动状态和不活动状态的该驱动信号，该同步整流控制器将处于该活动状态的该驱动信号钳位于由驱动钳位调整端子处的信号确定的电压。
[0013]根据本实用新型的一个方面，该功率变换器进一步包括:具有一次绕组、耦合到该同步整流控制器的二次绕组，以及核心的变压器，该二次绕组具有用于将输出电流传导到负载的第一端子和第二端子；具有耦合到该驱动钳位调整端子的输出端子以用于提供与该输出电流成比例的调整电流的可变电流源；以及具有耦合到该驱动钳位调整端子的第一端子、以及耦合到参考端子的第二端子的电阻器。
[0014]根据本实用新型的方面，所公开的同步整流器变换器可以提供较低的电阻电流路径，从而减少跨二极管损失的功率。
【专利附图】

【附图说明】
[0015]通过参考附图，可以更好地理解本公开，并且其众多的特征和优势对本领域技术人员而言将显而易见，附图中:
[0016]图1以局部框图和局部示意图的形式图示在现有技术中已知的同步整流器变换器；
[0017]图2图示可用于理解图1的同步整流器变换器的曲线图；
[0018]图3以局部框图和局部示意图的形式图示根据本实用新型的一个实施方案的包括同步整流控制器的功率变换器；
[0019]图4以局部框图和局部示意图的形式图示图3的同步整流控制器；
[0020]图5以示意图的形式图示图4的驱动器；
[0021]图6图示可用于理解图3的功率变换器的操作的时序图；
[0022]图7以局部框图和局部示意图的形式图示根据另一实施方案的功率变换器；以及
[0023]图8以局部框图和局部示意图的形式图示根据又一实施方案的功率变换器。
[0024]相同参考符号在不同图中的使用指示类似或相同的项目。
【具体实施方式】
[0025]图1以局部框图和局部示意图的形式图示在现有技术中已知的同步整流器变换器100。同步整流器变换器100 —般包括一次侧SMPSl 10、变压器120、电容器130、负载140、晶体管150和二极管160, 二极管160为肖特基(Schottky) 二极管,但也可以是晶体管150的体二极管。
[0026]一次侧SMPS110具有第一输出端子和第二输出端子。变压器120包括一次绕组122、二次绕组124和核心126。一次绕组122具有连接到一次侧SMPS110的第一输出端子的第一端子以及连接到一次侧SMPS110的第二输出端子的第二端子。二次绕组124具有第一端子和第二端子。
[0027]电容器130具有连接到二次绕组124的第一端子的第一端子以及连接到接地的第二端子。负载140具有连接到二次绕组124的第一端子的第一端子以及连接到接地的第二端子。
[0028]晶体管150具有用于接收标记为“DRV”的驱动电压的控制电极、连接到接地的第一电流电极、连接到二次绕组124的第二端子的第二电流电极，以及连接到接地的大块电极(bulk electrode)。二极管160具有连接到接地的阳极以及连接到二次绕组124的第二端子的阴极。
[0029]在操作中，一次侧SMPSl 10控制来自输入电压源的电流通过变压器120的一次绕组的传导以调节跨负载140出现的标记为“V0UT”的输出电压。当一次侧SMPS110传导通过一次绕组122的电流时，增加的电流(di/dt>0)建立核心126中的磁通量，其倾向于感生二次绕组124中的电流。二次绕组124在其第二端子与其第一端子之间形成正电压。整流器晶体管150断开，并且能量在二次绕组124中构建。在这个阶段，电容器130通过将电流提供到负载140中来维持V0UT。当一次侧SMPS110停止通过一次绕组122的电流的传导时，减少的电流(di/dt〈0)反转二次绕组124的极性并且使二次绕组124的第二端子上的电压降到低于接地。整流器晶体管150接通，从而允许电流流过二次绕组124进入电容器130和负载140。
[0030]图1中未示出的同步整流控制器基于二次绕组124中的电感器的极性而接通和断开晶体管150。晶体管150具有低导通电阻，并且跨晶体管150的电压降小于二极管的电压降，从而允许变换器以更高的效率操作。然而，为了实现低导通电阻，晶体管150必须是大的并且变换器100需要大量的能量以充电与放电晶体管150的栅极。
[0031]图2图示可用于理解图1的同步整流控制器100的曲线图200。水平轴表示以安培(A)为单位的负载的输出电流(从OA至20A)，并且垂直轴表示以瓦特(W)为单位的由同步整流器MOSFET消耗的功率(系统损失)(从OW至1.8W)。相关点位于水平轴上的14A和垂直轴上的大约0.9W。
[0032]在操作中，波形210表示使用第一 DRV电压的同步整流器MOSFET的功率消耗对电流的关系曲线，并且波形220表示使用第二较高的DRV电压的同步整流器MOSFET的功率消耗对电流的关系曲线。波形210表示应用于LLC反激变换器中的可商购的SRM0SFET的6伏特的DRV电压，并且波形220表示应用于LLC反激变换器中的可商购的SR MOSFET的12伏特的DRV电压。
[0033]
【发明者】发现，如果其可以改变DRV信号的活动(active)电压电平，那么其可以增加同步整流器变换器的效率。变换器100消耗大量的功率来充电与放电晶体管150的栅极，从而尤其在轻负载条件下减少变换器效率。在大约0.9W下，当输出电流小于14A(负载140的中间值和小值)时，控制电极上的较低电压提供同步整流器MOSFET的更高效的整体效率管理。
[0034]图3以局部框图和局部示意图的形式图示根据本实用新型的一个实施方案的包括同步整流控制器370的功率变换器300。功率变换器300 —般包括一次侧SMPS310、变压器320、电容器330、负载340、包括体二极管360的整流器晶体管350、同步整流控制器370和电阻器380。
[0035]—次侧SMPS310具有第一输出端子和第二输出端子。变压器320包括标记为“prim”的一次绕组322、标记为“sec”的二次绕组324以及核心326。一次绕组322具有连接到一次侧SMPS310的第一输出端子的第一端子以及连接到一次侧SMPS310的第二输出端
子的第二端子。二次绕组324具有第一端子和第二端子。
[0036]电容器330具有连接到二次绕组324的第一端子的第一端子以及连接到接地的第二端子。负载340具有连接到二次绕组324的第一端子的第一端子以及连接到接地的第二端子。
[0037]整流器晶体管350具有控制电极、连接到接地的第一电流电极、连接到二次绕组324的第二端子的第二电流电极，以及连接到接地的大块电极。二极管360具有连接到整流器晶体管350的第一电流电极的阳极以及连接到整流器晶体管350的第二电流电极的阴极。在其它实施方案中，可以用浮动配置连接包括整流器晶体管350和控制器370的整个同步整流系统，例如，通过在负载340的正侧连接整个同步整流系统。
[0038]同步整流控制器370具有连接到二次绕组324的第二端子的标记为“CS”的输入端子、用于将驱动电压提供到整流器晶体管350的控制电极的标记为“DRV”的输出端子、标记为“GND”的接地端子，以及用于提供标记为“ Iadj ”的电流的标记为“DRV_CLAMP_ADJUST”的输出端子。电阻器380具有连接到DRV_CLAMP_ADJUST输出端子的第一端子以及连接到接地的第二端子。
[0039]在操作中，如同在图1的同步整流器100中，一次侧SMPS310通过控制电流流过一次绕组322而调节跨负载340的电压。然而，不同于同步整流器100，控制器370允许根据应用改变DRV信号的电压。控制器370调节DRV_CLAMP_ADJUST端子上的电压并且测量从这个端子流出的电流。功率变换器300使用利用电阻器380的静态编程以确定Iadj的电平并且因此确定DRV的活动电平。功率变换器300的静态编程可用于例如倾向于用中负载和轻负载操作的应用。
[0040]图4以局部框图和局部示意图的形式图示图3的同步整流控制器370。同步整流控制器370 —般包括电流感测(CS)端子401、标记为“触发/禁用+DRV_CLAMP_ADJUST”的驱动钳位调整端子402、标记为“V。。”的电源端子403、驱动(DRV)端子404、接地(GND)端子405、内部参考420、相位检测电路430、钳位电压发生器电路440、触发逻辑电路460以及驱动器470。
[0041 ] 内部参考420具有用于提供参考电压的输出、连接到接地端子405的输入，以及连接到电源端子403的输入。相位检测电路430具有连接到电流感测端子401的输入、用于从内部参考420接收参考电压的输入、连接到接地端子405的输入、用于提供标记为“取样”的信号的输出，以及用于提供电流感测信号的输出。
[0042]钳位电压发生器电路440包括测量电路442和取样保持电路444。测量电路442具有连接到驱动钳位调整端子402的输入，以及输出。取样保持电路444包括模拟-数字(A/D)变换器450、存储器452以及数字-模拟变换器454。模拟-数字变换器450具有连接到测量电路442的输出的输入，以及输出。存储器452具有连接到模拟-数字变换器450的输出的第一输入、用于接收取样信号的第二输入，以及输出。数字-模拟变换器(D/A)454具有连接到存储器452的输出的输入，以及用于提供钳位电压的输出。在取样保持电路444中，A/D变换器450和D/A变换器454为多位变换器。
[0043]触发逻辑电路460具有连接到驱动钳位调整端子402的输入、用于从内部参考420接收参考电压的输入、连接到接地端子405的输入，以及用于提供禁用信号的输出。
[0044]驱动器470具有用于从相位检测电路430接收电流感测信号的电流感测(CS)输入、用于从数字-模拟变换器454接收钳位电压的标记为“Vclamp”的输入、用于从触发逻辑电路460接收禁用信号的禁用输入、用于从内部参考420接收参考电压的标记为“Vdd”的输入、连接到电源端子403的Vcc输入、连接到接地端子405的GND输入，以及连接到驱动端子404的输出。
[0045]在操作中，根据特定应用，系统将大范围的Vcc电压提供到同步整流控制器370的电源端子403。内部参考420将稳定的参考电压提供到同步整流控制器370的内部电路。例如，相位检测电路430、钳位电压发生器电路440、触发逻辑电路460和驱动器470提供灵敏的测量、检测和电压生成功能。内部参考420在大范围的负载需求、电源波动和温度变化内提供稳定的电压。内部参考420为内部电路提供稳定的电源。内部参考420也提供对驱动器470的电源管理的控制，并且提供参考电压以精确生成在驱动端子404处提供的所要的钳位电压。
[0046]在驱动信号的活动期期间，当整流器晶体管350处于接通状态时，相位检测电路430将活动信号提供到驱动器470的CS端子，同时检测流过电流感测端子401上的整流器晶体管350的电流的特定值。此外，钳位电压发生器电路440将钳位电压提供到驱动器470的Vclamp端子，驱动器470具有由在驱动信号的不活动(inactive)期期间测量的信号确定的值。例如，钳位电压发生器电路440测量流过电阻器380的Iadj电流信号。通过以与钳位电压相关的电压将驱动信号提供到DRV端子，驱动器470驱动整流器晶体管350接通。
[0047]在活动期的某一时间期间，在CS端子上，相位检测电路430检测流过整流器晶体管350的实质上零电流并且将不活动信号提供到驱动器470的CS端子。驱动器470将驱动电压提供到处于不活动状态的DRV端子以切断整流器晶体管350。
[0048]或者，系统控制逻辑在驱动钳位调整端子402上提供高于定义的触发阈值电压的活动禁用信号，以例如进入待机模式或电源管理模式。触发逻辑460迅速地响应于活动禁用信号以将活动禁用信号提供到驱动器470。驱动器470将驱动电压提供到处于不活动状态的DRV端子以切断整流器晶体管350。
[0049]在不活动期中，在检测到来自电流感测端子401的实质上零电流后的延迟，相位检测电路430将活动取样信号提供到钳位电压发生器电路440。在驱动器470驱动处于不活动状态的整流器晶体管350的栅极后的某一时间并且在驱动器470驱动处于不活动状态的整流器晶体管350的栅极时，钳位电压发生器电路440测量驱动钳位调整端子402处的信号。钳位电压发生器电路440调节驱动钳位调整端子402上的电压，同时测量进入端子中的电流以确定钳位电压。
[0050]当相位检测电路430将活动取样信号提供到取样保持电路444时，钳位电压发生器电路440进一步测量驱动钳位调整端子402处的信号。测量电路442 —般包括电压调节器，其用于提供低于触发阈值的调节的电压电平。测量电路442将其输出端子上的电压提供到模拟-数字变换器450，所述电压与从驱动钳位调整端子402流出的电流成比例。模拟-数字变换器450将电压变换为特定代码(例如，二进制码)，并且将代码提供到存储器452(取样保持电路444的“取样”)。相位检测电路430将活动取样信号提供到存储器452，并且对于驱动信号(取样保持电路444的“保持”)的不活动期的每个周期，存储器452在每个活动取样信号处动态地存储更新的代码。数字-模拟变换器454将代码变换为钳位电压并且将钳位电压提供到驱动器470的Vclamp。
[0051]通过操作取样保持电路系统以在每个活动取样信号处动态地存储更新的代码，以逐周期地在输出驱动器端子上提供精确的钳位电压，同步整流控制器根据反映负载的特性的测量信号精确地提供驱动信号。通过在同一端子上共享触发功能和驱动钳位调整功能，并且通过在驱动信号的不活动期期间测量驱动钳位调整功能，在有竞争性的低引脚数集成电路中实施同步整流控制器。
[0052]图5以示意图的形式图示图4的驱动器470。驱动器470 —般包括电源(Vcc)端子501、参考电压(Vdd)端子502、钳位电压(Vclamp)端子503、标记为“DRV_in”的驱动输入端子504、接地(GND)端子505、驱动(DRV)端子506、晶体管510 (其为M0SFET)、晶体管520 (其为MOSFET)、反相器530、反相器540、反相器550、晶体管560 (其为被定义为在两个N型掺杂层之间具有P型掺杂层的半导体的NPN双极晶体管)、晶体管570 (其为被定义为在两个P型掺杂层之间具有N型掺杂层的半导体的PNP双极晶体管)，以及标记为“Cboost”的电容器580。
[0053]晶体管510具有栅极、连接到电源端子501的漏极、连接到驱动端子506的源极，以及连接到源极的大块电极。晶体管520具有栅极、连接到驱动端子506的漏极、连接到接地端子505的源极，以及连接到接地端子505的大块电极。反相器530具有连接到驱动输入端子504的输入、连接到参考电压端子502的输入、连接到接地端子505的输入，以及输出。反相器540具有连接到反相器530的输出的输入、用于接收功率的输入、连接到接地端子505的输入，以及连接到晶体管510的栅极的输出。反相器550具有连接到驱动输入端子504的输入、连接到参考电压端子502的输入、连接到接地端子505的输入，以及连接到晶体管520的栅极的输出。晶体管560具有连接到钳位电压端子503的基极、连接到电源端子501的集电极，以及用于将功率提供到反相器540的发射极。晶体管570具有连接到钳位电压端子503的基极、连接到接地端子505的集电极，以及连接到反相器540的输出的发射极。电容器580具有连接到晶体管560的发射极的第一端子，以及连接到驱动端子506的第二端子。
[0054]在操作中，内部参考420将正参考电压提供到参考电压端子502。在不活动期期间，相位检测电路430或触发逻辑电路460将接地参考电压提供到驱动输入端子504。反相器550将正参考电压提供到晶体管520以接通晶体管520。反相器530将正参考电压提供到反相器540的输入以断开晶体管510。驱动器470将驱动电压提供到处于不活动状态的驱动端子506以切断整流器晶体管350。
[0055]在活动期期间，相位检测电路430将特定正电压提供到驱动输入端子504。反相器550将接地参考电压提供到晶体管520的栅极以断开晶体管520。反相器530将接地参考电压提供到反相器540的输入并且反相器540的输出接通晶体管510。晶体管510在驱动端子506上提供斜坡活动电压，驱动端子506在电容器580的第一端子上提供斜坡自举电压。电容器580将自举电压提供到功率反相器540以增加晶体管510的栅极上的活动驱动电压。
[0056]钳位电压发生器电路440将钳位电压提供到钳位电压端子503、晶体管560的基极以及晶体管570的基极。晶体管560和晶体管570与反相器540操作而以与钳位电压相关的电压将驱动信号提供到驱动端子506。具体来说，电容器580将电容器580的第一端子上的电压自举到电压电平，这个电压电平为钳位电压端子503上的钳位电压和跨晶体管570的电压的函数。驱动器470将驱动电压提供到处于活动状态的驱动端子506以接通整流器晶体管350。反相器540建立与驱动端子506的电压差以进一步钳位(clamp)驱动端子 506。
[0057]通过提供与钳位电路系统合作的自举电路系统，驱动器470可以根据应用将精确的电压提供到整流器晶体管的控制电极。
[0058]图6图示可用于理解图3的功率变换器300的操作的时序图600。水平轴表示以微秒(μ sec)为单位的时间，并且垂直轴表示以伏特(V)为单位的振幅。图表600图示相关六个波形。波形610标记为“Vds”，波形620标记为DRV，波形630标记为“TRIG_BLANK”，波形640标记为“ΜΙΝ_Τ0Ν”，波形650标记为“MIN_T0FF”，并且波形660标记为“CLAMP_ADJ_SAMPLE”。
[0059]在操作中，同步整流控制器370在驱动信号的活动期期间在DRV端子上提供活动电压，并且替代地在驱动信号的不活动期期间在DRV端子上提供不活动驱动电压(波形620)。在DRV端子上的活动电压驱动控制电极(波形620的活动期)时，Vds电压(跨整流器晶体管350的第一电流电极和第二电流电极的漏极-源极电压)实质上等于接地参考，并且在DRV端子上的不活动电压驱动控制电极(波形620的不活动期)时，Vds电压上升到低于体二极管360的击穿电压的正电压。触发空白期(波形630)的上升沿和下降沿由整流器晶体管350的最小接通时间(波形640)和整流器晶体管350的最小断开时间(波形650)安全保护。
[0060]例如，当相位检测电路430检测到流过整流器晶体管350的实质上零电流时，同步整流控制器370使DRV信号保持不活动达最小断开时间以提供抗扰性并且防止控制器370错误地接通整流器晶体管350。此外，在驱动信号的不活动期期间，在等待至少最小断开时间后，相位检测电路430将取样信号(波形660)提供到钳位电压发生器电路440。存储器452存储表示钳位电压的代码直到下一个取样周期为止。相位检测电路430提供取样信号作为短脉冲，这是因为在驱动信号的活动期期间，触发逻辑460监控作为触发输入的驱动钳位调整端子402。
[0061]图7以局部框图和局部示意图的形式图示根据另一实施方案的功率变换器700。功率变换器700 —般包括一次侧SMPS310、变压器320、电容器330、负载340、包括二极管360的整流器晶体管350、同步整流控制器370以及可变电流源710。
[0062]电容器330具有连接到二次绕组324的第一端子的第一端子和连接到整流器晶体管350的第一电流电极以及同步整流控制器370的标记为GND的端子的第二端子。
[0063]可变电流源710包括被称为“双NPN”720的一对匹配晶体管、电阻器730、电阻器740以及电阻器750。双NPN720包括晶体管722 (其为NPN双极晶体管)以及晶体管724 (其为NPN双极晶体管)。在功率变换器700中，例如，使用可商购自安森美半导体(ONSemiconductor)的零件号码 BC846BDW 来实施双 NPN720。
[0064]晶体管722具有基极、连接到基极的集电极，以及连接到接地的发射极。晶体管724具有连接到晶体管722的基极的基极、用于接收电流Iadj的集电极，以及发射极。
[0065]电阻器730具有连接到二次绕组324的第一端子的第一端子以及连接到晶体管722的公共基极和集电极端子的第二端子。电阻器740具有连接到电容器330的第二端子的第一端子以及连接到接地的第二端子。电阻器750具有连接到电容器330的第二端子的第一端子以及连接到晶体管724的发射极的第二端子。
[0066]在操作中，功率变换器700提供DRV电压的动态控制以允许在轻负载条件下效率的提高。电流镜720基于跨电阻器740的电压降增加Iadj，跨电阻器740的电压降又基于1ut和负载340的条件而增加。如果负载340处于轻负载条件下，那么电流镜电路710减少Iadj以使SR控制器370减少M0SFET350的DRV电压，并且因此提高效率。
[0067]图8以局部框图和局部示意图的形式图示根据替代实施方案的包括同步整流控制器370和反馈调节器820的功率变换器800。功率变换器800 —般包括一次侧SMPS310、变压器320、电容器330、负载340、整流器晶体管350、二极管360、同步整流控制器370、电阻器380、偏压网络810、反馈调节器820以及光电晶体管840。
[0068]偏压网络810包括电阻器812和电阻器814。电阻器812具有连接到二次绕组324的第一端子的第一端子，以及第二端子。电阻器814具有连接到电阻器812的第二端子的第一端子以及连接到接地的第二端子。
[0069]反馈调节器820包括晶体管822 (其为PNP双极晶体管)、晶体管824 (其为PNP双极晶体管)、电阻器826、发光二极管(LED)828、二极管830 (其为可编程的齐纳二极管)。晶体管822具有连接到集电极的基极，以及连接到二次绕组324的第一端子的发射极。晶体管824具有连接到晶体管822的基极的基极、连接到电阻器380的第一端子的集电极，以及连接到二次绕组324的第一端子的发射极。电阻器826具有连接到晶体管822的公共基极和集电极连接的第一端子，以及第二端子。LED828具有连接到电阻器826的第二端子的阳极，以及阴极。二极管830具有连接到接地的阳极、连接到LED828的阴极的阴极，以及连接到电阻器812的第二端子的可调输出电压端子。
[0070]光电晶体管840具有用于接收由光子生成的电子的基极、连接到一次侧SMPS310的输出的集电极，以及连接到接地的发射极。光耦合器由LED828和光电晶体管840形成。
[0071]在操作中，功率变换器800也提供DRV电压的动态控制以允许在轻负载条件下效率的提高，但是另外使用将已经存在用于反激式控制的反馈控制电路810。在功率变换器800中，电阻器812和电阻器814形成分压器，其产生与输出电压成比例的电压。这种阶降式电压控制齐纳二极管830的击穿电压，齐纳二极管830也设置通过晶体管822、电阻器826和光电二极管828的电流。光电二极管828和光电晶体管840为光稱合器的部分，并且功率变换器800将光电二极管828和光电晶体管840用作反馈以控制由一次侧SMPS310切换一次电流。当跨负载340的电压增加时，例如在轻负载条件期间，由电阻器812和电阻器814形成的电压增加，从而增加通过晶体管822的电流。晶体管822和晶体管824为匹配双PNP，并且形成电流镜以将电流分量添加到Iadj。因此，增加的电流通过晶体管824减少Iadj以使SR控制器370减少M0SFET350的DRV电压，并且因此提高效率。
[0072]因此，所公开的同步整流器变换器具有同步整流控制器和整流器晶体管以为二次绕组324提供较低的电阻电流路径，从而减少原本将跨二极管360损失的功率。然而，除管理功率之外，同步整流控制器370根据应用、流过整流器晶体管的电流、测量信号以及负载的特性而提供用于控制整流器晶体管的驱动信号。
[0073]同步整流控制器也根据生成的钳位电压提供驱动信号。同步整流控制器370操作取样保持电路系统以在每个活动取样信号处动态地存储更新的代码，以逐周期地在输出驱动器端子上提供精确的钳位电压。此外，通过提供与钳位电路系统合作的自举电路系统，驱动器输出可以根据应用将精确的电压提供到整流器晶体管的控制电极。
[0074]通过包括电路(例如，电流镜或反馈调节器)，在驱动钳位调整端子处准确地表示输出电流，并且同步整流控制器根据反映负载的特性的测量信号精确地提供驱动信号。
[0075]通过在同一端子上共享触发功能和驱动钳位调整功能，并且通过在驱动信号的不活动期期间测量驱动钳位调整功能，在有竞争性的低引脚数集成电路中实施同步整流控制器。
[0076]以上所公开的主题被认为是说明性的而非限制性的，并且附加权利要求书意图覆盖属于权利要求书的真实范围的所有此类修改、增强和其它实施方案。
[0077]例如，在说明性实施方案中，将Iadj电流示出为从同步整流控制器370的DRV_CLAMP_ADJUST端子流出。在一些实施方案中，Iadj电流可以流入DRV_CLAMP_ADJUST端子，并且同步整流控制器370可以测量其它信号，例如，调整电压值。
[0078]在说明性实施方案中，将内部参考420、相位检测电路430、钳位电压发生器电路440、触发逻辑460以及驱动器470组合在单个集成电路中，但是在其它实施方案中这些电路的不同组合可以被集成在一起。另外，M0SFET350可以与控制器370的其它组件一起被集成到单个集成电路中。
[0079]在说明性实施方案中，可变电流源710和偏压网络810各自表示在同步整流控制器370的DRV_CLAMP_ADJUST端子处的1ut电流。在一些实施方案中，其它电路可以用于提供反馈函数并且可以将负载340的其它表示提供到DRV_CLAMP_ADJUST端子，例如，跨负载340的输出电压(“Vout”)。此外，在DRV_CLAMP_ADJUST端子处的表示信号可以响应于电阻器(例如，电阻器380)的值。
[0080]在说明性实施方案中，驱动器470具有连接到晶体管510的钳位电路系统和自举电路系统。在一些实施方案中，钳位和/或自举电路系统也可以连接到晶体管520，或可以只连接到晶体管520，或可以不连接到晶体管510和晶体管520中的任一个。此外，其它电路配置可以实施钳位和/或自举电路系统。
[0081]在一些实施方案中，电路可以选择性地补偿驱动器470的过程、电压和温度变化。
[0082]因此，在法律允许的最大范围内，本实用新型的范围由以下权利要求书和其等同物的最广泛的容许解释来确定，并且不应受前述详细描述约束或限制。
【权利要求】
1.一种同步整流控制器，其特征在于包括： 驱动钳位调整端子； 驱动端子； 耦合到所述驱动钳位调整端子以用于测量所述驱动钳位调整端子处的信号并且提供具有由所述信号确定的值的钳位电压的钳位电压发生器电路；以及 用于在所述驱动信号的活动期期间以与所述钳位电压相关的电压将驱动信号提供到所述驱动端子的驱动器。
2.如权利要求1所述的同步整流控制器，其特征在于所述钳位电压发生器电路包括： 具有耦合到所述驱动钳位调整端子的输入端子，以及输出端子的测量电路；以及 具有耦合到所述测量电路的所述输出端子的输入端子、用于接收取样信号的控制输入端子、以及用于提供所述钳位电压的输出端子的取样保持电路。
3.如权利要求2所述的同步整流控制器，其特征在于所述测量电路包括：用于在所述驱动钳位调整端子上提供调节电压，并且在所述测量电路的所述输出端子上提供与流入所述驱动钳位调整端子的电流成比例的电压的电压调节器。
4.如权利要求2所述的同步整流控制器，其特征在于取样保持电路包括： 具有耦合到所述测量电路的所述输出端子的输入端子、以及输出端子的模拟-数字变换器； 具有耦合到所述模拟-数字变换器的所述输出端子的输入端子、用于接收所述取样信号的控制输入端子、以及输出端子的存储器；以及 具有耦合到所述存储器的所述输出端子的输入端子、以及用于提供所述钳位电压的输出端子的数字-模拟变换器。
5.如权利要求1所述的同步整流控制器，其特征在于进一步包括： 用于在驱动信号的不活动期期间提供取样信号的相位检测电路， 所述钳位电压发生器电路在所述取样信号是活动信号时进一步测量所述驱动钳位调整端子处的所述信号。
6.如权利要求5所述的同步整流控制器，其特征在于进一步包括： 电流感测端子， 所述相位检测电路耦合到所述电流感测端子并且响应于检测到来自所述电流感测端子的实质上零电流而提供所述取样信号。
7.如权利要求1所述的同步整流控制器，其特征在于进一步包括： 具有耦合到所述驱动钳位调整端子的输入端子、以及用于提供禁用信号的输出端子的触发逻辑电路， 所述驱动器响应于所述禁用信号而以参考电压提供所述驱动信号。
8.如权利要求1所述的同步整流控制器，其特征在于所述钳位电压发生器电路和所述驱动器被组合在单个集成电路中。
9.一种功率变换器，其特征在于包括： 具有第一电流电极、用于接收驱动信号的控制电极、以及第二电流电极的整流器晶体管；以及 具有第一端子的同步整流控制器，所述第一端子耦合到所述整流器晶体管的所述控制电极以用于交替地提供处于活动状态和不活动状态的所述驱动信号，所述同步整流控制器将处于所述活动状态的所述驱动信号钳位于由驱动钳位调整端子处的信号确定的电压。
10.如权利要求9所述的功率变换器，其特征在于进一步包括: 具有一次绕组、耦合到所述同步整流控制器的二次绕组，以及核心的变压器，所述二次绕组具有用于将输出电流传导到负载的第一端子和第二端子； 具有耦合到所述驱动钳位调整端子的输出端子以用于提供与所述输出电流成比例的调整电流的可变电流源；以及 具有耦合到所述驱动钳位调整端子的第一端子、以及耦合到参考端子的第二端子的电阻器。
【文档编号】H02M1/08GK203416160SQ201320555354
【公开日】2014年1月29日 申请日期:2013年9月9日 优先权日:2012年9月21日
【发明者】K·塔斯克, R·司杜勒 申请人:半导体元件工业有限责任公司