级联电池保护电路和系统的制作方法
【专利摘要】本发明提供一种级联电池保护电路，包括级联的多个电芯保护单元，每个电芯保护单元的检测输出端通过第一电阻与相邻下级电芯保护单元的检测输入端相连接；每个电芯保护单元包括：第一电流镜电路、数字控制单元和第二电流镜电路；通过第一电流镜电路的检测输入端检测电路的电压信号，根据电压信号得到下拉电流；根据下拉电流输出第一信号；数字控制单元，用于根据第一信号得到第一状态信号，并将第一状态信号与本级电芯保护单元的放电保护输出信号进行状态判断，得到第一控制信号和第二控制信号；第二电流镜电路，根据第一控制信号和第二控制信号的控制，通过第二电流镜电路的电压检测输出端向下级电芯保护单元输出电压信号。
【专利说明】级联电池保护电路和系统
【技术领域】
[0001]本发明涉及电源管理电路，尤其涉及一种级联电池保护电路和系统。
【背景技术】
[0002]由于锂离子电池具有能量高、电池电压高、工作稳定范围宽、寿命长等优点，已经广泛应用于军事和民用小型电器中，如移动电话，便携式计算机、照相机等，但因其物理特性，在使用过程中，锂电池对充电电流、放点电流、电压和温度要求很严格，一旦超出将在安全和寿命上产生严重后果。因此，锂电池在充放电过程中，需要对其过充电电压、过放点电压、充电限制电流以及放电限制电流等关键参数进行检测和控制，以防止电池过度损耗，同时保证使用中的安全。目前单体锂电池的保护电路已经很成熟，但是对于多节串联的锂电池来讲，组建与其匹配的保护电路有一定的难度。
[0003]在满足电池保护系统的需求情况下，当电池保护系统中需要串联的电芯单元数目增多时，由于电池总电压的升高，需要通过级联多个电池保护芯片单元作为电池保护系统的电池保护电路。
[0004]目前，电池保护系统的电池保护电路，通常在相邻两个电芯单元串联两个电阻和一个场效应晶体管来完成控制充电过压信号或放电过压信号的上传，但是，该电池保护系统至少存在以下缺点:设置电路的成本高，且集成度不够高。
【发明内容】
[0005]本发明的目的在于提供一种级联电池保护电路和系统，通过相邻的两个电芯保护单元的检测输入端和检测输出端来实现充电过压信号的上传，在不增加管脚的基础上，分别复用电芯保护单元的检测输入端和检测输出端，实现放电过压保护信号的上传。
[0006]第一方面，本发明提供了一种级联电池保护的电路，所述电路包括级联的多个电芯保护单元，每个电芯保护单元的检测输出端通过第一电阻与相邻下级电芯保护单元的检测输入端相连接；每个所述电芯保护单元包括:第一电流镜电路、数字控制单元和第二电流镜电路；
[0007]通过所述第一电流镜电路的所述检测输入端检测电路的电压信号，根据所述电压信号得到下拉电流；根据所述下拉电流输出第一信号；
[0008]所述数字控制单元，用于根据所述第一信号得到第一状态信号，并将所述第一状态信号与本级电芯保护单元的放电保护输出信号进行状态判断，得到第一控制信号和第二控制信号；其中所述第一控制信号和第二控制信号互为反相信号；
[0009]所述第二电流镜电路，根据所述第一控制信号和第二控制信号的控制，通过所述第二电流镜电路的电压检测输出端向下级电芯保护单元输出电压信号。
[0010]优选地，所述第一电流镜电路包括:第一 NMOS晶体管N7、第一 PMOS晶体管P1、第二 PMOS晶体管P2和第一恒流源1 ；
[0011]所述第一 NMOS晶体管N7的栅极接地，源极连接所述检测输入端，漏极与所述第一PMOS晶体管Pl的漏极相连接，并与所述第一 PMOS晶体管Pl和第二 PMOS晶体管P2共栅连接；第一 PMOS晶体管Pl和第二 PMOS晶体管P2共栅共源连接，第一 PMOS晶体管Pl的漏极为所述第一电流镜电路的电流输入端，所述第二 PMOS晶体管P2的漏极与所述第一恒流源串联连接，为所述第一电流镜电路的输出端；其中，所述第一 PMOS晶体管Pl和第二 PMOS晶体管P2按第一比例匹配，以使所述流过第二 PMOS晶体管P2的第一电流与所述下拉电流具有第一比例关系；
[0012]通过第一电流与所述第一恒流源1的电流进行竞争，得到第一信号；当所述第一电流的电流值大于所述第一恒流源1的电流值时，所述第一信号为高电平；当所述第一电流的电流值小于所述第一恒流源1的电流值时，所述第一信号为低电平。
[0013]优选地，所述数字控制单元包括，内部逻辑控制子单元、第一逻辑子单元和第二逻辑子单元；
[0014]所述内部逻辑控制子单元，用于产生位置标示信号和所述放电保护输出信号；
[0015]所述第一逻辑子单元，根据所述第一信号和所述位置标示信号，生成第一状态信号;
[0016]所述第二逻辑子单元，根据所述第一状态信号和所述放电保护输出信号生成所述第一控制信号和所述第二控制信号。
[0017]优选地，所述位置标示信号用于标识本级所述电芯保护单元在所述电路中的位置；如果所述电芯保护单元为第一级电芯保护单元，则位置标示信号为0，否则为I。
[0018]优选地，所述放电保护输出信号用于指示本级电芯保护单元的工作状态；
[0019]当所述本级电芯保护单元处于正常的工作状态时，所述放电保护输出信号为O;否则，为I。
[0020]优选地，所述第一逻辑子单元包括第一反向器和与门；
[0021]所述第一反向器对所述第一信号进行反向后输出给所述与门的一个输入端；所述与门的另一输入端接入所述位置标示信号，经过与逻辑操作后，输出所述第一状态信号。
[0022]优选地，所述第二逻辑子单元包括或非门和第二反向器；
[0023]所述或非门的一端接入所述第一状态信号，另一端接入所述放电保护输出信号，经过或非门进行或非逻辑操作后，输出第二控制信号；所述第二反向器对所述第二控制信号进行反向逻辑操作，输出第一控制信号。
[0024]优选地，所述第二电流镜电路包括第二 NMOS晶体管N5、第三NMOS晶体管N6、第三PMOS晶体管P3、第四PMOS晶体管P4、第二恒流源Il和第三恒流源12 ；
[0025]第三PMOS晶体管P3和第四PMOS晶体管P4共栅共源连接，所述第三PMOS晶体管P3的漏极与所述第二 NMOS晶体管N5的漏极相连接，所述第二 NMOS晶体管N5的源极与第二恒流源Il相连接，所述第二 NMOS晶体管N5的栅极由所述第一控制信号驱动；所述第四PMOS晶体管P4的漏极与所述第三NMOS晶体管N6的漏极相连接，所述第三NMOS晶体管N6的源极与第三恒流源12相连接，所述第三NMOS晶体管N6的栅极由所述第二控制信号驱动；
[0026]所述第三PMOS晶体管P3的漏极为所述第二电流镜电路的输入端，所述第四PMOS晶体管P4的漏极为第二电流镜电路的输出端；
[0027]当所述第一控制信号驱动所述第二 NMOS晶体管N5导通时，所述第三NMOS晶体管N6在所述第二控制信号的驱动下关断，所述第二恒流源Il通过所述第三PMOS晶体管P3、第四PMOS晶体管P4上拉所述检测输出端的电压；
[0028]当所述第二控制信号驱动所述第三NMOS晶体管N6导通时，所述第二 NMOS晶体管N5在所述第一控制信号的驱动下关断，通过所述第三NMOS晶体管N6所述第三恒流源12下拉所述检测输出端的电压。
[0029]优选地，所述电芯保护单元还包括:充电过压信号输入端、充电过压信号输出端、放电过压信号输入端、放电过压信号输出端；
[0030]本级电芯保护单元的所述充电过压信号输入端与前级电芯保护单元的充电过压信号输出端相连接；本级电芯保护单元的所述放电过压信号输入端与前级电芯保护单元的放电过压信号输出端相连接。
[0031]第二方面，本发明提供一种级联电池保护系统所述系统包括本发明提供的所述一种级联电池保护电路。
[0032]因此，本发明提供一种级联电池保护电路，在检测输入端和检测输出端外接一个电阻，通过相邻的两个电芯保护单元的检测输入端和检测输出端来实现充电过压信号的上传，在不增加管脚的基础上实现放电过压保护信号的上传，使得所有的电芯保护单元在出现放电过压时都可以进入低功耗模式，从而降低了功耗，降低了系统成本，提高了系统集成度和可靠性。
【专利附图】
【附图说明】
[0033]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。其中，
[0034]图1为本发明一种实施例提供的级联电池保护电路的其中一级电芯保护单元的电路图；
[0035]图2为本发明一种实施例提供的级联电池保护电路中其中一级电芯保护单元的电路图；
[0036]图3为本发明一种实施例提供的级联电池保护电路的二级级联的电芯保护单元的电路图；
[0037]图4为本发明一种实施例提供的级联电池保护电路的三级级联的电芯保护单元的电路图；
[0038]图5为本发明一个实施例中提供的一种级联电池保护系统的结构示意图。
【具体实施方式】
[0039]下面通过附图和具体实施例，对本发明的技术方案做进一步的详细描述。
[0040]本发明提供的实施例是通过相邻两个电芯保护单元的检测输入端和检测输出端来实现充电过压信号的上传，在不增加管脚的基础上，实现了有关放电过压保护信号的上传，使得所有的电芯保护单元在出现放电过压的情况时，都可以进入低功耗模式，从而降低了功耗。
[0041]下面以图1，并结合图2对本发明实施例提供的电芯保护单元电路进行说明。
[0042]图1为本发明一种实施例提供的级联电池保护电路的其中一级电芯保护单元的电路图。
[0043]如图1所示,级联电池保护电路包括所述电路包括级联的多个电芯保护单元,本级电芯保护单元的检测输出端VM通过串联第一电阻R后，与相邻下级电芯保护单元的检测输入端VL相连接；每个所述电芯保护单元包括:第一电流镜电路110、数字控制单元120和第二电流镜电路130。
[0044]通过所述第一电流镜电路110的检测输入端VL检测电路的电压信号，根据所述电压信号得到下拉电流；根据所述下拉电流输出第一信号。
[0045]数字控制单元120，用于根据所述第一信号得到第一状态信号，并将所述第一状态信号与本级电芯保护单元的放电保护输出信号进行状态判断，得到第一控制信号和第二控制信号，所述第一控制信号和第二控制信号互为反相信号。
[0046]其中，数字控制单元120包括内部逻辑控制子单元121、第一逻辑子单元122和第二逻辑子单元123。
[0047]内部逻辑控制子单元121，用于产生位置标示信号L0WEST_B和放电保护输出信号OD0
[0048]第一逻辑子单元122，根据所述第一信号和所述位置标示信号L0WEST_B，生成第一状态信号PWD_T。
[0049]第二逻辑子单元123，根据所述第一状态信号PWD_T和所述放电保护输出信号OD生成第一控制信号PWD和第二控制信号PWD_B ;其中所述第一控制信号PWD和第二控制信号PWD_BS为反相信号。
[0050]第二电流镜电路130，根据所述第一控制信号PWD和第二控制信号PWD_B的控制，通过所述第二电流镜电路130的电压检测输出端VM向下级电芯保护单元输出电压信号。
[0051]第一电流镜电路110包括:第一 NMOS晶体管N7、第一 PMOS晶体管P1、第二 PMOS晶体管P2和第一恒流源10。
[0052]所述第一NMOS晶体管N7的栅极接地，源极连接所述检测输入端VL，漏极与所述第一 PMOS晶体管Pl的漏极相连接，并与所述第一 PMOS晶体管Pl和第二 PMOS晶体管P2的栅连接；第一 PMOS晶体管Pl和第二 PMOS晶体管P2共栅共源连接，第一 PMOS晶体管Pl的漏极为所述第一电流镜电路的输入端，所述第二 PMOS晶体管P2的漏极与所述第一恒流源1串联连接，为所述第一电流镜电路110的输出端；其中，所述第一 PMOS晶体管Pl和第二PMOS晶体管P2按第一比例匹配，以使所述流过第二 PMOS晶体管P2的第一电流与所述下拉电流具有第一比例关系。
[0053]通过第一电流与所述第一恒流源1的电流进行竞争，得到第一信号；在一个具体的实施例中，当所述第一电流的电流值大于所述第一恒流源1的电流值时，所述第一信号为高电平；当所述第一电流的电流值小于所述第一恒流源1的电流值时，所述第一信号为低电平。所述第二 PMOS晶体管P2的漏极与所述第一逻辑子单元122的输入端连接；所述第二逻辑子单元123连接所述第一逻辑子单元122的输出端，接收所述第一逻辑子单元122输出的第一状态信号PWD_T。
[0054]第一逻辑子单元122和第二逻辑子单元123的具体实现方式可以如图2中所示。
[0055]如图2所示，所述第一逻辑子单元122可以包括第一反向器1221和与门1222。
[0056]所述第一反向器1221对所述第一信号进行反向后输出给所述与门1222的一个输入端；所述与门1222的另一输入端接入所述位置标示信号L0WEST_B，经过与逻辑操作后，输出所述第一状态信号PWD_T。
[0057]第二逻辑子单元123可以包括:或非门1231和第二反向器1232。
[0058]所述或非门1231的一端接入所述第一状态信号PWD_T，另一端接入所述放电保护输出信号0D，经过或非门逻辑操作后，输出第二控制信号PWD_B ；所述第二反向器1232对所述第二控制信号PWD_B进行反向输出第一控制信号PWD。
[0059]其中，所述位置标示信号用于标识当前所述电芯保护单元在所述电路中的位置；如果所述电芯保护单元为第一级电芯保护单元，则位置标示信号为0，否则为I。
[0060]所述放电保护输出信号用于指示当前电芯保护单元的工作状态，当所述当前电芯保护单元处于正常工作状态时，所述放电保护输出信号为0，否则，为I。
[0061]再如图1所示，所述第二电流镜电路130包括第二 NMOS晶体管N5、第三NMOS晶体管N6、第三PMOS晶体管P3、第四PMOS晶体管P4、第二恒流源Il和第三恒流源12。
[0062]第三PMOS晶体管P3和第四PMOS晶体管P4共栅共源连接，所述第三PMOS晶体管P3的漏极与所述第二 NMOS晶体管N5的漏极相连接，所述第二 NMOS晶体管N5的源极与第二恒流源Il相连接，所述第二 NMOS晶体管N5的栅极由所述第一控制信号PWD驱动；所述第四PMOS晶体管P4的漏极与所述第三NMOS晶体管N6的漏极相连接，所述第三NMOS晶体管N6的源极与第三恒流源12相连接，所述第三NMOS晶体管N6的栅极由所述第二控制信号PWD_B驱动；
[0063]所述第三PMOS晶体管P3的漏极为所述第二电流镜电路130的输入端，所述第四PMOS晶体管P4的漏极为第二电流镜电路130的输出端。
[0064]当所述第一控制信号PWD驱动所述第二 NMOS晶体管N5导通时，所述第三NMOS晶体管N6在所述第二控制信号PWD_B的驱动下关断，所述第二恒流源Il通过所述第三PMOS晶体管P3、第四PMOS晶体管P4上拉所述检测输出端的电压。
[0065]当所述第二控制信号PWD_B驱动所述第三NMOS晶体管N6导通时，所述第二 NMOS晶体管N5在所述第一控制信号PWD的驱动下关断，通过所述第三NMOS晶体管N6所述第三恒流源12下拉所述检测输出端VM的电压。
[0066]因此，本发明提供一种级联电池保护电路，在检测输入端和检测输出端外接一个电阻，通过相邻的两个电芯保护单元的检测输入端和检测输出端来实现充电过压信号的上传，在不增加管脚的基础上实现放电过压保护信号的上传，使得所有的电芯保护单元在出现放电过压时都可以进入低功耗模式，从而降低了功耗，降低了系统成本，提高了系统集成度和可靠性。
[0067]图2为本发明一种实施例提供的级联电池保护电路中其中一级电芯保护单元的电路图。
[0068]本发明提供的一个具体实施例中，通过如图2所示的电芯保护单元组成的级联电池保护电路完成充电过压信号的上传。
[0069]在如图2所示的电池保护电路图中，所述电路包括如图1所示的电芯保护单元的电路，图2所示电路还包括电流镜模块140和参考电流源14。
[0070]电流镜模块140，所述电流镜电路包括:第三电流镜电路、第四电流镜电路、第五电流镜电路。第三电流镜电路包括第四NMOS晶体管NI和第五NMOS晶体管N2 ;所述第四电流镜电路包括第四NMOS晶体管NI和第六NMOS晶体管N3 ;第五电流镜电路包括所述第四NMOS晶体管NI和第七NMOS晶体管N4。
[0071]所述第四NMOS晶体管NI与所述第五NMOS晶体管N2共栅共源极连接，其源极连接所述第一电源端VSS ;所述第四NMOS晶体管NI的栅极与漏极连接，且漏极串联所述参考电流源14后，与所述第一 PMOS晶体管P1、所述第二 PMOS晶体管P2的源极相连接；所述第五NMOS晶体管N2的漏极与第二 PMOS晶体管的漏极相连接。
[0072]所述第六NMOS晶体管N3与所述第四NMOS晶体管NI的共栅共源极连接，漏极与所述第二 NMOS晶体管N5的源极相连接。
[0073]所述第六NMOS晶体管N3和第七NMOS晶体管N4共栅共源极连接，其源极连接所述第一电源端VSS，所述第七NMOS晶体管N4漏极与所述第三NMOS晶体管N6的源极相连接。
[0074]其中，所述第三电流镜电路、所述第四电流镜电路、所述第五电流镜电路，根据所述参考电流源14分别产生所述第一恒流源10、第二恒流源I1、第三恒流源12。图3为本发明一种实施例提供的级联电池保护电路的二级级联的电芯保护单元的电路图。
[0075]图4为本发明一种实施例提供的级联电池保护电路的三级级联的电芯保护单元的电路图。
[0076]图3、图4是基于上述图2提供的电芯保护单元电路设置的二级级联电池保护电路的电路图，如图3所示，所述二级联电池保护电路包括第一级电芯保护单元和相邻下级电芯保护单元；图4所述三级联电池保护电路包括第一级电芯保护单元和相邻的级联下级电芯保护单元，其中定义与地连接的电芯保护单元为第一级电芯保护单元，即，最下级电芯保护单元，也就是说它的相邻上级没有其他电芯保护单元。
[0077]如图3所示，所述第一级电芯保护单元的所述第一 NMOS晶体管N7-0的源极接地，栅极连接所述第一电源端VSS1，所述第一 NMOS晶体管N7-0的漏极连接第一 PMOS晶体管Pl-O的漏极和栅极，所述第一 PMOS晶体管Pl-O与所述第二 PMOS晶体管P2-0共栅极和源极，所述源极连接所述第二电源端VDD1，且所述源极连接所述参考电流源14-0后与第四NMOS晶体管Nl-O的漏极和栅极相连接，所述第四NMOS晶体管N2-0与所述第五NMOS晶体管Nl-O共栅极和源极连接，所述源极与第一电源端VSSl连接，所述第四NMOS晶体管Nl-O的漏极与栅极连接。
[0078]所述第二 PMOS晶体管P2-0的漏极与第一反向器和与门串联连接，所述与门的输出端依次与或非门、第二反向器串联连接。
[0079]所述第二反相器连接第二 NMOS晶体管N5-0的栅极，所述第二 NMOS晶体管N5-0的漏极连接第三PMOS晶体管P3-0的漏极和栅极，所述第三PMOS晶体管P3-0和所述第四PMOS晶体管P4-0共栅极和源极连接，所述源极连接所述第二电源端VDDl ;所述第二 NMOS晶体管N5-0的源极连接所述第六NMOS晶体管N3-0的漏极，所述第六NMOS晶体管N3-0与所述第七NMOS晶体管N4-0的栅极和源极连接，其源极连接所述第一电源VSS1，所述第七NMOS晶体管N4-0的漏极与所述第三NMOS晶体管N6-0的源极相连接，所述第三NMOS晶体管N6-0的漏极与所述第四PMOS晶体管P4-0的漏极相连接，所述第三NMOS晶体管N6-0的栅极与所述或非门的输出端相连接。
[0080]其中，所述第四NMOS晶体管Nl-O和所述第五NMOS晶体管N2-0、所述第四NMOS晶体管Nl-O和所述第六NMOS晶体管N3-0、所述第四NMOS晶体管Nl-O和所述第七NMOS晶体管N4-0，用于根据所述参考电流源14-0分别产生所述第一恒流源10、第二恒流源I1、第三恒流源12。
[0081]所述第一级电芯保护单元的检测输出端VM通过第一电阻Rl-1连接下级电芯保护单元的检测输入端VL。
[0082]在相邻下级电芯保护单元中，包括与第一级电芯单元相同的电路结构，为了区分第一级电芯保护单元电路与其相邻下级电芯保护单元电路中的元件，我们将第一级电芯保护单元与相邻下级电芯保护单元元件名称的进行相应的数字编号，具体编号如图3所示，在这里不再描述。其中，第一级电芯保护单元的第二电源端VDDl与下级电芯保护单元的第一电源端VSS2相连接，所述VSS2连接所述当前电芯保护单元的第一 NMOS晶体管N7-1。
[0083]图4三级联电池保护电路的电路图，与所述图3 二级联电池保护电路的电路图的连接方式相同，在这里不再赘述。
[0084]下面依图3、图4所示的二级联、三级联电池保护电路，对级联电池保护电路相应级电芯保护单元实现充电过压信号上传的工作过程进行详细说明。
[0085]在本实施例中，内部逻辑控制子单元输出的位置标示信号L0WEST_B和放电输出保护信号OD的判断逻辑并未给出，只是定义，如果当前电芯保护单元为第一级电芯保护单元时，其位置标示信号为L0WEST_B = O,如果当前电芯保护单元非第一级电芯保护单元时，其位置标示信号为L0WEST_B = I ;如果当前电芯保护单元为正常工作状态时，放电输出保护信号OD = 0，如果当前电芯保护单元为非正常工作状态时，放电输出保护信号OD = I。在本实施例中，还设定第一电流镜电路的第一比例系数为K1。本级电芯保护单元为当前电芯保护单元，下级电芯保护单元为与当前电芯保护单元相邻的下级电芯保护单元，本级电芯保护单元将本级与上级的电芯保护单元的状态信号上传给下级电芯保护单元。上级电芯保护单元为与当前电芯保护单元相邻的上一级电芯保护单元，本级电芯保护单元接收上级电芯保护单元的状态信号。
[0086]当级联电池保护电路中其中一级电芯保护单元接收上级电芯保护单元发送的工作状态信号时，其接收过程为:
[0087]当本级电芯保护单元为第一级电芯保护单元时。
[0088]在一个具体实施例中，本级电芯保护单元的检测输入端VL与第一电源端VSSl连接，且一起接地参考，因为本级电芯保护单元为最低级电芯保护单元，下拉电流I = O,则本级电芯保护单元的第一 NMOS晶体管N7-0截止；本级电芯保护单元的下拉电流经过第一PMOS晶体管Pl-O与第二 PMOS晶体管P2-0后得到第一电流，所述第一电流为Kl倍的下拉电流，第一电流为0，所述第一电流与第一恒流源1竞争，在A点得到第一信号A = 0，所述第一信号A = O经过第一反向器1221-0输出信号A_B = I,然后信号A_B = I与位置标不信号L0WEST_B = O经过与门1222-0逻辑操作后，输出第一状态信号PWD_T0 = 0，其中第一状态信号表示本级电芯保护单元检测到下级芯片没有进入低功耗的信息，同时也说明，虽然最下级电芯保护单元的A点因为没有下拉电流I而产生错误的输出逻辑电平，但本级电芯保护单元表示自己是第一级电芯保护单元的位置标示信号L0WEST_B0 = O屏蔽了错误的结果，得到了正确第一状态信号PWD_TO = O的结果。
[0089]当本级电芯保护单元为非第一级电芯保护单元时。
[0090]在一个具体实施例中，如果本级电芯保护单元为正常工作状态，且上级电芯保护单元为正常工作状态，那么，第一状态信号PWD_T0 = 0，放电保护输出信号ODO = O。本级电芯保护单元的检测输入端被上级电芯保护单元的检测输出端下拉，下拉电流为I，下拉电流路径为:本级电芯保护单元的第二电源端VDD2、第一PMOS晶体管P1-1、第一NMOS晶体管N7-1、检测输入端VLl、第一电阻Rl-1、上级电芯保护单元的检测输出端VMO、第三NMOS晶体管N6-0和第七NMOS晶体管N4-0，本级电芯保护单元的下拉电流I经过本级电芯保护单元的第一 PMOS晶体管Pl-1和第二 PMOS晶体管P2-2后，得到第一电流，所述第一电流为下拉电流I的Kl倍；所述第一电流与第一恒流源1竞争，在A点得到第一信号A = 1，所述第一信号A = I经过第一反向器输出信号A_B = 0，然后信号A_B = O与本级电芯保护单元的位置标示信号L0WEST_B1 = I经过与门逻辑操作后，输出第一状态信号PWD_T1 = 0，此时，本级电芯保护单元接收到上级电芯保护单元没有进入低功耗的状态信息。
[0091]在另一个具体实施例中，如果本级电芯保护单元为非正常工作状态，且上级电芯保护单元为非正常工作状态，即:上级电芯保护单元进入低功耗状态，那么，第一状态信号PWD_T0 = I。本级电芯保护单元的检测输入端VLl连接上级电芯保护单元的检测输出端VM0，上级电芯保护单元进入低功耗状态，那么，上级电芯保护单元的检测输出端VM被上级的电芯保护单元的第三PMOS晶体管P3-0和第四PMOS晶体管P4-0上拉到上级电芯保护单元的最高电压，即第二电源端VDDl的电压值，因为本级电芯保护单元的最低电压，即第一电源端VSS2的电压值与上级电芯保护的最高电压值在同一电平上，所以本级的第一 NMOS晶体管N7-1截止,本级电芯保护单元的下拉电流1 = 0,即,本级电芯保护单元的检测输入端VLl的下拉电流I通过本级电芯保护单元的第一 PMOS晶体管Pl-1和第二 PMOS晶体管P2-1后，得到第一电流，所述第一电流为下拉电流I的Kl倍；所述第一电流与第一恒流源1竞争，在A点得到第一信号A = 0，所述第一信号A = O经过第一反向器1221-1输出信号A_B = I,然后信号A_B = I与本级电芯保护单元的位置标示信号L0WEST_B1 = I经过与门1222-1逻辑操作后，输出第一状态信号PWD_T1 = 1，此时，将本级电芯保护单元接收到上级电芯保护单元进入低功耗的状态信息。
[0092]上述为级联电池保护电路中其中一级电芯保护单元接收上级电芯保护单元发送的状态信号的过程，下面我们介绍一下，将接收到的上级电芯保护单元工作的状态信号与本级的工作状态信号上传给相邻下级的电芯保护单元，其过程为:
[0093]当本级电芯保护单元为第一级电芯保护单元时，第一级电芯保护单元为正常工作状态，即，第一状态信号PWD_T0 = O。
[0094]在一个具体实施例中本级电芯保护单元为正常工作状态，放电保护输出信号ODO=0，一同经过逻辑或非1231-0门操作后，输出第二控制信号PWD_B = 1，所述第二控制信号PWD_B = I经过第二反向器1232-0输出第一控制信号PWDO = O ;所述第一控制信号PWDO=O控制第二 NMOS晶体管N5-0截止，所述第二控制信号PWD_B0 = I控制第三NMOS晶体管N6-0导通，则本级电芯保护单元与相邻下级保护单元形成的下拉电流路径为:相邻下级电芯保护单元的第二电源端VDD2、第一 PMOS晶体管Pl-1、第一 NMOS晶体管N7-1、检测输入端VL1、第一电阻Rl -1、本级电芯保护单元的检测输出端VMO、第三NMOS晶体管N6-0和第七NMOS晶体管N4-0，下级级电芯保护单元的下拉电流I经过下级电芯保护单元的第一 PMOS晶体管Pl-1和第二 PMOS晶体管P2-2后，得到第一电流，所述第一电流为下拉电流I的Kl倍；所述第一电流与第一恒流源1竞争，在A点得到第一信号A = 1，所述第一信号A = I经过第一反向器1221-1输出信号A_B = 0，然后信号A_B = O与下级电芯保护单元的位置标示信号L0WEST_B1 = I经过与门1222-1逻辑操作后，输出第一状态信号PWD_T1 = 0，此时，将本级电芯保护单元没有进入低功耗的状态信息发送给了下级电芯保护单元。
[0095]在另一个具体实施例中，本级电芯保护单元为非正常工作状态，放电保护输出信号ODO = 1，一同经过逻辑或非门操作后，输出第二控制信号PWD_B0 = 0，所述第二控制信号PWD_B0 = O经过第二反向器1232输出第一控制信号PWDO = I ;所述第一控制信号PWDO=I控制第二 NMOS晶体管N5-0导通，所述第二控制信号PWD_B0 = O控制第三NMOS晶体管N6-0截止，则本级电芯保护单元的检测输出端VMO的电压被本级的电芯保护单元的第三PMOS晶体管P3-0和第四PMOS晶体管P4-0上拉到本级电芯保护单元的最高电压，即第二电源端VDDl的电压值，因为下级电芯保护单元的最低电压，即第一电源端VSS2的电压值与本级电芯保护的最高电压值在同一电平上，所以相邻下级的第一NMOS晶体管N7-1截止，下级电芯保护单元的下拉电流I = 0，S卩，下级电芯保护单元的检测输入端VLl的下拉电流I通过下级电芯保护单元的第一 PMOS晶体管Pl-1和第二 PMOS晶体管P2-1后，得到第一电流，所述第一电流为下拉电流I的Kl倍；所述第一电流与第一恒流源1竞争，在A点得到第一信号A = 0，所述第一信号A = O经过第一反向器输出信号A_B = 1，然后信号A_B = I与下级电芯保护单元的位置标示信号L0WEST_B1 = I经过与门逻辑操作后，输出第一状态信号PWD_T1 = 1，此时，将本级电芯保护单元进入低功耗的状态信息发送给了下级电芯保护单元。
[0096]当本级电芯保护单元为非第一级电芯保护单元时。
[0097]在一个具体实施例中，如果第一级电芯保护单元为正常工作状态，且本级电芯保护单元为正常工作状态，那么，第一状态信号PWD_T1 = 0，放电保护输出信号ODl = O。所述第一状态信号PWD_T1 = O和放电保护输出信号ODl = O 一同经过逻辑或非门1231-1操作后，输出第二控制信号PWD_B1 = 1，所述第二控制信号PWD_B1 = I经过第二反向器1232-1输出第一控制信号PWDl = O ;所述第一控制信号PWDl = O控制第二 NMOS晶体管N5-1截止，所述第二控制信号PWD_B1 = I控制第三NMOS晶体管N6-1导通，则本级电芯保护单元与相邻下级保护单元形成的下拉电流路径为:相邻下级电芯保护单元的第二电源端VDD3、第一 PMOS晶体管P1-2、第一 NMOS晶体管N7-2、检测输入端VL2、第一电阻R1-2、本级电芯保护单元的第三NMOS晶体管N6-1和第七NMOS晶体管N4-1，本级电芯保护单元的下拉电流I经过下级电芯保护单元的第一 PMOS晶体管P1-2和第二 PMOS晶体管P2-2后，得到第一电流，所述第一电流为下拉电流I的Kl倍；所述第一电流与第一恒流源1竞争，在A点得到第一信号A= 1，所述第一信号A= I经过第一反向器1221-2输出信号么_8 = 0，然后信号A_B = O与下级电芯保护单元的位置标示信号L0WEST_B2 = I经过与门1222-2逻辑操作后，输出第一状态信号PWD_T2 = 0，此时，将本级电芯保护单元将没有进入低功耗的状态信息发送给了下级电芯保护单元。
[0098]在另一个具体实施中，如果第一级电芯保护单元为非正常工作状态，且本级电芯保护单元为正常工作状态，那么，第一状态信号PWD_T1 = 1，放电保护输出信号ODl =0。所述第一状态信号PWD_T1 = I和放电保护输出信号ODl = O 一同经过逻辑或非门1231-1操作后，输出第二控制信号PWD_B = 0，所述第二控制信号PWD_B1 = O经过第二反向器1232-1输出第一控制信号PWDl = I ;所述第一控制信号PWDl = I控制第二 NMOS晶体管N5-1导通，所述第二控制信号PWD_B1 = O控制第三NMOS晶体管N6-1截止，本级电芯保护单元的检测输出端VMl被本级的电芯保护单元的第三PMOS晶体管P3-1和第四PMOS晶体管P4-1上拉到本级电芯保护单元的最高电压，即第二电源端VDD2的电压值，因为本级电芯保护单元的最低电压，即第一电源端VSS2的电压值与下级电芯保护的最高电压值在同一电平上，所以下级的第一 NMOS晶体管N7-2截止，下级电芯保护单元的下拉电流I = O, S卩，下级电芯保护单元的检测输入端VL的下拉电流I通过下级电芯保护单元的第一 PMOS晶体管P1-2和第二 PMOS晶体管P2-2后，得到第一电流，所述第一电流为下拉电流I的Kl倍；所述第一电流与第一恒流源1竞争，在A点得到第一信号A = 0，所述第一信号A = O经过第一反向器输出信号A_B = 1，然后信号A_B = I与本级电芯保护单元的位置标示信号L0WEST_B2=I经过与门逻辑操作后，输出第一状态信号PWD_T2 = 1，此时，将本级电芯保护单元将本级、上级电芯保护单元进入低功耗的状态信息上传给下级电芯保护单元。
[0099]另外，在具体实施过程中，如果第一级电芯保护单元为正常工作状态，且本级电芯保护单元为正常非工作状态，那么，第一状态信号PWD_T1 = 0，放电保护输出信号ODl = I。所述第一状态信号PWD_T1 = O和放电保护输出信号ODl = I 一同经过逻辑或非门1231-1操作后，输出第二控制信号PWD_B1 = 0，所述第二控制信号PWD_B1 = O经过第二反向器1232-1输出第一控制信号PWDl = I ;所述第一控制信号PWDl = I控制第二 NMOS晶体管N5-1导通，所述第二控制信号PWD_B1 = O控制第三匪OS晶体管N6-1截止，本级电芯保护单元的检测输出端VM被本级的电芯保护单元的第三PMOS晶体管P3-1和第四PMOS晶体管P4-1上拉到本级电芯保护单元的最高电压，即第二电源端VDD2的电压值，因为本级电芯保护单元的最低电压，即第一电源端VSS2的电压值与下级电芯保护的最高电压值在同一电平上，所以下级的第一 NMOS晶体管N7-2截止，下级电芯保护单元的下拉电流I = 0，S卩，下级电芯保护单元的检测输入端VL的下拉电流I通过下级电芯保护单元的第一 PMOS晶体管P1-2和第二 PMOS晶体管P2-2后，得到第一电流，所述第一电流为下拉电流I的Kl倍；所述第一电流与第一恒流源1竞争，在A点得到第一信号A = 0，所述第一信号A = O经过第一反向器输出信号A_B = 1，然后信号A_B = I与本级电芯保护单元的位置标示信号L0WEST_B2 = I经过与门逻辑操作后，输出第一状态信号PWD_T2 = 1，此时，将本级电芯保护单元将本级、上级电芯保护单元进入低功耗的状态信息上传给下级电芯保护单元。
[0100]上述的描述都为实现放电过压信号上传的过程，在本发明实施例中还包括充电过压信号和放电过压信号的下传，其具体传输过程，根据5提供的级联电池保护系统进行详细说明。
[0101]基于图2、图3所示的级联电池保护电路的电路图，本发明实施例提供一种如图5所示的一种级联电池保护系统在一个实施例中的结构示意图。
[0102]图5为本发明一个实施例中提供的一种级联电池保护系统的结构示意图。
[0103]在如图5所示的级联电池保护系统中，包括多个级联的电芯保护单元V1、V2、V3、……Vn，所述电芯保护单元除了包括检测输入端VL和检测输出端VM外，电芯保护单元还包括充电过压信号输入端10C、充电过压信号输出端C0UT、放电过压信号输入端10D、放电过压信号输出端DOUT、第一电阻(R1、R2、……R(n-l))、第一电源VSS和第二电源VDD，所述第一电源VSS、所述第二电源VDD分别连接对应的电信保护单元的负极、正极；所述本级充电输入端1C连接上级电芯保护单元的充电过压信号输出端COUT ;所述本级的放电过压信号输入端1D连接上级电芯保护单元的放电保护输出端DOUT ;所述本级的检测输入端VL通过第一电阻与上级电芯保护单元的检测输出端VM连接。
[0104]级联电池保护系统还包括充放电开关控制单元150，用于控制充电和放电的导通和截止。充放电开关控制单元150包括第九NMOS晶体管N9和第十NMOS晶体管NlO ;正极相连接；所述第九NMOS晶体管N9与所述第十NMOS晶体管NlO共漏极连接，所述第九NMOS晶体管N9的源极通过外接电阻Rb与最高级电芯保护单元的正极相连接，所述第十NMOS晶体管NlO的源极通外接电阻Ra与第一级电芯保护单元的负极相连接，所述第九NMOS晶体管N9、所述第十NMOS晶体管NlO的栅极分别连接第一级电芯保护单元的充电过压信号输出端COUT、放电过压信号输出端DOUT。
[0105]在本实施例中，级联电池保护系统的第一级电芯保护单元为VI，最高级电芯保护单元为Vn。在其他实施例中，根据电路设计的需求，级联电池保护系统中的第一级电芯保护单元也可以为Vn。
[0106]在一个具体实施例中，外接电阻Rb可以替换为充电电源，用于给级联电池保护系统充电，所述最高级电芯保护单元通过充电过压输入端1C和充电过压信号输出端COUT将充电过压信号一级一级下传到第一级电芯保护单兀的充电过压输出端C0UT,根据第一级电芯保护单元的充电过压输出端COUT输出的充电过压保护信号控制第九NMOS晶体管N9的导通或闭合，以此来控制级联电池保护系统的充电。
[0107]在另一个具体实施例中，外接电阻Rb为负载，用于级联电池保护系统的放电，所述最高级电芯保护单元通过放电过压输入端1D和放电过压信号输出端DOUT将充电过压信号一级一级下传到第一级电芯保护单兀的放电过压输出端D0UT,根据第一级电芯保护单元的放电过压输出端DOUT输出的放电过压保护信号控制第十NMOS晶体管NlO的导通或闭合，以此来控制级联电池保护系统的放电。
[0108]在完成上述放电过压信号下传的同时，通过本
【发明内容】
实现放电过压信号的上传，告知级联电池保护系统相应下级进入低功耗状态，最终整列电池保护系统都进入低功耗状态。
[0109]级联电池保护系统还包括第八NMOS晶体管NS，用于避免电芯保护单元的检测输出端VM承受高压。所述第八NMOS晶体管NS的源极与第一级电芯保护单元的检测输出端VM连接，栅极连接第一级电芯保护单元的正极，漏极与所述第九NMOS晶体管N9的源极连接。
[0110]因此，本发明提供一种级联电池保护电路，在检测输入端和检测输出端外接一个电阻，通过相邻的两个电芯保护单元的检测输入端和检测输出端来实现充电过压信号的上传，在不增加管脚的基础上实现放电过压保护信号的上传，使得所有的电芯保护单元在出现放电过压时都可以进入低功耗模式，从而降低了功耗，降低了系统成本，提高了系统集成度和可靠性。
[0111]专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0112]结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或【技术领域】内所公知的任意其它形式的存储介质中。
[0113]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种级联电池保护电路，所述电路包括级联的多个电芯保护单元，其特征在于，每个电芯保护单元的检测输出端通过第一电阻与相邻下级电芯保护单元的检测输入端相连接；每个所述电芯保护单元包括:第一电流镜电路、数字控制单元和第二电流镜电路； 通过所述第一电流镜电路的所述检测输入端检测电路的电压信号，根据所述电压信号得到下拉电流；根据所述下拉电流输出第一信号； 所述数字控制单元，用于根据所述第一信号得到第一状态信号，并将所述第一状态信号与本级电芯保护单元的放电保护输出信号进行状态判断，得到第一控制信号和第二控制信号；其中所述第一控制信号和第二控制信号互为反相信号； 所述第二电流镜电路，根据所述第一控制信号和第二控制信号的控制，通过所述第二电流镜电路的所述电压检测输出端向下级电芯保护单元输出电压信号。
2.根据权利要求1所述的电路，其特征在于，所述第一电流镜电路包括:第一NMOS晶体管N7、第一 PMOS晶体管P1、第二 PMOS晶体管P2和第一恒流源1 ； 所述第一 NMOS晶体管N7的栅极接地连接，源极连接所述检测输入端，漏极与所述第一PMOS晶体管Pl的漏极相连接，并与所述第一 PMOS晶体管Pl和第二 PMOS晶体管P2共栅连接；第一 PMOS晶体管Pl和第二 PMOS晶体管P2共栅共源连接，第一 PMOS晶体管Pl的漏极为所述第一电流镜电路的电流输入端，所述第二 PMOS晶体管P2的漏极与所述第一恒流源串联连接，为所述第一电流镜电路的输出端；其中，所述第一 PMOS晶体管Pl和第二 PMOS晶体管P2按第一比例匹配，以使所述流过第二 PMOS晶体管P2的第一电流与所述下拉电流具有第一比例关系； 通过第一电流与所述第一恒流源1的电流进行竞争，得到第一信号；当所述第一电流的电流值大于所述第一恒流源1的电流值时，所述第一信号为高电平；当所述第一电流的电流值小于所述第一恒流源1的电流值时，所述第一信号为低电平。
3.根据权利要求1所述的电路，其特征在于，所述数字控制单元包括:内部逻辑控制子单元、第一逻辑子单元和第二逻辑子单元； 所述内部逻辑控制子单元，用于产生位置标示信号和所述放电保护输出信号； 所述第一逻辑子单元，根据所述第一信号和所述位置标示信号，生成第一状态信号； 所述第二逻辑子单元，根据所述第一状态信号和所述放电保护输出信号生成所述第一控制信号和所述第二控制信号。
4.根据权利要求3所述的电路，其特征在于， 所述位置标示信号用于标识当前所述电芯保护单元在所述电路中的位置；如果所述电芯保护单元为第一级电芯保护单元，则位置标示信号为0，否则为I。
5.根据权利要求3所述的电路，其特征在于，所述放电保护输出信号用于指示当前电芯保护单元的工作状态； 当所述本级电芯保护单元处于正常的工作状态时，所述放电保护输出信号为O ;否则，为I。
6.根据权利要求3-5任一所述的电路，其特征在于，所述第一逻辑子单元包括第一反向器和与门； 所述第一反向器对所述第一信号进行反向后输出给所述与门的一个输入端；所述与门的另一输入端接入所述位置标示信号，经过与逻辑操作后，输出所述第一状态信号。
7.根据权利要求3-5任一所述的电路，其特征在于，所述第二逻辑子单元包括或非门和第二反向器； 所述或非门的一端接入所述第一状态信号，另一端接入所述放电保护输出信号，经过或非门进行或非逻辑操作后，输出第二控制信号；所述第二反向器对所述第二控制信号进行反向逻辑操作，输出第一控制信号。
8.根据权利要求1所述的电路，其特征在于，所述第二电流镜电路包括第二NMOS晶体管N5、第三NMOS晶体管N6、第三PMOS晶体管P3、第四PMOS晶体管P4、第二恒流源Il和第三恒流源12 ； 第三PMOS晶体管P3和第四PMOS晶体管P4共栅共源连接，所述第三PMOS晶体管P3的漏极与所述第二 NMOS晶体管N5的漏极相连接，所述第二 NMOS晶体管N5的源极与第二恒流源Il相连接，所述第二 NMOS晶体管N5的栅极由所述第一控制信号驱动；所述第四PMOS晶体管P4的漏极与所述第三NMOS晶体管N6的漏极相连接，所述第三NMOS晶体管N6的源极与第三恒流源12相连接，所述第三NMOS晶体管N6的栅极由所述第二控制信号驱动； 所述第三PMOS晶体管P3的漏极为所述第二电流镜电路的输入端，所述第四PMOS晶体管P4的漏极为第二电流镜电路的输出端； 当所述第一控制信号驱动所述第二 NMOS晶体管N5导通时，所述第三NMOS晶体管N6在所述第二控制信号的驱动下关断，所述第二恒流源Il通过所述第三PMOS晶体管P3、第四PMOS晶体管P4上拉所述检测输出端的电压； 当所述第二控制信号驱动所述第三NMOS晶体管N6导通时，所述第二 NMOS晶体管N5在所述第一控制信号的驱动下关断，通过所述第三NMOS晶体管N6所述第三恒流源12下拉所述检测输出端的电压。
9.根据权利要求1所述的电路，其特征在于，所述电芯保护单元还包括:充电过压信号输入端、充电过压信号输出端、放电过压信号输入端、放电过压信号输出端； 本级电芯保护单元的所述充电过压信号输入端与前级电芯保护单元的充电过压信号输出端相连接；本级电芯保护单元的所述放电过压信号输入端与前级电芯保护单元的放电过压信号输出端相连接。
10.一种级联电池保护系统，其特征在于，所述系统包括权利要求1-9任一所述的级联电池保护电路。
【文档编号】H02H7/18GK104300508SQ201410599367
【公开日】2015年1月21日 申请日期:2014年10月30日 优先权日:2014年10月30日
【发明者】张勇, 尹航, 王钊 申请人:无锡中星微电子有限公司