防止过冲电流装置制造方法
【专利摘要】本实用新型公开了一种防止过冲电流装置。防止过冲电流装置包括第一电阻、第二电阻、第三电阻、第四电阻、第一瓷片电容、第二瓷片电容、第一电解电容、第二电解电容、第一稳压管、第一NPN管和第一NMOS功率管。利用本实用新型提供的防止过冲电流装置能很好地防止电流过冲损坏电源系统。
【专利说明】防止过冲电流装置
【技术领域】
[0001]本实用新型涉及开关电源技术，尤其涉及到防止过冲电流装置。
【背景技术】
[0002]在开关电源系统中，为了防止较大的过冲电流使系统损伤，设置了过冲电流装置，可以使电压缓慢上升。
【发明内容】
[0003]本实用新型旨在解决现有技术的不足，提供一种防止过冲电流损坏电源系统的过冲电流装置。
[0004]防止过冲电流装置，包括第一电阻、第二电阻、第三电阻、第四电阻、第一瓷片电容、第二瓷片电容、第一电解电容、第二电解电容、第一稳压管、第一 NPN管和第一 NMOS功率管:
[0005]所述第一电阻的一端接输入电压和所述第三电阻的一端和所述第一 NMOS功率管的漏极，另一端接所述第二电阻的一端和所述第一 NPN管的基极；
[0006]所述第二电阻的一端接所述第一电阻的一端和所述第一 NPN管的基极，另一端接所述第一瓷片电容的一端和所述第一稳压管的N极和所述第一电解电容的正极；
[0007]所述第三电阻的一端接输入电压和所述第一电阻的一端和所述第一 NMOS功率管的漏极，另一端接所述第一 NPN管的集电极；
[0008]所述第四电阻的一端接所述第一 NMOS功率管的栅极和所述第二瓷片电容的一端和所述第二电解电容的正极和所述第一 NPN管的发射极，另一端接地；
[0009]所述第一瓷片电容的一端接所述第二电阻的一端和所述第一稳压管的N极和所述第一电解电容的正极，另一端接地；
[0010]所述第二瓷片电容的一端接所述第四电阻的一端和所述第一 NMOS功率管的栅极和所述第二电解电容的正极和所述第一 NPN管的发射极，另一端接地；
[0011]所述第一电解电容的正极接所述第二电阻的一端和所述第一瓷片电容的一端和所述第一稳压管的N极；负极接地；
[0012]所述第二电解电容的正极接所述第四电阻的一端和所述第一 NMOS功率管的栅极和所述第二瓷片电容的一端和所述第一 NPN管的发射极，负极接地；
[0013]所述第一稳压管的P极接地，N极接所述第一瓷片电容的一端和所述第二电阻的一端和所述第一电解电容的正极；
[0014]所述第一 NPN管的基极接所述第一电阻的一端和所述第二电阻的一端，集电极接所述第三电阻的一端，发射极接所述第二电解电容的正极和所述第四电阻的一端和所述第一 NMOS功率管的栅极和所述第二瓷片电容的一端；
[0015]所述第一 NMOS功率管的栅极接所述第一 NPN管的发射极和所述第二电解电容的正极和所述第四电阻的一端和所述第二瓷片电容的一端，漏极接输入电压和所述第一电阻的一端和所述第三电阻的一端，衬底接源极作为该装置的输出电压；
[0016]所述第一电阻、第二电阻、所述第一瓷片电容、第一稳压管和所述第一电解电容构成所述第一 NPN管的基极电压产生电路，当输入电压升高时，由于有所述第一瓷片电容和所述第一电解电容的存在，所述第一 NPN管的基极电压会慢慢上升，所述第一瓷片电容和第一电解电容上的电压上升到所述第一稳压管的稳压值，同时瓷片电容有滤除高频信号的特性使其上升过程中的高频干扰，电解电容有滤除低频信号的特性使其上升过程中的低频干扰，使其上升过程中让干扰信号降到最小；
[0017]当所述第一 NPN管的基极电压和发射极电压差上升0.7V时开始导通工作，对所述第二瓷片电容和所述第二电解电容进行充电，所述第二电解电容上的电压也是慢慢上升，也即是所述第一 NMOS功率管的栅极的电压开始上升，使得所述第一 NMOS管功率管开始慢慢导通，使其源极有电流流出，同时源极的电压也开始上升，达到输出电压慢慢上升的目的，防止有冲击电流产生。
[0018]利用本实用新型提供的防止过冲电流装置能很好地防止电流过冲损坏电源系统。
【专利附图】
【附图说明】
[0019]图1为本实用新型的防止过冲电流装置的电路图。
【具体实施方式】
[0020]以下结合附图对本实用新型内容进一步说明。
[0021]防止过冲电流装置，如图1所示，包括第一电阻101、第二电阻102、第三电阻106、第四电阻109、第一瓷片电容103、第二瓷片电容108、第一电解电容105、第二电解电容110、第一稳压管104、第一 NPN管107和第一 NMOS功率管111:
[0022]所述第一电阻101的一端接输入电压和所述第三电阻106的一端和所述第一NMOS功率管111的漏极，另一端接所述第二电阻102的一端和所述第一 NPN管107的基极；
[0023]所述第二电阻102的一端接所述第一电阻101的一端和所述第一 NPN管107的基极，另一端接所述第一瓷片电容103的一端和所述第一稳压管104的N极和所述第一电解电容105的正极；
[0024]所述第三电阻106的一端接输入电压和所述第一电阻101的一端和所述第一NMOS功率管111的漏极，另一端接所述第一 NPN管107的集电极；
[0025]所述第四电阻109的一端接所述第一 NMOS功率管111的栅极和所述第二瓷片电容108的一端和所述第二电解电容110的正极和所述第一 NPN管107的发射极，另一端接地；
[0026]所述第一瓷片电容103的一端接所述第二电阻102的一端和所述第一稳压管104的N极和所述第一电解电容105的正极，另一端接地；
[0027]所述第二瓷片电容108的一端接所述第四电阻109的一端和所述第一 NMOS功率管111的栅极和所述第二电解电容110的正极和所述第一 NPN管107的发射极，另一端接地；
[0028]所述第一电解电容105的正极接所述第二电阻102的一端和所述第一瓷片电容103的一端和所述第一稳压管104的N极；负极接地；
[0029]所述第二电解电容110的正极接所述第四电阻109的一端和所述第一 NMOS功率管111的栅极和所述第二瓷片电容108的一端和所述第一 NPN管107的发射极，负极接地；
[0030]所述第一稳压管104的P极接地，N极接所述第一瓷片电容103的一端和所述第二电阻102的一端和所述第一电解电容105的正极；
[0031]所述第一 NPN管107的基极接所述第一电阻101的一端和所述第二电阻102的一端，集电极接所述第三电阻106的一端，发射极接所述第二电解电容110的正极和所述第四电阻109的一端和所述第一 NMOS功率管111的栅极和所述第二瓷片电容108的一端；
[0032]所述第一 NMOS功率管111的栅极接所述第一 NPN管107的发射极和所述第二电解电容110的正极和所述第四电阻109的一端和所述第二瓷片电容108的一端，漏极接输入电压和所述第一电阻101的一端和所述第三电阻106的一端，衬底接源极作为该装置的输出电压；
[0033]所述第一电阻101、第二电阻102、所述第一瓷片电容103、第一稳压管104和所述第一电解电容105构成所述第一 NPN管107的基极电压产生电路，当输入电压升高时，由于有所述第一瓷片电容103和所述第一电解电容105的存在，所述第一 NPN管107的基极电压会慢慢上升，所述第一瓷片电容103和第一电解电容105上的电压上升到所述第一稳压管的稳压值，同时瓷片电容有滤除高频信号的特性使其上升过程中的高频干扰，电解电容有滤除低频信号的特性使其上升过程中的低频干扰，使其上升过程中让干扰信号降到最小；
[0034]当所述第一 NPN管107的基极电压和发射极电压差上升0.7V时开始导通工作，对所述第二瓷片电容和所述第二电解电容110进行充电，所述第二电解电容110上的电压也是慢慢上升，也即是所述第一 NMOS功率管111的栅极的电压开始上升，使得所述第一 NMOS管111功率管开始慢慢导通，使其源极有电流流出，同时源极的电压也开始上升，达到输出电压慢慢上升的目的，防止有冲击电流产生。
[0035]本实用新型公开了一种防止过冲电流装置，并且参照附图描述了本实用新型的【具体实施方式】和效果。应该理解到的是:上述实施例只是对本实用新型的说明，而不是对本实用新型的限制，任何不超出本实用新型实质精神范围内的实用新型创造，均落入本实用新型保护范围之内。
【权利要求】
1.防止过冲电流装置，其特征在于包括第一电阻、第二电阻、第三电阻、第四电阻、第一瓷片电容、第二瓷片电容、第一电解电容、第二电解电容、第一稳压管、第一 NPN管和第一NMOS功率管: 所述第一电阻的一端接输入电压和所述第三电阻的一端和所述第一 NMOS功率管的漏极，另一端接所述第二电阻的一端和所述第一 NPN管的基极； 所述第二电阻的一端接所述第一电阻的一端和所述第一 NPN管的基极，另一端接所述第一瓷片电容的一端和所述第一稳压管的N极和所述第一电解电容的正极； 所述第三电阻的一端接输入电压和所述第一电阻的一端和所述第一 NMOS功率管的漏极，另一端接所述第一 NPN管的集电极； 所述第四电阻的一端接所述第一 NMOS功率管的栅极和所述第二瓷片电容的一端和所述第二电解电容的正极和所述第一 NPN管的发射极，另一端接地； 所述第一瓷片电容的一端接所述第二电阻的一端和所述第一稳压管的N极和所述第一电解电容的正极，另一端接地； 所述第二瓷片电容的一端接所述第四电阻的一端和所述第一 NMOS功率管的栅极和所述第二电解电容的正极和所述第一 NPN管的发射极，另一端接地； 所述第一电解电容的正极接所述第二电阻的一端和所述第一瓷片电容的一端和所述第一稳压管的N极；负极接地； 所述第二电解电容的正极接所述第四电阻的一端和所述第一 NMOS功率管的栅极和所述第二瓷片电容的一端和所述第一 NPN管的发射极，负极接地； 所述第一稳压管的P极接地，N极接所述第一瓷片电容的一端和所述第二电阻的一端和所述第一电解电容的正极； 所述第一 NPN管的基极接所述第一电阻的一端和所述第二电阻的一端，集电极接所述第三电阻的一端，发射极接所述第二电解电容的正极和所述第四电阻的一端和所述第一NMOS功率管的栅极和所述第二瓷片电容的一端； 所述第一 NMOS功率管的栅极接所述第一 NPN管的发射极和所述第二电解电容的正极和所述第四电阻的一端和所述第二瓷片电容的一端，漏极接输入电压和所述第一电阻的一端和所述第三电阻的一端，衬底接源极作为该装置的输出电压。
【文档编号】H02M1/32GK203840195SQ201420191882
【公开日】2014年9月17日 申请日期:2014年4月16日 优先权日:2014年4月16日
【发明者】沈孙园 申请人:浙江商业职业技术学院