一种电源过压保护电路的制作方法

本技术涉及电路领域，尤其是一种电源过压保护电路。

背景技术：

1、过压保护，是指被保护线路电压超过预定的最大值时，使电源断开或使受控设备电压降低的一种保护方式。过压保护电路是解决过压的问题的必要电路，现有技术的过压保护电路虽能起到保护电源的作用，但是电路中重要元器件的保护不到位，或者电路的结构比较复杂，所需器件和节点较多，器件多造成成本和功耗较高，节点较多造成坏点的风险大。

技术实现思路

1、本实用新型的目的在于解决现有过压保护电路结构复杂或者电路中元器件保护不到位的问题，提供一种电源过压保护电路，不仅电路结构简单，所需器件和节点较少，而且对电路中的元件进行保护。

2、为实现上述目的，本实用新型采用以下技术方案：

3、本实用新型公开了一种电源过压保护电路，其包括稳压二极管d1、三极管q2、稳压二极管d2和pmos管q1。

4、所述三极管q2为pnp型三极管。所述pmos管q1的源极s与电源输入端vin连接，漏极d与电源输出端vout连接，栅极g与三极管q2的集电极c连接，并与gnd连接。当ug<us，ugs<ugs(th)时，pmos管q1导通，即源极s和漏极d导通，电源电路连通正常工作；反之，pmos管q1不导通，电源电路断开，实现过压保护。

5、所述三极管q2的基极b连接分流电阻后与电源的输入端vin连接，三极管q2的发射极e与电源输入端vin连接。所述稳压二极管d1的阳极与gnd连接，阴极分别与电源输入端vin和三极管q2的基极b连接。所述pmos管的栅极g连接有若干分压电阻。

6、当输入电压vin大于正常输入电压时，此时输入电压大于稳压二极管d1的击穿电压ubr，稳压二极管被击穿，其上电压为ubr。三极管q2导通，uce≈0，因此q1的ugs≈0，pmos管q1不导通，电源电路断开，从而实现过压保护。

7、当vin电压输入正常范围时，稳压二极管 d1没有被击穿，未进入稳压状态。流过分流电阻的电流基本为0。三极管q2的ube=0，此时三极管q2处于截止状态。pmos管q1的ugs由分压电阻分压，ug<us，ugs<ugs(th)，pmos管导通，即电源正常工作。

8、所述稳压二极管d2阳极与三极管q2的集电极c连接，阴极与电源输入端vin连接，用于保护pmos管q1，起到稳压钳制电压的作用。

9、进一步地，所述分流电阻包括电阻r1和电阻r2，所述电阻r1的一端与电源输入端vin连接，另一端分别与电阻r2的一端和稳压二极管d1的阴极连接，所述电阻r2的另一端与三极管q2的基极连接。

10、进一步地，所述分压电阻包括电阻r3和电阻r4。所述电阻r3的一端与电源输入端vin连接，另一端与pmos管的栅极g连接；所述电阻r4 的一端与pmos管q1的栅极g连接，另一端与gnd连接。

11、本实用新型的有益之处为：

12、本实用新型通过稳压二级钳制电压，来控制三极管的通断，三极管的通断来控制pmos管通断，通过pmos管来控制电源电路的通断，将输出电压限定在安全值范围内，保护后级用电设备防止损坏。当输入电压大于正常电压时，pmos管断开，电源电路断开，从而实现过压保护；当输入电压在正常范围时，pmos管导通，电源电路正常工作。同时在pmos旁边并联了一个稳压二极管d2，使得pmos得到双重保护的作用。

技术特征：

1.一种电源过压保护电路，其特征在于：包括稳压二极管d1、三极管q2、稳压二极管d2和pmos管q1；所述三极管q2为pnp型三极管；所述pmos管q1的源极s与电源输入端vin连接，漏极d与电源输出端vout连接，栅极g与三极管q2的集电极c连接，并与gnd连接；所述三极管q2的基极b连接分流电阻后与电源的输入端vin连接，三极管q2的发射极e与电源输入端vin连接；所述稳压二极管d1的阳极与gnd连接，阴极分别与电源输入端vin和三极管q2的基极b连接；所述稳压二极管d2阳极与三极管q2的集电极c连接，阴极与电源输入端vin连接，用于保护pmos管q1，所述pmos管的栅极g连接有若干分压电阻。

2.根据权利要求1所述的电源过压保护电路，其特征在于：所述分流电阻包括电阻r1和电阻r2，所述电阻r1的一端与电源输入端vin连接，另一端分别与电阻r2的一端和稳压二极管d1的阴极连接，所述电阻r2的另一端与三极管q2的基极连接。

3.根据权利要求1所述的电源过压保护电路，其特征在于：所述分压电阻包括电阻r3和电阻r4；所述电阻r3的一端与电源输入端vin连接，另一端与pmos管的栅极g连接；所述电阻r4 的一端与pmos管q1的栅极g连接，另一端与gnd连接。

技术总结
本技术涉及电路领域，公开了一种电源过压保护电路，包括稳压二极管D1、三极管Q2、稳压二极管D2和PMOS管Q1。PMOS管Q1的源极S与电源输入端Vin连接，漏极D与电源输出端Vout连接，栅极G与三极管Q2的集电极C连接，并与GND连接。三极管Q2的基极B连接分流电阻后与电源的输入端Vin连接，三极管Q2的发射极E与电源输入端Vin连接。稳压二极管D1的阳极与GND连接，阴极分别与电源输入端Vin和三极管Q2的基极B连接。稳压二极管D2阳极与三极管Q2的集电极C连接，阴极与电源输入端Vin连接，用于保护PMOS管Q1。PMOS管的栅极G连接有若干分压电阻。本技术电路结构简单，所需器件和节点较少，减小成本和功耗，减少坏点风险。

技术研发人员：吴江平
受保护的技术使用者：厦门讯亨电子科技有限公司
技术研发日：20221031
技术公布日：2024/1/13