一种应用于同步整流驱动芯片的自适应预下拉电路及方法

本发明涉及一种模拟电路，具体涉及一种同步整流驱动芯片中整流管的控制电路。

背景技术：

1、在低压大电流的开关电源应用中，整流二极管是一个不可或缺的元件，其主要作用是将交流信号转化为直流信号，从而实现电子设备的正常工作。然而，由于整流二极管的导通压降较大，容易产生导通损耗。这种损耗不仅会影响系统的效率，还难以满足市场和监管要求，因为在现代的电子产品中，消费者对于能源的使用效率和环保要求越来越高。因此，同步整流技术的出现得到了广泛的关注和应用。

2、同步整流技术是指使用具有低导通阻抗的mosfet代替整流二极管或肖特基二极管。mosfet是一种主动器件，其导通阻抗很低，仅为几个mω，这意味着在导通时，其导通压降不超过100mv，远低于整流二极管或肖特基二极管。这种低压降意味着损耗更小，效率更高。通过这种方式，可以显着减少整流损耗，提高系统效率。

3、因此，同步整流技术已成为开关电源的一个重要技术，并且在未来将继续发展和创新。通过使用此技术，可以实现更高的效率和更低的环境影响，为用户和环境带来更多的好处。同时，同步整流技术的应用范围也在不断扩大，不仅仅局限于开关电源，在其他领域也得到了广泛应用，比如dc-dc变换器、led照明等。

4、在电力电子中，反激变换器是一种常见的转换器，用于将直流电源转换为交流电源，其关键部件之一是同步整流管。然而，由于同步整流管内部存在传输延迟，会导致效率降低。

5、如图1所示，在反激变换器中，次边侧线圈中的能量在次边侧导通时向负载供能，次边侧电流逐渐减小，此时同步整流管的漏源电压将向0v靠近。在理想情况下，当次边侧电流减小到0，即同步整流管漏源电压为0v时，同步整流管应该立即关断。这样，同步整流驱动效率最高，可以最大限度地减小损耗，提高反激变换器的效率。

6、然而，在实际情况下，同步整流技术存在着关断传输延迟。具体来说，该延迟包括关断阈值检测模块中的比较器延迟、逻辑模块延迟、驱动延迟以及同步整流管关断延迟。在这段延迟内，同步整流管还无法及时关断，导致负载向次边侧线圈反向灌电，从而造成反激变换器效率降低。

7、因此在传统的反激变换器架构中，检测同步整流管的漏端电压达到关断门限时，将同步整流管关断，但是因为存在关断传输延迟，所以传统设计中，将关断门限设置在离0v较远的电位上，在关闭同步整流管后，其体二极管导通，这就与同步整流技术引入相违背，因为体二极管产生的电压降远大于同步整流管导通时的漏源压降，产生过多的能量损耗。

技术实现思路

1、发明目的：针对上述现有技术，提出一种应用于同步整流驱动芯片的自适应预下拉电路及方法。

2、技术方案：一种应用于同步整流驱动芯片的自适应预下拉电路，包括：

3、采样模块，用于对同步整流管的漏源电压vd进行采样；

4、降压模块，用于对同步整流管的栅极电压vg进行采样并降压得到预下拉的比较阈值电压vfb；

5、比较模块，用于将所述预下拉的比较阈值电压vfb与电压vd进行比较，如果电压vd小于vfb，则输出控制信号到所述芯片的vg电压驱动单元，降低电压vg。

6、进一步的，所述降压模块包括差分运放电路和电阻分压电路；所述差分运放电路用于将采样的电压vg与参考电压vref比较后将至电压vsense；所述电阻分压电路用于对所述电压vsense进行分压得到所述vfb。

7、进一步的，所述降压模块中，所述电阻分压电路的电阻为可调电阻，用于调整所述预下拉的比较阈值电压vfb。

8、一种应用于同步整流驱动芯片的自适应预下拉方法，对同步整流管的栅极电压vg进行采样并降压得到预下拉的比较阈值电压vfb；对同步整流管的漏源电压vd进行采样，并与所述电压vfb进行比较，如果电压vd小于vfb，则输出控制信号到所述芯片的vg电压驱动单元，降低电压vg。

9、进一步的，对所述电压vg进行采样分为两步，先将通过差分运放电路将采样的电压vg与参考电压vref比较后将至电压vsense；然后通过电阻分压电路对所述电压vsense进行分压得到所述vfb。

10、进一步的，所述电阻分压电路采用可调电阻，用于调整所述预下拉的比较阈值电压vfb。

11、进一步的，当所述电压vg下降到关断门限时，将电压vg拉低至地。

12、有益效果：在同步整流管的设计中，存在一个关键问题：电流倒灌。为了解决这个问题，传统的同步整流驱动芯片需要设置一个合适的阈值来控制同步整流管的开关状态。理想情况下，为了防止电流倒灌，需要将关断比较器的阈值设定在0v。但是由于存在关断传输的延迟，这样做并不可行。因此，需要将关断比较器的阈值远离0v，以确保在流向同步整流管漏端的电流大小降至0a之前关闭同步整流管。当同步整流管关闭后，电流会通过其体二极管继续导通。然而，体二极管产生的压降远大于同步整流管导通时的压降，这会增大在同步整流管上的损耗。当电路工作在轻载模式时，流向同步整流管漏端电流大小在很短时间降到0a。此时同步整流管大部分时间工作在体二极管导通状态，考虑同步整流驱动芯片的损耗，则轻载模式下同步整流效率大大降低。

13、本发明针对以上问题，提出了应用于同步整流驱动芯片的一种自适应预下拉的技术。通过检测控制同步整流管的电压vg，先将电压vg的降低并与vref解算出vsense，用户可以根据vsense的电压值在外部灵活的调整，得到合理的分压值vfb，将该分压值与同步整流管的vd采样电压比较，来调整驱动vg的电压，如果vd的值小于vfb，则降低vg电压，从而增大同步整流管的导通电阻，使得vd大小相对稳定，直至vd过小，将vg拉低至地。从而避免了因为考虑同步整流管的关断传输延时，将vg下拉的比较门限设置过高，使得体二极管导通时间过长。利用该技术可以缩短同步整流管体二极管的导通时间，虽然会抬高同步整流管的导通阻抗，增加vds压降，但远小于体二极管的导通压降，因此可降低在同步整流管上的功耗。

技术特征：

1.一种应用于同步整流驱动芯片的自适应预下拉电路，其特征在于，包括：

2.根据权利要求1所述的应用于同步整流驱动芯片的自适应预下拉电路，其特征在于，所述降压模块包括差分运放电路和电阻分压电路；所述差分运放电路用于将采样的电压vg与参考电压vref比较后将至电压vsense；所述电阻分压电路用于对所述电压vsense进行分压得到所述vfb。

3.根据权利要求2所述的应用于同步整流驱动芯片的自适应预下拉电路，其特征在于，所述降压模块中，所述电阻分压电路的电阻为可调电阻，用于调整所述预下拉的比较阈值电压vfb。

4.一种应用于同步整流驱动芯片的自适应预下拉方法，其特征在于，对同步整流管的栅极电压vg进行采样并降压得到预下拉的比较阈值电压vfb；对同步整流管的漏源电压vd进行采样，并与所述电压vfb进行比较，如果电压vd小于vfb，则输出控制信号到所述芯片的vg电压驱动单元，降低电压vg。

5.根据权利要求4所述的应用于同步整流驱动芯片的自适应预下拉方法，其特征在于，对所述电压vg进行采样分为两步，先将通过差分运放电路将采样的电压vg与参考电压vref比较后将至电压vsense；然后通过电阻分压电路对所述电压vsense进行分压得到所述vfb。

6.根据权利要求5所述的应用于同步整流驱动芯片的自适应预下拉方法，其特征在于，所述电阻分压电路采用可调电阻，用于调整所述预下拉的比较阈值电压vfb。

7.根据权利要求4-6任一所述的应用于同步整流驱动芯片的自适应预下拉方法，其特征在于，当所述电压vg下降到关断门限时，将电压vg拉低至地。

技术总结
本发明公开了一种应用于同步整流驱动芯片的自适应预下拉电路及方法，对同步整流管的栅极电压VG进行采样并降压得到预下拉的比较阈值电压VFB；对同步整流管的漏源电压VD进行采样，并与电压VFB进行比较，如果电压VD小于VFB，则输出控制信号到芯片的VG电压驱动单元，降低电压VG直至当达到关断门限后，将VG拉低至地。因为电压VG已经提前下拉，电压VG降低到较低值已无法将VD拉回，因此可以快速将电压VG下拉到地。本发明通过加入预下拉电路，自适应调节同步整流管的栅极电位，从而延长同步整流管的导通时间，减少体二极管导通时间，提高同步整流的效率。

技术研发人员：徐建,张帅,方睿,贾岩森,张衡,秦唐臻
受保护的技术使用者：东南大学
技术研发日：
技术公布日：2024/1/15