电池保护芯片级联应用时侦测负载的保护电路的制作方法

本发明涉及过压保护电路的，特别涉及一种电池保护芯片级联应用时侦测负载的保护电路。

背景技术：

1、随着电池应用串数的增加，电池保护芯片的使用也趋向更高压的应用，透过将电池保护芯片以叠接方式形成的“级联应用”可以使电池保护线路具备模块化和并且保留硬件线路的设计弹性，同时也可以避免使用更高压晶圆制程去设计制造电池保护芯片。

2、参考附图1，为单颗电池保护芯片的应用，其中电池保护芯片u1的耐压为vmax；

3、参考附图2，为两颗电池保护芯片的应用，其中电池保护芯片u2和u3的耐压均为vmax；

4、参考附图3，为三颗电池保护芯片的应用，其中电池保护芯片u3和u4和u5的耐压均为vmax；

5、其中，电池保护芯片（u1~u5）的耐压vmax至少要大于n*vbat(max)，通常为了安全和设计余裕，会选择vmax=n*vbat(max)*k（其中k为数值且介于1.1~1.2，vbat(max)为5.5v），上述n为电池模组的电池颗数。

6、当负载load过重触发短路保护机制时，电池保护芯片中的co和do会分别关闭充电mos（q2、q4、q6）和放电mos（q1、q3、q5），因为充放电路径的消失，此时电池正极pack+和电池负极pack-两者电位相等，检测端vm透过电阻rvm连接到电池负极pack-，因此vm相对保护芯片vss的电位会接近n*vbat(亦即接近芯片vdd电位)。

7、单一电池保护芯片因负载过重触发短路保护机制时，u1的vm电压接近n*vbat不会有耐压不足的风险；两颗电池保护芯片因负载过重触发短路保护机制时，u2的vm电压因为接近2*n*vbat存在耐压不足的风险；三颗电池保护芯片因负载过重触发短路保护机制时，u4的vm电压因为接近3*n*vbat存在耐压不足的风险。

技术实现思路

1、本发明的主要目的为提供一种电池保护芯片级联应用时侦测负载的保护电路，加入箝制电路使得检测端vm的负载侦测电路在短路保护发生时免于耐压风险，可以让电池保护芯片不必因为vm的过压，而被拉到与电池正极pack+相同的电位上，避免电池保护芯片被迫选择更高压的晶圆制程。

2、为实现上述目的，本发明提供了一种电池保护芯片级联应用时侦测负载的保护电路，包括箝制电路（b2），所述箝制电路（b2）与电池保护芯片的检测端（vm）连接，所述箝制电路（b2）包括：

3、第一高压pmos（h1），与检测端（vm）连接；

4、第二高压pmos（h2），与所述第一高压pmos（h1）串接；

5、依序串接的第一低压pmos（p1）、第二低压pmos（p2）和第三低压pmos（p3），所述第一低压pmos（p1）分别连接第一高压pmos（h1）和第二高压pmos（h2），所述第三低压pmos（p3）连接所述电池保护芯片的电源端（vdd）。

6、进一步地，所述第一高压pmos（h1）的d极连接所述检测端（vm）、g极连接电源端（vdd）、s极与所述第二高压pmos（h2）的s极相互连接；

7、所述第二高压pmos（h2）的g极连接电源端（vdd）、d极接地；

8、所述第一低压pmos（p1）的g极和d极接于第一高压pmos（h1）和第二高压pmos（h2）的s极；

9、所述第二低压pmos（p2）的g极和d极接于第一低压pmos（p1）的s级；

10、所述第三低压pmos（p3）的g极和d极接于第二低压pmos（p2）的s级；

11、所述第三低压pmos（p3）的s极与电源端（vdd）连接。

12、进一步地，所述第二高压pmos（h2）的d极串接电阻（r2）后接地。

13、进一步地，所述保护电路包括负载判断比较器（b1），负载判断比较器（b1）的正极连接检测端（vm）。

14、进一步地，第一高压pmos（h1）与电阻（r1）的一端连接，所述电阻（r1）的另一端通过开关（s1）接地。

15、进一步地，所述保护电路因负载过重触发短路的箝制方法，包括：

16、基于检测端（vm）对外部电阻（rvm）和负载（load）进行电位监听；

17、基于监听以实时判断所述外部电阻（rvm）和负载（load）的电位是否与电池模组的正极（pack+）电位相同；

18、若相同，则箝制电路（b2）开通一条预设电流路径，所述电流路径包括电池模组的正极（pack+）的电流经过负载（load）和外部电阻（rvm）之后，再依次经过第一高压pmos（h1）、第一低压pmos（p1）、第二低压pmos（p2）和第三低压pmos（p3）至电源端（vdd）。

19、进一步地，所述基于检测端（vm）对外部电阻（rvm）和负载（load）进行电位监听的步骤中：

20、采用所述保护电路中的负载判断比较器（b1）对检测端（vm）、外部电阻（rvm）、负载（load）和电池模组的正极（pack+）上的电位进行监听。

21、进一步地，所述箝制电路（b2）开通一条预设电流路径之后，所述检测端（vm）的电位高于电源端（vdd）的电位，其中，高出的电位为小于5v的vclp

22、本发明提供的电池保护芯片级联应用时侦测负载的保护电路，具有以下有益效果：

23、通过在保护电路上加入箝制电路使得检测端vm的负载侦测电路在短路保护发生时免于耐压风险，可以让电池保护芯片不必因为vm的过压，而被拉到与电池正极pack+相同的电位上，避免电池保护芯片被迫选择更高压的晶圆制程。

技术特征：

1.一种电池保护芯片级联应用时侦测负载的保护电路，其特征在于，包括箝制电路（b2），所述箝制电路（b2）与电池保护芯片的检测端（vm）连接，所述箝制电路（b2）包括：

2.根据权利要求1所述的电池保护芯片级联应用时侦测负载的保护电路，其特征在于，所述第一高压pmos（h1）的d极连接所述检测端（vm）、g极连接电源端（vdd）、s极与所述第二高压pmos（h2）的s极相互连接；

3.根据权利要求2所述的电池保护芯片级联应用时侦测负载的保护电路，其特征在于，所述第二高压pmos（h2）的d极串接电阻（r2）后接地。

4.根据权利要求1所述的电池保护芯片级联应用时侦测负载的保护电路，其特征在于，所述保护电路包括负载判断比较器（b1），负载判断比较器（b1）的正极连接检测端（vm）。

5.根据权利要求1所述的电池保护芯片级联应用时侦测负载的保护电路，其特征在于，第一高压pmos（h1）与电阻（r1）的一端连接，所述电阻（r1）的另一端通过开关（s1）接地。

6.根据权利要求1所述的电池保护芯片级联应用时侦测负载的保护电路，其特征在于，所述保护电路因负载过重触发短路的箝制方法，包括：

7.根据权利要求6所述的电池保护芯片级联应用时侦测负载的保护电路，其特征在于，所述基于检测端（vm）对外部电阻（rvm）和负载进行电位监听的步骤中：

8.根据权利要求6所述的电池保护芯片级联应用时侦测负载的保护电路，其特征在于，所述箝制电路（b2）开通一条预设电流路径之后，所述检测端（vm）的电位高于电源端（vdd）的电位，其中，高出的电位为小于5v的vclp。

技术总结
本发明涉及一种电池保护芯片级联应用时侦测负载的保护电路，通过箝制电路与电池保护芯片的检测端连接，箝制电路包括：第一高压PMOS，与检测端连接；第二高压PMOS，与第一高压PMOS串接；依序串接的第一低压PMOS、第二低压PMOS和第三低压PMOS，第一低压PMOS分别连接第一高压PMOS和第二高压PMOS，第三低压PMOS连接电池保护芯片的电源端；使得检测端的负载侦测电路在短路保护发生时免于耐压风险，可以让电池保护芯片不必因为检测端的过压，而被拉到与电池正极PACK+相同的电位上，避免电池保护芯片被迫选择更高压的晶圆制程。

技术研发人员：陈廷仰,廖志洋,谢玉轩,倪佳宁
受保护的技术使用者：禹创半导体（深圳）有限公司
技术研发日：
技术公布日：2024/1/15