最大钳位电压电路以及DC-DC芯片的制作方法

本技术涉及集成电路，特别涉及最大钳位电压电路以及dc-dc芯片。

背景技术：

1、脉冲宽度调制(pulse-width modulation，简称pwm)是通过对一组脉冲的宽度及占空比进行调制，从而达到控制电路的电压、频率等目的。pwm技术作为一种驱动和控制的有效方法，常常应用于dc-dc芯片中。其中，pwm脉冲信号的上升沿是非常重要的一个性能指标，其直接决定了dc-dc芯片输出电压的稳定性，而comp信号是控制pwm上升沿的重要控制信号。

2、现有技术中，dc-dc芯片在输出电压达不到预期时，会调整comp信号的电压不断增大以控制pwm信号的上升沿的到来，以此调整pwm信号的占空比增大以控制dc-dc芯片的输出电压持续增大直至达到预期值。当输出电压达到预期值时，comp信号的电压值可能过大，而且comp信号并不能突变到正常工作时的电压值，会缓慢下降，这时输出电压会继续增大，导致产生一个很大的过冲量，容易造成dc-dc芯片的损坏。

技术实现思路

1、本实用新型的主要目的是提供一种最大钳位电压电路，旨在限制钳位使能电路输入的比较信号的最大电压值。

2、为实现上述目的，本实用新型提出一种最大钳位电压电路，应用于dc-dc芯片，包括：

3、比较信号输入端；

4、基准电压输入端；

5、钳位使能电路；所述钳位使能电路与所述比较信号输入端连接；所述钳位使能电路用于根据比较信号输出调节所述dc-dc芯片的pwm信号的上升沿的触发信号，还用于调节所述比较信号；

6、钳位电路，所述钳位电路分别与所述比较信号输入端和基准电压输入端连接；所述钳位电路用于限制所述比较信号输入的电压值不大于所述基准电压值。

7、可选地，所述钳位使能电路包括：

8、参考信号输入端；

9、第一信号输入端；

10、比较电路，所述比较电路具有第一输入端、第二输入端、受控端与输出端；所述比较电路的第一输入端与所述比较信号输入端连接；所述比较电路的第二输入端与所述参考信号输入端连接；所述比较电路用于将比较信号的电压值与参考信号的电压值进行比较，并输出所述触发信号；

11、下拉电路，所述下拉电路分别与所述第一信号输入端和所述比较信号输入端连接；所述下拉电路用于根据第一信号将所述比较信号的电压进行下拉。

12、可选地，所述钳位电路包括运算放大器与第一nmos管；所述运算放大器的正相输入端、所述第一nmos管的漏极与所述比较信号输入端连接；所述运算放大器的反相输入端连接所述基准电压输入端；所述运算放大器的输出端连接所述第一nmos管的栅极；所述第一nmos管的源极接地。

13、可选地，所述下拉电路包括第二nmos管、pmos管、非门电路与电流源；

14、所述第二nmos管的栅极、所述非门电路的一端与所述第一信号输入端连接；所述非门电路的另一端与所述pmos管的栅极连接；所述pmos管的漏极、所述第二nmos管的漏极与所述比较信号输入端连接；所述pmos管的源极、所述第二nmos管的源极与所述电流源的正极连接；所述电流源的负极接地。

15、可选地，所述钳位使能电路还包括电容和调修电容；所述电容的一端、所述调修电容的一端与所述比较信号输入端连接；所述电容的另一端与所述调修电容的另一端接地。

16、可选地，所述最大钳位电压电路还包括comp信号输入端与缓冲电路；所述缓冲电路的输入端连接所述comp信号输入端；所述缓冲电路的输出端连接所述比较信号输入端。

17、可选地，所述最大钳位电压电路还包括第一压降电路与第二压降电路；所述第一压降电路的输入端与所述缓冲电路的输出端连接；所述第一压降电路的输出端、所述第二压降电路的输入端与所述钳位电路连接；所述第二压降电路的输出端连接所述比较信号输入端。

18、可选地，所述第一压降电路包括第一电阻与第一调修电阻；所述第一电阻的输入端与所述缓冲电路的输出端连接；所述第一电阻的输出端与所述第一调修电阻的输入端连接；所述第一调修电阻的输出端与所述第二压降电路的输入端连接。

19、可选地，所述第二压降电路包括第二电阻与第二调修电阻；所述第二电阻的输入端与所述第一压降电路的输出端连接；所述第二电阻的输出端连接所述第二调修电阻的输入端；所述第二调修电阻的输出端连接所述比较信号输入端。

20、本实用新型还提出一种dc-dc芯片，所述dc-dc芯片包括所述的最大钳位电压电路。

21、本实用新型技术方案提出一种最大钳位电压电路，应用于dc-dc芯片，包括比较信号输入端、基准电压输入端、钳位使能电路与钳位电路。当在特殊情况下，例如dc-dc芯片的输出电压达不到预期值时，会调整比较信号的电压大小来使输出电压向预期设计的电压值靠近，比较信号的电压会不断升高。钳位使能电路可以通过将比较信号与参考信号进行比较，在比较信号的电压大于参考信号的电压时，钳位使能电路输出触发信号以控制dc-dc芯片中pwm信号的上升沿的到来，pwm信号的上升沿可以调整pwm信号的占空比增大以控制dc-dc芯片的输出电压持续增大直至达到预期值。当dc-dc芯片的输出电压达到预期值时，不需要再增大输出电压，但是比较信号的电压并不能突变到正常工作时的电压值，会缓慢下降，在比较信号的电压缓慢下降的这个阶段输出电压会继续增大，直到比较信号降到正常水平。本实用新型中，由于增加了钳位电路，钳位电路可以限制输入钳位使能电路的比较信号输入的最大电压值，即比较信号的最大钳位电压不大于基准电压。即使比较信号的电压不能突变到正常工作时的电压值，比较信号也能较快下降到正常电压值。即比较信号的电压不会长时间处于一直大于参考信号的电压的状态，故本实用新型减小了dc-dc芯片的输出电压的过冲量，避免了造成dc-dc芯片的损坏。

技术特征：

1.一种最大钳位电压电路，应用于dc-dc芯片，其特征在于，包括：

2.如权利要求1所述的最大钳位电压电路，其特征在于，所述钳位使能电路包括：

3.如权利要求1所述的最大钳位电压电路，其特征在于，所述钳位电路包括运算放大器与第一nmos管；所述运算放大器的正相输入端、所述第一nmos管的漏极与所述比较信号输入端连接；所述运算放大器的反相输入端连接所述基准电压输入端；所述运算放大器的输出端连接所述第一nmos管的栅极；所述第一nmos管的源极接地。

4.如权利要求2所述的最大钳位电压电路，其特征在于，所述下拉电路包括第二nmos管、pmos管、非门电路与电流源；

5.如权利要求2所述的最大钳位电压电路，其特征在于，所述钳位使能电路还包括电容和调修电容；所述电容的一端、所述调修电容的一端与所述比较信号输入端连接；所述电容的另一端与所述调修电容的另一端接地。

6.如权利要求1所述的最大钳位电压电路，其特征在于，所述最大钳位电压电路还包括comp信号输入端与缓冲电路；所述缓冲电路的输入端连接所述comp信号输入端；所述缓冲电路的输出端连接所述比较信号输入端。

7.如权利要求6所述的最大钳位电压电路，其特征在于，所述最大钳位电压电路还包括第一压降电路与第二压降电路；所述第一压降电路的输入端与所述缓冲电路的输出端连接；所述第一压降电路的输出端、所述第二压降电路的输入端与所述钳位电路连接；所述第二压降电路的输出端连接所述比较信号输入端。

8.如权利要求7所述的最大钳位电压电路，其特征在于，所述第一压降电路包括第一电阻与第一调修电阻；所述第一电阻的输入端与所述缓冲电路的输出端连接；所述第一电阻的输出端与所述第一调修电阻的输入端连接；所述第一调修电阻的输出端与所述第二压降电路的输入端连接。

9.如权利要求7所述的最大钳位电压电路，其特征在于，所述第二压降电路包括第二电阻与第二调修电阻；所述第二电阻的输入端与所述第一压降电路的输出端连接；所述第二电阻的输出端连接所述第二调修电阻的输入端；所述第二调修电阻的输出端连接所述比较信号输入端。

10.一种dc-dc芯片，其特征在于，所述dc-dc芯片包括如权利要求1至9任一项所述的最大钳位电压电路。

技术总结
本技术公开一种最大钳位电压电路，应用于DC‑DC芯片，包括比较信号输入端、基准电压输入端、钳位使能电路与钳位电路。当DC‑DC芯片的输出电压达不到预期值时，会调整比较信号来使输出电压向预期电压值靠近。当达到预期值时，不需要再增大输出电压，但是比较信号的电压并不能突变到正常工作时的电压值，会缓慢下降，比较信号的电压缓慢下降时输出电压会继续增大，直到比较信号降到正常水平。本技术增加了钳位电路，钳位电路可以限制输入钳位使能电路的比较信号输入的最大电压值不大于基准电压，故比较信号能较快下降到正常电压值。本技术减小了DC‑DC芯片的输出电压的过冲量，避免了造成DC‑DC芯片的损坏。

技术研发人员：陈高正
受保护的技术使用者：辰芯半导体（深圳）有限公司
技术研发日：20231114
技术公布日：2024/6/18