专利名称：全波桥式整流电路的制作方法
技术领域：
本发明涉及整流电路，特别是涉及一种具有高效率的全波桥式整流电路。
一般情况在整流电路中使用二极管。作为使用二极管的整流电路的实例，
图1示出了半波整流电路(half-wave rectifier circ-uit)。这样，在使用二极管的电路中，由于存在二极管的正向导通电压，使整流电路的能量效率降低。
为克服半波整流器能量效率低下的缺点，作为新技术，在USP5,173,849号专利中公开了同步半波整流电路(Synchronous half-wave rectifier circuit)。图2示出了同步半波整流电路。如图2所示，同步半波整流器包含三个MOS晶体管M1，M2及M3。晶体管M1及M2是N沟道晶体管，晶体管M3是P沟道晶体管。晶体管M2及M3是使晶体管M1‘开/关’的开关元件，在AC输入下降到逻辑阈值电压以下时，使晶本管M1‘开’。晶体管M1应有足够的大小，能够完全传导从AC输入的必要的功率。具有这样结构的同步半波整流器，作为其输入端，如图3所示，提供了比加在IC上的直流电源电压Vdd大得多的，或者比接地电压GND小的AC输入电压，同时，提供给该半波整流器的AC输入峰间电压(Vpp)大约为12V左右。
于是，构成该整流器的各晶体管至少有15V左右的击穿电压，结果在构成整流器的CMOS中，增加了发生闩锁(latch-up)的可能性，并且，以适合于制造大约7～8V击穿电压的元件的CMOS制造技术，不能制作这样的整流器。另外，因为整流电路上施加过压的AC输入，很难保证芯片的稳定性。
本发明的目的是提供了在通常的CMOS制造工艺下能够制造的，具有高能量效率和稳定性的全波桥式整流电路。
为达到以上目的，本发明包含以下部件第一比较器装置，其作用是把输入AC电压的两个输入端的第一输入端提供的第一输入电压，同输出端的输出电压进行比较；第一开关装置，该装置连接在所述输出端和所述第一输入端之间，由所述第一比较装置控制，进行开/关操作；第二比较器装置，其作用是把所述两个输入端的第二输入端提供的第二输入电压同所述输出电压进行比较；第二开关装置，该装置连接在所述输出端和所述第二输入端之间，由所述第二比较器装置控制，进行‘开/关’操作；第三比较器装置，其作用是把所述第一输入端提供的所述第一输入电压和接地电压进行比较；第三开关装置，该装置连接在所述输出端和所述第一输入端之间，由所述第三比较装置控制，进行开/关操作；第四比较器装置，其作用是把所述第二输入端提供的第二输入电压与所述接地电压进行比较；第四开关装置，该装置连接在所述输出端和所述第二输入端之间，由所述第四比较器装置控制，进行‘开/关’操作。
附图简要说明图1是现有的半波整流器的线路图。
图2是现有的另一个半波整流器的线路图。
图3是表示图2的整流器的模拟结果。
图4是本发明的整流器线路图。
图5是图4中的高电平比较器的线路图。
图6是图4中的低电平比较器的线路图。
图7表示了本发明的整流器的模拟结果。
作为实施例，在所述第一及第二输入电压比所述输出电压高时，所述第一及第二比较器装置使所述第一及第二开关装置分别导通；在所述第一及第二输入电压比所述接地电压低时，所述第三及第四比较器装置使所述第三及第四开关装置分别导通。
作为实施例，在所述第一及第二输入电压比所述输出电压高时，所述第一及第二比较器装置输出低电平信号；在所述第一及第二输入电压比所述接地电压低时，所述第三及第四比较器装置输出高电平信号。
作为实施例，所述第一开关装置包含第一PMOS晶体管，该晶体管的栅极接所述第一比较器装置的输出端，源极接所述输出端，漏极接所述第一输入端；所述第二开关装置包含第二PMOS晶体管，该晶体管的栅极接所述第二比较装置的输出端，源极接所述输出端，漏极接所述第二输入端；所述第三开关装置包含第一NMOS晶体管，该晶体管的栅极接所述第三比较器装置的输出端，源极接所述接地端，漏极接所述第一输入端；所述第四开关装置包含第二NMOS晶体管，该晶体管的栅极接第四比较器装置的输出端，源极接所述接地端，漏极接所述第二输入端。
图4示出了属于本发明的全波桥式整流电路。如图4所示，属于本发明的全波桥式整流电路由两个PMOS晶体管MP1，MP2、两个NMOS晶体管MN1，MN2、两个高电平比较器(high level Comparator)COMH1，COMH2、两个低电平比较器(low level Comparator)COML1，COML2构成。在整流器的输入端A及B施加AC输入。整流器一输入端A施加的电压信号相位和整流器另一输入端B施加的电压信号的相位存在180°的相位差。
在整流器的一个输入端A和它的输出端(Vdd线)之间，以及在整流器的另一个输入端B和它的输出端之间，分别连接两个PMOS晶体管的MP1，MP2。输入端A和接地GND之间，以及输入端B和接地GND之间，分别连接两个NMOS晶体管MN1，MN2。PMOS晶体管MP1的栅极接高电平比较器COMH1的输出端、PMOS晶体管MP2的栅极接高电平比较器COMH2的输出端。所述高电平比较器COMH1，COMH2的反向端分别接整流器的输入端A、B，其它非反向端全部接整流器的输出端(Vdd线)。NMOS晶体MN1的栅极接低电平比较器COML1的输出端，NMOS晶体管MN2的栅极接低电平比较器COML2的输出端。所述低电平比较器COML1，COML2的反向端分别接输入端A、B，其它非反向端全部接地GND。
下面，详细说明具有所述构成的本发明的工作过程。
在输入端A、B提供AC输入时，首先，输入端A的电压电平比Vdd电平高的话，高电平比较器COMH1的输出从高电平向低电平，也就是向GND电平跃迁。由此，使PMOS晶体管MP1导通，其结果，整流器的输入端A具有与Vdd电平相同的电压电平。另一方面，输入端B的电压电平比GND电平低的话，低电平比较器COML2的输出从低电平向高电平，也就是向Vdd电平跃迁。由此，使NMOS晶体管MN2导通，其结果，整流器的输入端B具有与GND电平相等的电压电平。
相反，输入端A的电压电平比GND电平低的话，低电平比较器COML1的输出从低电平到高电平跃迁，由此，使NMOS晶体管MN1导通，整流器的输入端A具有与GND电平相等的电压电平。另一方面，输入端B的电压电平比Vdd电平高的话。高电平比较器COMH2的输出从高电平向低电平跃迁，由此，使PMOS晶体管MP2导通，其结果，整流器的输入端B具有与Vdd电平相等的电压。
已知一般在CMOS晶体管的源极和漏极电压比Vdd和GND更高或更低的情况下，制作在CMOS结构上的PNP及NPN结双向晶体管导通，产生此作用的闩锁状态发生的可能性高。如前所述，在向属于本发明的整流器的输入端A施加GND电平以下的AC输入时，NMOS晶体管MN1导通，输入端A成为GND电平，向输入端B施加Vdd电平以上的AC输入时，PMOS晶体管MP2导通，输入端B成为Vdd电平，因此，可以防止闩锁。进而，在制作本发明的整流器时，对于元件的耐压，不用特别地考虑。本发明的整流器能在适合于制造大约10V左右的耐压元件的元件制造工艺上生产出来，由此制作的整流器参考图7，能在6V的AC输入下，提供5V以上的Vdd。
下面结合附图，详细说明本发明的实施例。
图5示出了本发明的高电平比较器的实施例。
参考图5，高电平比较器由七个NMOS晶体管21、22、25～29和两个PMOS 23，24、反相器30构成，MOS晶体管21～29各自的外壳分别接自己的源极。NMOS晶体管21的栅极作为反向输入端IN(-)使用，NMOS晶体管22的栅极作为非反向输入端IN(+)使用。NMOS晶体管21及22的漏极接整流器的输出端Vdd，NMOS晶体管27、28、29的源极接地端GND，它们的栅极相互连接。NMOS晶体管21及22的源极分别接NMOS晶体管25及26的栅极和NMOS晶体管28及29的漏极。NMOS晶体管29的栅极接自己的漏极。在整流器的输出端Vdd、和NMOS晶体管25及26的漏极之间，分别接PMOS晶体管23及24。PMOS晶体管23的栅极和源极相互连接，PMOS晶体管24的漏极和NMOS晶体管26的漏极之间，接反相器30的输入端。NMOS晶体管27至29在比较器中起提供偏置的作用。正如前面已说明的那样，高电平比较器的反向端子IN(-)接整流器的一个AC输入端A或B，其非反向端IN(+)接整流器的输出端Vdd。
参考图5，下面详细说明高电平比较器的工作过程。在NMOS晶体管21的栅极(也就是高电平比较器的反向端)加上高于Vdd的电压，则NMOS晶体管21起到源输出电路的作用，在NMOS晶体管25的栅极加上了高电平电压。由此，NMOS晶体管25的漏极电压成低电平。于是，PMOS晶体管24的栅极一源极电压Vgs增加，该PMOS晶体管24的漏极成为高电平电压，通过反相器30，高电平比较器的输出电压OUT成为低电平。由此，参考图4，在整流器输入端A或B加上超过Vdd的电压，则PMOS晶体管MP1或MP2被导通，其结果，所述输入端A或B得到了与Vdd电平相同的电压。
图6示出了本发明的低电平比较器的实施例。
参考图6，低电平比较器由七个PMOS晶体管31、32、35～39和两个NMOS 33，34及反相器40构成，MOS晶体管31～39的外壳分别与自己的源极相连。PMOS晶体管31的栅极作为反向输入端IN(-)使用，PMOS晶体管32的栅极作为非反向输入端IN(+)使用。PMOS晶体管31及32的漏极接地GND，PMOS晶体管37、38、39的源极接整流器的输出端Vdd，它们的栅极相互连接。PMOS晶体管31及32的源极分别接PMOS晶体管35及36的栅极和PMOS晶体管38及39的漏极。PMOS晶体管39的栅极管接自己的漏极。在接地端GND和PMOS晶体管35及36的漏极之间分别接NMOS晶体管33及34。NMOS晶体管33的栅极和源极相互连接，在NMOS晶体管34的漏极和PMOS晶体管36的漏极之间接反向器40的输入端。仍如前面说明那样，低电平比较器的反向端IN(-)也接整流器的AC输入端A或B，其非反向端IN(+)接地GND。
参考图6，下面详细说明低电平比较器的工作过程。PMOS晶体管31的栅极(也就是低电平比较器的反向端)加上低于GND的电压，则PMOS晶体管31起到了源输出电路的作用，所以在PMOS晶体管35的栅极加上了低电平电压。由此，PMOS晶体管35的漏极电压成为高电平。于是，NMOS晶体管34的栅极一源极间电压(VgS)增加，该NMOS晶体管34的漏极成为低电平，经反相器30，低电平比较器的输出电压OUT成为高电平。由此，参考图4，在整流器的输入端A或B施加低于GND的电压，则NMOS晶体管NP1或NP2导通，其结果，所述输入端A或B得到与GND电平相等的电压。
权利要求
1.一种全波桥式整流电路，其特征在于包含以下部件第一比较器装置，其作用是把第一输入电压与输出端的输出电压进行比较，所述第一输入电压是向输入AC电压的两个输入端中的第一输入端提供的电压；第一开关装置，该装置连接在所述输出端和所述第一输入端之间，由所述第一比较器装置控制执行开/关操作；第二比较装置，其作用是把第二输入电压与所述输出电压进行比较，所述第二输入电压是向所述两个端中的第二输入端提供的电压；第二开关装置，该装置连接在所述输出端和所述第二输入端之间，由所述第二比较器装置控制执行开/关操作；第三比较器装置，其作用是把提供给所述第一输入端的所述第一输入电压与接地电压进行比较；第三开关装置，该装置连接在所述输出端和所述第一输入端之间，由所述第三比较器装置控制执行开/关操作；第四比较器装置，其作用是把提供给所述第二输入端的第二输入电压与所述接地电压进行比较；第四开关装置，该装置连接在所述输出端与所述第二输入端之间，由所述第四比较器装置控制执行开/关操作；
2.如权利要求1所述的全波桥式整流电路其特征在于所述第一及和第二比较器装置，在所述第一及第二输入电压比所述输出电压高时，所述第一及第二开关装置分别导通；所述第三及第四比较器装置在所述第一及第二输入电压比所述接地电压低时，所述第三及第四开关装置件置分别导能。
3.如权利要求2所述的全波桥式整流电路，其特征在于所述第一及第二比较器装置在所述第一及第二输入电压比所述输出电压高时，输出低电平信号；所述第三及第四比较器装置在所述第一及第二输入电压比所述接地电压低时，输出高电平信号；所述第一开关装置包括第一PMOS晶体管，该晶体管栅极接所述第一比较器装置的输出端；源极接所述输出端，漏极接所述第一输入端；所述第二开关装置包括第二PMOS晶体管，该晶体管栅极接上述第二比较器装置的输出端，源极接所述输出端，漏极接所述第二输入端；所述第三开关装置包括第一NMOS晶体管，该晶体管栅极接所述第三比较器装置的输出端，源极接所述接地端，漏极接所述第一输入端；所述第四开关装置包括第二NMOS晶体管，该晶体管栅极极接所述第四比较器装置的输出端，源极接所述接地端，漏极接上述第二输入端。
全文摘要
一种全波桥式整流电路，包括元件两个PMOS晶体管MP1，MP2；两个NMOS晶体管MN1，MN2；两个高电平比较器COMH1，COMH2；两个低电平比较器COML1，COML2。在整流器的输入端A加上低于GND的AC输入时，晶体管MN1导通，输入端A成为GND电平；在输入端B加上高于Vdd的AC输入时，晶体管PN2导通，输入端B成为Vdd电平，因此，可防止闩锁现象，且本整流电路对元件的耐压无特殊要求，适合在制造耐压为10V左右的元件制造工艺中制造。
文档编号H02M7/219GK1148288SQ9610765
公开日1997年4月23日 申请日期1996年5月27日 优先权日1995年10月16日
发明者白承范 申请人:三星电子株式会社