一种基于fpga的全阻抗距离保护方法
【技术领域】
[0001] 本发明涉及一种硬件算法实现方法，具体讲涉及一种基于FPGA的全阻抗距离保 护方法。
【背景技术】
[0002] 距离保护是电力系统输电网络中应用广泛的保护方法。高压输电线路采用距离保 护作为线路主保护，超、特高压输电线路上采用距离保护作为线路的后备保护，有的线路还 采用距离纵联保护作为超、特高压线路主保护。全阻抗距离保护属于距离保护应用范围较 多的一种，现有技术多以DSP为核心实现阻抗计算，该实现方式由于其自身结构原因而存 在速度慢、效率低、启动元件多和可靠性差等不足。
【发明内容】
[0003] 针对现有技术的不足，本发明提出一种基于FPGA的全阻抗距离保护方法，利用 FPGA并行计算的优势，同时采用上位机定值匹配、移位乘除法、状态机分时复用等技术，实 现了资源和速度的高效整合，既保证了动作时间的精度，又保证了动作的可靠性。提高运算 速度，减少启动元件、运算量和硬件资源，提高继保装置中全阻抗距离保护动作的可靠性。 内容有：全阻抗距离保护原理、算法设计（含上位机定值匹配、移位乘除法、状态机分时复 用）和验证。
[0004] 本发明的目的是采用下述技术方案实现的：
[0005] -种基于FPGA的全阻抗距离保护方法，其改进之处在于，所述方法包括
[0006] (1)计算阻抗保护；
[0007] (2)采用上位机定值匹配；
[0008] (3)采用移位乘除法；
[0009] (4)采用状态机分时复用；
[0010] (5)测试阻抗保护特性；
[0011] (6)进行仿真测试。
[0012] 优选的，所述步骤（1)包括计算相间距离保护阻抗和接地距离保护阻抗。
[0013] 进一步地，所述相间距离保护为采用测量电压为相间电压，测量电流为相间电流， 反映相间短路、两相接地短路和三相短路故障，测量阻抗为：
【主权项】
1. 一种基于FPGA的全阻抗距离保护方法，其特征在于，所述方法包括 (1) 计算阻抗保护； (2) 采用上位机定值匹配； (3) 采用移位乘除法； (4) 采用状态机分时复用； (5) 测试阻抗保护特性； (6) 进行仿真测试。
2. 如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤 (1)包括计算相间距离保护阻抗和接地距离保护阻抗。
3. 如权利要求2所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述相间 距离保护为采用测量电压为相间电压，测量电流为相间电流，反映相间短路、两相接地短路 和三相短路故障，测量阻抗为：
其中，Zml、Zm2、Zm3为AB相、BC相和CA相的相间阻抗测量值，化、匕、t>cSA、B、C三 相相电压乂、4、4为A、B、C三相相电流； 以AB相为例，相间距离保护阻抗计算为：
其 中， Re-l'/{y』-Im, 4 -Im，L= / | .Re+.//,lm, 之=LRe+.//?_Im，UA_Re、UB_Re和UA_Im、UB_Im分别为A、B各相电压的实部和虚部，IA_ Re、IB_Re和IA_Im、IB_Im分别为A、B各相电流的实部和虚部。
4. 如权利要求2所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述接地 距离保护为采用测量电压为相电压，测量电流为带有零序电流补偿的相电流，反映单相接 地故障、两相接地故障和三相接地故障，测量阻抗为：
其中，Zml、Zm2、Zm3为A、B、C三相的接地阻抗测量值，氏、么、三相相电压， /eSA、B、C三相相电流，为零序电流，K为反馈系数； 以A相为例，接地距离保护阻抗计算为： 令A= ，则有
其中，UA_Re和UA_Im为A相电压的实部和虚部，IA_Re和IA_Im为A相电流的实部和虚 部，Ii_Re和Um为之电流的实部和虚部，即AWbRc+y/iJm。
5. 如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤 (2) 包括采用算法逻辑与上位机定值扩充或缩减倍率的方法实现，其中，倍率取2的整数倍 值或10的整数倍，在扩充倍率时最大数字量不超过其运算范围，在缩减倍率时精度误差范 围小于0. 5%。
6. 如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤 (3) 包括将运算时2的倍数相关乘除法移位即可，包括上位机定值匹配时同时扩充或缩减2 的倍数的运算。
7. 如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤 (4) 包括采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，在不同时刻利用 同一个加法器、减法器或乘法器计算不同的逻辑功能，把得到的数据存到相应的寄存器中， 提高硬件资源利用率。
8. 如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤 (5) 包括测试距离保护的阻抗特性位对阻抗动作值测试，阻抗特性曲线只整定一组任意值 进行整组测试； (5. 1)进行电阻值、电抗值均测； (5. 2)进行三相均测，接地距离和相间距离均测； (5.3)电阻值在0°角下测试，电抗值在90°角下测试。
9.如权利要求1所述的一种基于FPGA的全阻抗距离保护方法，其特征在于，所述步骤 (6) 包括根据相间阻抗和接地阻抗特性进行仿真，电流电压整定值和实时计算值为数字量， 计算误差小于0.5%。
【专利摘要】本发明涉及一种基于FPGA的全阻抗距离保护方法，所述方法包括(1)计算阻抗保护；(2)采用上位机定值匹配；(3)采用移位乘除法；(4)采用状态机分时复用；(5)测试阻抗保护特性；(6)进行仿真测试。发明采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用基于FPGA的全阻抗距离保护硬件算法，减少正序、负序电压和电流等启动元件的判断过程，实时计算并进行逻辑判断，进一步保护继保动作的可靠性。
【IPC分类】H02H7-26, G01R27-08
【公开号】CN104578010
【申请号】CN201510039323
【发明人】胡鹏飞, 袁玉湘, 屈志娟, 姜学平
【申请人】国家电网公司, 国网智能电网研究院, 国网浙江省电力公司
【公开日】2015年4月29日
【申请日】2015年1月27日