一种大电流cmos推挽驱动电路及其控制方法
【专利摘要】本发明提供了本发明公开了一种能在5?10V电源电压下工作的大电流CMOS推挽驱动电路及其控制方法，主要应用于大功率MOS的栅极驱动。该电路包括一直流电源、一个线性稳压电路(LDO)、一控制电路、一个NMOS、一个PMOS和输出负载。线性稳压电路和控制电路都直接由直流电源供电，LDO输出与控制电路相连，PWM输入信号接控制电路，控制电路输出两路信号，分别与NMOS和PMOS的栅极相连。该方法通过自适应控制，根据输入PWM信号，在不同的直流电源电压下，控制NMOS/PMOS的打开与关闭，实现对负载驱动。本发明的积极效果是：电路结构简单，扩展了Vgs耐压只有5V的CMOS工艺的应用，拓宽了输入电压范围，提高了输出电压，增强了电路的驱动能力。
【专利说明】
-种大电流CMOS推挽驱动电路及其控制方法
技术领域
[0001 ]本发明属于CMOS集成电路技术领域，具体设及大电流CMOS推挽驱动电路及其控制 方法。
【背景技术】
[0002] 目前由于受到M0S工艺VGS、VDS耐压5V的限制，功率M0S的驱动电路的电源电压和 输出电压都不能超过5V。而大部分功率M0S的VGS耐压都在10VW上，开启电压大于1.5V，甚 至3.5V。提高驱动电路的输出电压，能极大的降低对功率M0S选型的要求，有效的提高功率 M0S的驱动效率，减小功率管上的热损耗，提高开关电源系统效率。
[0003] 图1是当前的一种驱动电路，被广泛地应用于驱动开关电路中功率M0S打开或者关 闭。102控制电路为逻辑控制电路，将输入PWM信号转化为非重叠时相的两路信号；103、104 W及105和106为信号缓冲器，通过逐级放大，增强驱动能力，根据需要驱动的M0S的大小，可 串联多级；107是驱动输出级的PM0S，PM0S打开时，驱动电路可输出电流，从而拉高负载电 压；108为驱动输出级的醒0S，其打开时，驱动电路从负载拉电流，而将负载电压拉低。该电 路可输入输出较大的电流，缺点是工作电压受限于器件的VGS(栅源)耐压，普通CMOS工艺下 只能输出5V的电压，对外置功率M0S的选型要求较高。
【发明内容】
[0004] 针对上述现有技术的缺陷和不足，本发明要解决的技术问题是:在VGS耐压不超 过5V的普通CMOS工艺下，提供一种驱动能力强、电路简单，工作在5·1〇ν电压范围，且输出能 达到10V大功率CMOS的推挽驱动电路。
[0005] 为了解决上述的技术问题，本发明提供了一种大电流CMOS推挽驱动电路，该电路 包括直流电源(201)、线性稳压电路(202)、控制电路(203)、NM0S管(205)、PM0S(204)和输出 负载；所述线性稳压电路（202)和控制电路（203)由直流电源（201)供电，线性稳压电路 (202)输出与控制电路(203)相连，PWM输入信号接控制电路(203 )，控制电路(203)输出两路 信号，分别与醒0S管（205)和PM0S管（204)的栅极相连;所述醒0S管（205)和PM0S管(204)的 漏极相连并与所述输出负载连接;所述控制电路(203)将PWM信号的电压增高；
[0006] 当P歷信号为高电平时，控制电路(203)输出低电平，关闭醒0S管(205)，打开PM0S 管（204)，从而将负载电压拉高;反之，当nm信号为低电平时，控制电路(203)输出高电平， 打开NM0S管(205)，同时关闭PM0S管(204)，将负载电压拉低。
[0007] 在一较佳实施例中：所述线性稳压电路包括基准电压(302)、运算放大器(303)、两 个多晶娃电阻(304)、（305似及NM0S管(306);所述NM0S管(306)的栅极与运算放大器(303) 的输出端连接，源极与所述多晶娃电阻（304)、（305)串联后接入所述直流电源（201)的负 极，漏极与所述直流电源(201)的正极连接；
[000引基准电压(302)由带隙基准电路给出；运算放大器(303 )、多晶娃电阻(304 )、（ 305) 保+贫 W及NMOS管(306)组成了一个闭环系统，其输出VCC电压满足：Wr = ?/'w' *泌^ 3化其 ^304 ， 中，Vref即为基准电压的电压值；
[0009] 所述NM0S管(306)为高压NM0S管，其栅源耐压为5V，漏源耐压大于10V。
[0010] 在一较佳实施例中：所述控制电路包括悬浮地偏置电路（402)、巧位保护电路 (403)、电平转换和非重叠时相电路(404)、电流缓冲器(416)、（417);其中：
[00川所述悬浮地偏置电路包含匪0S管（405)、（406)组成的匪05电流镜，高压?105管 (410)、（411)组成的?105电流镜;产生偏置电压的电阻(407)，将高压?105管(410)、（411)的 栅极偏置为比直流电源电压低；W及低压醒0S管(408)和高压NM0S管(409)，所述高压醒0S 管（409)的栅极与线性稳压电路的输出连接，源极与低压匪0S管（408)的漏极连接，低压 NM0S管(408)的源极与直流电源(201)的负极连接；
[0012] 所述巧位保护电路包含3个串联的PM0S管(413)、（414)、（415)，它们的栅极和漏极 短接，对悬浮地偏置电路的电压巧位，使其不至于太低而超过PM0S管(412)的耐压极限，所 述PM0S管(412)的漏极与直流电源的负极连接，栅极经过所述电阻(407)与直流电源（201) 的正极连接；
[0013] 所述电流缓冲器(416)、（417)由串联的反相器组成，分别接电平转换和非重叠时 相电路(404)的输出信号0UT_H和信号抓1^^;其中电流缓冲器(416)的地线与悬浮地相连， 当0UT_H为高时，电流缓冲器(416)从负载拉电流，电流将流经电流缓冲器(416)到悬浮地， 再经PM0S管(412巧Ij直流电源(201)的负极。
[0014] 在一较佳实施例中：电平转换和非重叠时相电路(404)包含电平转换电路(502)和 非重叠时相电路(503);
[0015] 所述电平转换电路(502)包括四个低压醒0S管（504)、（505)、（506)、（507)?及四 个低压PM0S管(508)、（509)、（510)和(511)，PM0S管巧10)、（511)的源极均接直流电源(201) 的正极，并采用交叉禪合方式连接，组成正反馈回路;NM0S管巧04)、（505)的源极接地，且其 栅极分别接反相器的输入和输出;PM0S管(508)、（ 509) W及NM0S管(506)、（ 507)的栅极统一 接所述巧位保护电路的输出；
[0016] 当醒0S管(504)的栅极信号为高时，醒0S管（505)的栅极信号为低，PM0S管（511) 的栅极被拉低，PM0S管（511)导通，将输出信号0UT_H拉高，PM0S管（510)被关断，让PM0S (511)的栅极更容易被拉低，从而形成正反馈，加速了 OUTjrt^升高;反之，当醒0S管(504)的 栅极信号为低时，NM0S管(505)被打开，将017〇1信号拉低，将PWM信号转化为较高电压的PWM 信号；
[0017] 在一较佳实施例中：所述非重叠时相电路巧03)是逻辑时序电路，全部由逻辑与非 口和非口组成;将PWM信号转化为2个不会同时为高的PWM信号。
[0018] 在一较佳实施例中:所述直流电源(201)的电压为5-10V。
[0019] 在一较佳实施例中：所述线性稳压电路(202)对直流电源（201)进行降压，从而输 出稳定的5V电压，给控制电路(203)做低压偏置。
[0020] 本发明还提供了一种上述大电流CMOS推挽驱动电路的控制方法：当输入nm信号 为高时，控制电路输出低电平，关闭NM0S管(205)，打开PM0S管(204)，从而将负载电压拉高； 反之，当PWM信号为低电平时，控制电路输出高电平，打开應0S管（205)，同时关闭PM0S (204)，降负载电压拉低;保证NM0S(205)和PM0S(204)不会同时打开。
[0021] 在一较佳实施例中：所述NM0S(205)和PM0S(204)的栅极驱动信号是非重叠时相的 方波信号。
[0022] 相较于现有技术，本发明提供的技术方案具备W下有益效果：
[0023] 本发明提供的一种大电流CMOS推挽驱动电路，在VGS耐压不超过5V的普通CMOS工 艺下，驱动能力强、电路简单，工作在5·1〇ν电压范围，且输出能达到10V大功率。
【附图说明】
[0024] 图1是现有技术中推挽驱动电路的简易原理图；
[0025] 图2是本发明优选实施例中大电流CMOS推挽驱动电路原理图；
[0026] 图3是本发明优选实施例中线性稳压电路的原理图；
[0027] 图4是本发明优选实施例中控制电路的原理图；
[0028] 图5是本发明优选实施例中电平转换和非重叠时相电路的原理图；
[0029] 图6是本发明中PWM输入信号和非重叠时相电路输出信号的波形图。
【具体实施方式】
[0030] 下面结合附图和【具体实施方式】对本发明作进一步说明。
[0031] 图2是本发明的大电流CMOS推挽驱动电路原理图，包括直流电源201、线性稳压电 路202、控制电路203、PM0S场效应管204、NM0S场效应管205和负载，其中：
[0032] 直流电源201与线性稳压电路202、控制电路203 W及PM0S场效应管204相连，线性 稳压电路203的输出与控制电路203相连，为控制电路提供稳定的5V电压源;控制电路203输 入信号为PWM信号，其输出两路信号分别与PM0S场效应管204、醒0S场效应管205的栅极相 连，用于驱动NM0S/PM0S的打开/关闭；
[0033] PM0S场效应管204、醒0S场效应管205是Vgs(栅源）耐压5V、Vds(漏源)耐压〉10V的 器件。当P歷信号为高电平时，控制电路203输出信号PWM_A为低（电源电压-5V)，PWM_B信号 也为低(0V)，PM0S 204打开，NM0S 205关断，电流从直流电源201通过PM0S流到负载，从而将 负载电压拉高；当PWM信号为低电平时，控制电路203输出信号PWM_A为高（电源电压），PWM_B 信号也为高(5V)，PM0S204打开，NM0S 205关断，电流从负载经NM0S流到电源201的负极，从 而将负载电压拉低；
[0034] 线性稳压电路202的原理图如图3,包括直流电源301(同201)、基准电压302、运算 放大器303、多晶娃电阻304和305W及NM0S 306。其中：
[0035] 基准电压302可由带隙基准电路给出。运算放大器303、多晶娃电阻304和305W及 醒0S 306组成了一个闭环系统，其输出VCC电压可由下式计算：
其中，化ef即为基准电压302的电压值。
[0036] 电路中，只有NM0S 306是Vgs(栅源)耐压为5V，Vds(漏源)耐压〉10V的高压M0S。
[0037] 图4是控制电路203的原理图。包括直流电源401 (同201)、悬浮地偏置电路402、嵌 位保护电路403、电平转换和非重叠时相电路404、电流缓冲器416和417。其中：
[0038] 悬浮地偏置电路402包含NM0S 405和406组成的醒0S电流镜，W及高压PM0S 410和 411组成PMOS电流镜，产生偏置电压的电阻407,将PMOS的栅极偏置为比电源电压低，该电压 可由偏置电流乘W电阻407的阻值而求得，即通过设计电阻407的阻值和偏置电流的大小， 可W设定偏置电压的大小；W及低压NM0S管408和高压醒0S管409,所述高压NM0S管409的栅 极与线性稳压电路的输出连接，源极与低压醒0S管408的漏极连接，低压醒0S管408的源极 与直流电源201的负极连接;高压NM0S管409的作用是隔离高压，W保护低压M0S 408。
[0039] 嵌位保护电路403包含3个串联的PMOS 413、414和415,它们的栅极和漏极短接，即 相当于二极管，其作用是嵌位悬浮地的电压，使其不至于太低而超过PMOS 412的耐压极限。 所述PMOS管412的漏极与直流电源的负极连接，栅极经过所述电阻407与直流电源201的正 极连接。
[0040] 电流缓冲器416和417由串联的反相器组成，分别接电平转换电路和非重叠时相电 路404的输出信号0UT_H和信号0UT_L，其所用的NM0S/PM0S的尺寸逐级增大，从而逐级提高 电流驱动能力。需要留意的是，缓冲器416的地线接悬浮地，当0UT_K%高时候，缓冲器416会 从负载(此处为PWM_A)拉电流，电流将流经缓冲器到悬浮地，再经PMOS 412到电源负极。
[0041] 如图5是电平转换电路和非重叠时相电路404的原理图。包含电平转换电路502和 非重叠时相电路503,其中：
[0042] 电平转换电路502包含4个低压(耐压5V，后同）醒0SW及4个低压PM0S，PM0S 510和 511的源端均接电源正极，并采用交叉禪合方式连接，组成正反馈回路;醒0S 504和505源极 接地，且其栅极用相反的逻辑信号驱动，即分别接反相器的输入和输出；PMOS 508和509W 及NM0S 506和507的栅极统一接错位电路的输出，作为隔离高压；当NM0S 504的栅极信号为 高（5V)时，醒0S 505的栅极信号为低，504导通，505则关断，PMOS 511的栅极被拉低，511导 通，将输出信号〇UT_H拉高，0111'_田皮拉高，PMOS 510被关断，让511的栅极更容易被拉低，从 而形成正反馈，加速了OUTjrt^升高;反之，当NM0S 504栅极信号为低(0V)时，NM0S 505被打 开，将抓心巧言号拉低化源电压减去5V)。实现了电路将PWM信号(低电平0V，高电平5V)转化 为较高电压的PWM信号一一低电平为电源电压减去5V，高电平为电源电压。
[0043] 非重叠时相电路503是逻辑时序电路，全部由逻辑与非口和非口（反向器)组成。其 作用是将一个PWM信号转化为2个不会同时为高的PWM信号。其输入和输出波形如图6所示。
[0044] W上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明掲露的技术范围内，可轻易想到的变化或替换， 都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该W权利要求的保护范围 为准。
【主权项】
1. 一种大电流CMOS推挽驱动电路，其特征在于:该电路包括直流电源（201)、线性稳压 电路(202)、控制电路(203)、NM0S管(205)、PM0S(204)和输出负载;所述线性稳压电路(202) 和控制电路(203)由直流电源(201)供电，线性稳压电路(202)输出与控制电路(203)相连， ΡΒ?输入信号接控制电路(203)，控制电路(203)输出两路信号，分别与匪0S管（205)和PM0S 管(204)的栅极相连;所述NM0S管(205)和PM0S管(204)的漏极相连并与所述输出负载连接； 所述控制电路(203)将PWM信号的电压增高； 当PWM信号为高电平时，控制电路（203)输出低电平，关闭匪0S管（205)，打开PM0S管 (204 )，从而将负载电压拉高;反之，当PWM信号为低电平时，控制电路(203)输出高电平，打 开NM0S管(205)，同时关闭PM0S管(204)，将负载电压拉低。2. 根据权利要求1所述的大电流CMOS推挽驱动电路，其特征在于:所述线性稳压电路包 括基准电压(302)、运算放大器(303)、两个多晶硅电阻(304)、（305)以及NM0S管(306);所述 匪0S管（306)的栅极与运算放大器（303)的输出端连接，源极与所述多晶硅电阻（304)、 (305)串联后接入所述直流电源(201)的负极，漏极与所述直流电源(201)的正极连接； 基准电压(302)由带隙基准电路给出；运算放大器(303 )、多晶硅电阻（304)、（ 305)以及匪0S管(306)组成了一个闭环系统，其输出VCC电压满足： 其中， ? Vrrf即为基准电压的电压值； 所述NM0S管(306)为高压NM0S管，其栅源耐压为5V，漏源耐压大于10V。3. 根据权利要求2所述的大电流CMOS推挽驱动电路，其特征在于:所述控制电路包括悬 浮地偏置电路(402)、箝位保护电路(403)、电平转换和非重叠时相电路(404)、电流缓冲器 (416)、(417);其中： 所述悬浮地偏置电路包含匪0S管(405)、（406)组成的MTOS电流镜，高压PM0S管(410)、 (411)组成的PM0S电流镜;产生偏置电压的电阻(407)，将高压PM0S管(410)、（411)的栅极偏 置为比直流电源电压低；以及低压NM0S管(408)和高压NM0S管(409)，所述高压NM0S管(409) 的栅极与线性稳压电路的输出连接，源极与低压N Μ 0 S管（4 0 8)的漏极连接，低压N Μ 0 S管 (408)的源极与直流电源(201)的负极连接； 所述箝位保护电路包含3个串联的PM0S管(413)、（414)、（415)，它们的栅极和漏极短 接，对悬浮地偏置电路的电压箝位，使其不至于太低而超过PM0S管(412)的耐压极限，所述 PM0S管(412)的漏极与直流电源的负极连接，栅极经过所述电阻（407)与直流电源（201)的 正极连接； 所述电流缓冲器(416)、（417)由串联的反相器组成，分别接电平转换和非重叠时相电 路（404)的输出信号0UT_H和信号0UT_L;其中电流缓冲器（416)的地线与悬浮地相连，当 0UT_H为高时，电流缓冲器(416)从负载拉电流，电流将流经电流缓冲器(416)到悬浮地，再 经PM0S管(412)到直流电源(201)的负极。4. 根据权利要求3所述的大电流CMOS推挽驱动电路，其特征在于：电平转换和非重叠时 相电路(404)包含电平转换电路(502)和非重叠时相电路(503); 所述电平转换电路(502)包括四个低压NM0S管（504)、（505)、（506)、（507)以及四个低 压PM0S管(508)、（509)、（510)和(511)，PM0S管(510)、（511)的源极均接直流电源(201)的正 极，并采用交叉耦合方式连接，组成正反馈回路;匪0S管(504)、（505)的源极接地，且其栅极 分别接反相器的输入和输出；PMOS管(508)、（509)以及NMOS管(506)、（507)的栅极统一接所 述箝位保护电路的输出； 当匪0S管（504)的栅极信号为高时，匪0S管（505)的栅极信号为低，PM0S管（511)的栅 极被拉低，PM0S管(511)导通，将输出信号0UT_H拉高，PM0S管（510)被关断，让PMOS (511)的 栅极更容易被拉低，从而形成正反馈，加速了 OUTJ^升高;反之，当匪0S管(504)的栅极信 号为低时，NM0S管(505)被打开，将0UT_H信号拉低，将PWM信号转化为较高电压的PWM信号。5. 根据权利要求4所述的大电流CMOS推挽驱动电路，其特征在于:所述非重叠时相电路 (503)是逻辑时序电路，全部由逻辑与非门和非门组成;将PWM信号转化为2个不会同时为高 的PWM信号。6. 根据权利要求5所述的大电流CMOS推挽驱动电路，其特征在于:所述直流电源(201) 的电压为5-10V。7. 根据权利要求6所述的大电流CMOS推挽驱动电路，其特征在于:所述线性稳压电路 (202)对直流电源(201)进行降压，从而输出稳定的5V电压，给控制电路(203)做低压偏置。8. -种权利要求1-7中任一项所述的大电流CMOS推挽驱动电路的控制方法，其特征在 于：当输入Pmi信号为高时，控制电路输出低电平，关闭NM0S管（205)，打开PMOS管（204)，从 而将负载电压拉高;反之，当PWM信号为低电平时，控制电路输出高电平，打开NM0S管(205)， 同时关闭PM0S(204)，降负载电压拉低;保证NM0S(205)和PM0S(204)不会同时打开。9. 根据权利要求8所述的大电流CMOS推挽驱动电路的控制方法，其特征在于:所述匪0S (205)和PM0S(204)的栅极驱动信号是非重叠时相的方波信号。
【文档编号】H02M1/08GK105871180SQ201610216257
【公开日】2016年8月17日
【申请日】2016年4月8日
【发明人】刘岩, 冯勇建, 高飞, 夏荣菲, 黄嵩儒, 陈炜, 李军
【申请人】厦门大学