专利名称：数字本振信号产生方法及其数字控制振荡器的制作方法
技术领域：
本发明涉及数字移动通信技术，更具体地指一种数字本振信号产生方法及其数字控制振荡器。
频率合成器是实现频率转换的装置。广泛应用于产生电子系统的基准频率，其合成的精度和稳定度主要受其参考频率的精度、稳定度以及外围电路的影响。
数字控制振荡器(NCO-Numerical Control Oscillator)是数字信号处理技术发展的产物。它也是用于产生电子系统的基准频率，与传统频率合成器相比，具有频率分辨率很高，频率变换速度很快，频率变换相位连续，相位噪声低，集成度高，体积小，灵活产生多种信号等优点。但由于采用了全数字电路，必定会产生杂散信号，而且杂散多且分布规律难循一直是限制数字控制振荡器技术应用的主要因素。
在最近几年里，随着数字信号处理技术的不断完善，高速数字技术的迅速发展以及集成工艺水平的提高，加速了数字控制振荡器产品更新换代的步伐。数字控制振荡器的频率分辨率已提高了9个数量级(相位累加起的位数从最初的十几位提高到了40位，目前一般为32位)；从产生单一正弦/余弦信号到能产生多种调制输出；时钟频率已从几兆赫发展到几十GHz；由于芯片内采用了杂散抑制技术，数字控制振荡器杂散性能已大为提高；频率变换速度已提高到了ns级；控制方式由原来的并行控制发展到串行、并行以及总线等多种控制形式，数字控制振荡器已进入了实用化阶段。
在现代通信电子系统中，数字控制振荡器作为新一代的频率合成器，广泛用于通信电子系统、雷达系统、电子对抗、航空、航海等领域。
传统的数字控制振荡器基本工作原理如
图1所示由输出频率的频率控制字进行相位累加，将得到的每个相位查找三角幅度表，其输出就是该输出频率的正弦或余弦信号输出形式。其数字控制振荡器基本结构如图2所示，频率控制字单元101产生一个对应输出频率的累加步长，以采样频率在相位累加器单元102中进行累加，查正余弦表幅度输出单元105内存储着对应(0-2pi)相位的正弦/余弦值，通过累加器单元累加后得到的相位值作为查表地址去查询正余弦幅度输出单元，就得到相应输出频率的数字化正弦或余弦幅度值。其中的单元103是相位抖动单元，其与单元105内部的幅度抖动一样，作为有效抑制杂散的一种方式。由于单元105中的存储表容量所限，截尾模块单元104是将加入了相位抖动的原相位位数截取一段，即能够减少单元105中的存储表容量，降低资源消耗，又能够保持高的查表精度和无杂散动态范围性能，单元106为加法器。
上述的传统数字控制振荡器中存在的缺点随着寻址相位的增加，查正余弦表幅度输出单元的存储表将会呈级数增加，如，如寻址相位为18bit，则需要I/Q两张表格为2*2＾18＝524288bit存储单元，因此表格容量太大，导致系统资源ROM表存储量巨大，功耗过高，不适合高速工作。
为此，本发明的目的是针对传统数字控制振荡器中存在的缺点，提供了一种改进的数字本振信号产生方法及其数字控制振荡器。
为了实现上述目的，本发明采用如下技术方案本发明的数字本振信号产生方法是基于一数字控制振荡器，包括频率控制字单元、累加器、相位抖动单元、加法器、截尾模块单元、查表幅度输出单元，该方法包括以下步骤频率控制字单元产生一个对应输出频率的累加步长，并由累加器对累加步长进行累加；由相位抖动单元产生抖动信号；将所述累加步长的累加结果和抖动信号输入到加法器进行加法运算得到相加相位；截尾模块单元将加法运算得到的相加相位位数截取一段后输入查表幅度输出单元；查表幅度输出单元将截尾模块单元输出的相位进行运算后输出数字本振信号的同相分量和正交分量；在查表幅度输出单元对截尾模块单元输出的相位进行运算中，还进一步包括以下步骤将截尾模块单元输出的相位拆分为粗大相位和细小步进长度；以所述的粗大相位位数作为查表地址查找粗大相位存储表得到粗大相位正弦值和粗大相位余弦值；将得到的粗大相位正弦值、余弦值和细小步进长度按三角函数的泰勒展开公式运算后输出数字本振信号的同相分量和正交分量。
依上述方法，本发明的数字控制振荡器包括频率控制字单元、相位累加器单元、加法器、相位抖动单元、截尾模块单元、查表幅度输出单元，频率控制字单元产生一个对应输出频率的累加步长并输入至相位累加器单元，相位累加器单元对该输出频率的累加步长进行累加后输入至加法器，并与相位抖动单元产生的相位抖动信号相加，截尾模块单元对加法器输出的相加相位位数截取一段后输入至查表幅度输出单元，查表幅度输出单元输出数字化本振信号的同相分量和正交分量，其特征在于所述的查表幅度输出单元包括查表相位分解模块、粗大相位存储表、逻辑运算单元，查表相位分解模块将截尾模块单元的输出相位值进行分解为粗大相位和细小步进长度，并以粗大相位位数为查表地址查找粗大相位存储表，粗大相位存储表的输出、以及细小步进长度送至逻辑运算单元进行运算处理并输出同相分量和正交分量。
所述的粗大相位存储表包括粗大相位正弦存储表和粗大相位余弦存储表。
由于本发明的方法采用将截尾模块单元输出的相位拆分为粗大相位和细小步进长度；以所述的粗大相位位数作为查表地址查找粗大相位存储表得到粗大相位正弦值和粗大相位余弦值；将得到的粗大相位正弦值、余弦值和细小步进长度按三角函数的泰勒展开公式运算后输出数字本振信号的同相分量和正交分量。在查表幅度输出单元中采了包括查表相位分解模块、粗大相位存储表、逻辑运算单元，查表相位分解模块将截尾模块单元的输出相位值进行分解为粗大相位和细小步进长度，并以粗大相位位数为查表地址查找粗大相位存储表，粗大相位存储表的输出、以及细小步进长度送至逻辑运算单元进行运算处理并输出同相分量和正交分量。本发明克服了传统数控振荡器由于表格容量大，占用资源多，并导致表中的存储器功耗太大的缺点，它具有以下优点1、大大地降低了存储器的容量和减少了资源，并降低了功耗；2、解决了存储器由于过大所造成功耗高而不适合高速工作的缺陷，提高了数控振荡器的实用性，并扩展了其应用范围；
3、抑制杂散效果佳，可高达约110dB；4、采用全数字方式，产生的信号质量好，具有较高的准确度。
下面结合附图和实施例，对本发明的数字本振信号产生方法和数字控制振荡器作一详细地说明图1为传统数字控制振荡基本原理框图。
图2为传统的数字控制振荡器结构示意框图。
图3为本发明的数字控制振荡器结构示意框图。
图4利用本发明数字控制振荡器所得到的信号功率谱图。
本发明的数字本振信号产生方法是基于一包括频率控制字单元、累加器、相位抖动单元、加法器、截尾模块单元、查表幅度输出单元构成的数字控制振荡器，包括以下步骤频率控制字单元产生一个对应输出频率的累加步长，并由累加器对累加步长进行累加；由相位抖动单元产生抖动信号；将所述累加步长的累加结果和抖动信号输入到加法器进行加法运算得到相加相位；截尾模块单元将加法运算得到的相加相位位数截取一段后输入查表幅度输出单元；在查表幅度输出单元对截尾模块单元输出的相位进行运算进一步包括以下步骤将截尾模块单元输出的相位拆分为粗大相位和细小步进长度；以所述的粗大相位位数作为查表地址查找粗大相位存储表得到粗大相位正弦值和粗大相位余弦值；将得到的粗大相位正弦值、余弦值和细小步进长度按三角函数的泰勒展开公式运算后输出数字本振信号的同相分量和正交分量。
请参阅图3所示，本发明振荡器基于在传统的数字控制振荡器基本结构基础上，包括频率控制字单元101、相位累加器单元102、加法器106、相位抖动单元103截尾模块单元104、查表幅度输出单元105，频率控制字单元101产生一个对应输出频率的累加步长并输入至相位累加器单元102，相位累加器单元102对该输出频率的累加步长进行累加后输入至加法器106，并与相位抖动单元103产生的相位抖动信号相加，截尾模块单元104对加法器输出的相加相位位数截取一段后输入至查表幅度输出单元105。
所述的查表幅度输出单元105包括查表相位分解模块203、粗大相位存储表201、逻辑运算单元202，查表相位分解模块203将截尾模块单元104的输出相位值进行分解为粗大相位和细小步进长度，即将原角度的总查表位数W用粗大区间相位和细小步进长度表示，并以粗大相位位数为查表地址查找粗大相位存储表201，粗大相位存储表201的输出、以及细小步进长度送至逻辑运算单元202进行运算处理并输出同相分量I和正交分量Q。
所述的查表相位分解模块203根据泰勒公式对截尾模块单元104输出的总查表位数生成容量为两张粗大相位所对应的相位存储表。即，所述的粗大相位存储表201包括粗大相位正弦存储表和粗大相位余弦存储表(在图3中未画示出)。
上述的查表相位分解模块203的基本原理是利用泰勒公式 将三角函数进行二阶展开cos(t0+Δt)＝cost0-sint0×Δt+Rk+l(Δt)；sin(t0+Δt)＝sint0+cost0×Δt+Rk+l(Δt)由此可见，它将原直接查表相位值的三角函数值进行泰勒分解展开，将查表相位W(Npbit)分成粗大相位(Hbit)和细小相位步进长度(Np-H bit)，对应粗大相位的位数H bit，建立容量仅为2＾H的SIN/COS三角函数值小表。其他所有相位的SIN/COS值根据泰勒展开式，分别用展开后的粗大区间相位查找到的SIN/COS值，乘上细小相位步进长度，再进行相加/减运算，即可得到总相位W对应的同相/正交(I/Q)值，完成整个数字控制振荡器的频率幅度值输出。
在本发明的方法中，将得到的粗大相位正弦值、余弦值和细小步进长度是按三角函数的二阶泰勒展开公式进行运算。
利用本发明的本振信号产生方法以及数字控制振荡器后可达到很高的压缩比。假如原寻址相位为18bit，则需要同相/正交(I/Q)两张表格为2*2＾18＝524288bit存储单元。采用三角对称以及泰勒展开分解后，两张小容量表格一共只需要约512bit存储单元，压缩比高达1024∶1，无疑是大大地节省了系统资源，克服了传统数字控制振荡器由于表格容量太大，而导致系统资源存储表存储量巨大，功耗过高，不适合高速工作的缺陷，同时，抑制杂散杂散动态范围SFDR可达109.96dB。从而提高了数字控制振荡器的实用性并扩展了应用领域，可广泛用于通信电子系统、雷达系统、电子对抗、航空、航海等领域中作为数字频率合成器。
经过仿真研究验证，采用本发明的数字控制振荡器后，其频谱特性如图4所示，该图是输出频率＝18MHz的功率谱。纵坐标为功率谱密度，单位dB，横坐标为频率范围，单位MHz。此时，数字控制振荡器的SFDR＝119.3dB。
权利要求
1.一种数字本振信号产生方法，基于一数字控制振荡器，包括频率控制字单元、累加器、相位抖动单元、加法器、截尾模块单元、查表幅度输出单元，该方法包括以下步骤频率控制字单元产生一个对应输出频率的累加步长，并由累加器对累加步长进行累加；由相位抖动单元产生抖动信号；将所述累加步长的累加结果和抖动信号输入到加法器进行加法运算得到相加相位；截尾模块单元将加法运算得到的相加相位位数截取一段后输入查表幅度输出单元；查表幅度输出单元将截尾模块单元输出的相位进行运算后输出数字本振信号的同相分量和正交分量；其特征在于，查表幅度输出单元对截尾模块单元输出的相位进行运算进一步包括以下步骤将截尾模块单元输出的相位拆分为粗大相位和细小步进长度；以所述的粗大相位位数作为查表地址查找粗大相位存储表得到粗大相位正弦值和粗大相位余弦值；将得到的粗大相位正弦值、余弦值和细小步进长度按三角函数的泰勒展开公式运算后输出数字本振信号的同相分量和正交分量。
2.如权利要求1所述的数字本振信号产生方法，其特征在于将得到的粗大相位正弦值、余弦值和细小步进长度是按三角函数的二阶泰勒展开公式进行运算。
3.一种数字控制振荡器，该振荡器包括频率控制字单元、相位累加器单元、加法器、相位抖动单元、截尾模块单元、查表幅度输出单元，频率控制字单元产生一个对应输出频率的累加步长并输入至相位累加器单元，相位累加器单元对该输出频率的累加步长进行累加后输入至加法器，并与相位抖动单元产生的相位抖动信号相加，截尾模块单元对加法器输出的相加相位位数截取一段后输入至查表幅度输出单元，查表幅度输出单元输出数字化本振信号的同相分量和正交分量，其特征在于所述的查表幅度输出单元包括查表相位分解模块、粗大相位存储表、逻辑运算单元，查表相位分解模块将截尾模块单元的输出相位值进行分解为粗大相位和细小步进长度，并以粗大相位位数为查表地址查找粗大相位存储表，粗大相位存储表的输出、以及细小步进长度送至逻辑运算单元进行运算处理并输出同相分量和正交分量。
4.如权利要求3所述的数字控制振荡器，其特征在于所述的粗大相位存储表包括粗大相位正弦存储表和粗大相位余弦存储表。
全文摘要
本发明公开了一种数字本振信号产生方法及其数字控制振荡器,在查表幅度输出单元相位运算中,将截尾模块单元输出的相位拆分为粗大相位和细小步进长度;以粗大相位位数作为查表地址查找粗大相位存储表得到粗大相位正弦值和粗大相位余弦值;将得到的粗大相位正弦值、余弦值和细小步进长度按三角函数的泰勒展开公式运算后输出数字本振信号的同相和正交分量。本发明具有工作速度高、应用范围宽、系统资源和功耗节省的优点。
文档编号H03L7/00GK1355608SQ0012750
公开日2002年6月26日 申请日期2000年11月23日 优先权日2000年11月23日
发明者桂益俊, 王菁 申请人:华为技术有限公司