复值德耳塔西格马锁相环解调器的制作方法

专利名称：复值德耳塔西格马锁相环解调器的制作方法
技术领域：
本发明涉及到频率调制(FM)信号的解调，具体涉及到一种复值德耳塔西格马锁相环(PLL)解调器。
然而，单片解调器不是未来手机的唯一需要。解调器在从FM信号中提取模拟FM信息的同时还必须提供接收机中所需的一些选择性。对于AdvancedMobile Phone System(AMPS)提出的要求，解调器要在距所分配信道上的预期信号仅60kHz的其他信道的干扰环境下正常工作，这种选择性极为重要。AMPS规范要求接收机在干扰信号比预期信号强65dB时能够持续正常工作。
关于当前的解调技术，新近研发出一种ΔΣPLL解调器。

图1表示这一方案的总体示意图。其工作原理在于电路是一种ΔΣ调制器。从这一点来看，由双模数除法器(n/n+d)和相位检测器(PD)构成ΔΣ调制器的第一积分器。考虑到相位检测器检测的相位必然是除法器输出频率的整数，这一主张被证明是正确的。由两个电荷泵(CP)为一个二阶ΔΣ调制器提供第二积分级。
用于二阶噪声修整的输出比特流中量化噪声的大小取决于参考频率fs，和除法器的步长δ。一般的除法器能够除以n或n+δ，而δ可以小于1。为量化误差给出的近似频谱密度是δ12fs(1-z-1)2|=csp)f2πfTs]]>而FM偏差的满刻度输入范围是δfs。这是一种高通函数，能够将dc噪声置于零。在这一ΔΣ调制器的文献中还提到了可能的其他噪声修整函数。
量化器通常不必局限于单比特量化器。在这种情况下，输出是一个多位数字字，但是仍然称其为比特流。这样的满刻度偏差就是pδfs，其中的p大于比特流中的数字级数。然而，图1解调器也能作为一个PLL。从这一PLL观点来看，双模数除法器(n/n+δ)类似一个VCO。对除法器控制输入(c)提供大于1可能会使除法器除以较大的模数而得到低输出频率。在相位检测器(PD)中相对于参考频率对这一除法器输出的相位采样。对除法器输出频率执行这一采样并且在第一电荷泵(CP)环路滤波器中积分。从量化器反馈的第二电荷泵提供稳定的零用于二阶PLL所需的稳定性。然而，这种PLL中的量化器会使PLL模拟复杂化，从这一点来看是一种特殊电路。
关于能否使解调器更加适合作为PLL的问题，可以用数字滤波或模拟滤波来处理产生的比特流。如果在滤波器中用两极以上对比特流执行模拟滤波，就能使高频噪声滚降到处在某一低级的白噪声。然后就能直接提供给语音驱动器。
对此类解调器的主要限制是输入信号必须有足够的限带来消除干扰信号。信号在进入解调器之前还必须有严格的限制。对这些要求的实际原因在于要用输入频率为构成除法器的数字逻辑定时钟。在这些条件下，信号必须被滤波到输入信号过零点基本上不会被干扰信号改变的程度。换句话说，选择性必须放在ΔΣ解调器之前。这种提议尽管确实能够用单片IC实现解调，但是无助于降低IF滤波器的成本。
照顾到进入这种解调器之前的滤波器所需的另一种方式是除法器和边沿触发相位检测器都只能处理输入信号过零点中所含的信息。在强干扰环境下，过零点受干扰的支配，而解调器锁相在干扰信号上。如果干扰很大,小信号句会直接依附于干扰的顶部，造成只有少数过零点。其结果同样是只能根据振幅信息来提取预期信号。考虑到这一理论基础，似乎图1所示的原始ΔΣFM解调器放弃了解调器最前端的振幅信息。
最有效的一种解调和滤波方案是利用复值信号。该方案的设想是用简单相量来描述真实信号。进而将相量的概念推广到包括带通信号的复合包络线的概念。即便如此，所构成的这些复合信号仍然是真实信号的一种复合形式。
作为使用相量的一个简单例子，假设是要找到为同为时间的正弦函数的两个电压之和。
s(t)＝A1cos(ωct+1)A2+cos(ωct+3)
为了避免在时域中处理正弦曲线的求和，可以用复指数形式来表示以上的各个正弦曲线。cosθ=ejθ+e-jθ2=Re{ejθ}]]>从以上可以看出ejθ的虚部总是被e-jθ的虚部抵消，而实际的实部是cosθ。同样，两个正弦曲线之和就变为 式中的第三行将和编组成两个正频率指数及两个负频率指数的和。由于两个真实信号的和必须是另一个真实信号，期望能够抵消虚部。这可以通过对公式的验算而得到证实。如果决定忽略负频率分量，就采用惯用的相量符号。由于和的虚部被抵消，而正频率分量的实部等于负频率分量的实部，就能得到 例如是在50Hz变压器中(fc＝50Hz)，仅仅从括号中的项就能得到所有需要的信息。 除了上述的两种正弦曲线之外，这也是公知的相量。如果再忽略公共系数ej2πfc1，就消除了时间关系，而仅仅剩下复合常数。之所以对括号内的项最终会得到固定的常数(相量)是因为所考虑的所有信号都是相同的频率fc。
相量概念可以推广到带通信号的复合包络线。假定在前述例子中各个相位的偏移是时间的函数φ(t)，If(t)＝(ωc+ω1)tand2(t)＝(ωc+ω2)t，then the sum of the two sin usoidsisA1cos(ωct+ω1t)+A2cos(ωct+ωct)]]>=12[(A1ejω1t+A2ejω2t)ef2πfc1+(Ate-jω1t+A2e-jω2t)e-f2πfc1]]]>
两个正弦曲线之和的复合包络线刚好是这一项。A1efω1t+A2ejω2t]]>如果相同的项为这一相量产生的复数不变，不同频率的两个正弦曲线之和就产生一个作为时间函数的复值。在此处可以采用复数算式，而信号仍是真实的。对于相量，仍然可以忽略负频率分量和载波频率f。此类分析是在数字通信文本中执行的。如果将两个正弦曲线相加，每个正弦曲线的相量就是时间的函数，并且相对于载波频率旋转。
增加两个正弦曲线导致预期的AM调制正弦曲线有一个新频率。AM调制的这一频率是由所相加的两个正弦曲线之间的频率差给定的。在示波器上一般能看到的包络线的简单概念涉及到AM调制的振幅，在上正弦曲线中清晰可见。在任意时间点上都有一个虚线所示的包络线。这一新概念将原有的包络线概念扩展到还能观察上正弦曲线的相位与某些随意选择的载波频率和相位的相位关系。得到振幅和相位就能得到复合信号的极性表现。对于任何复合信号都可以用同相和正交分量代表其大小和相位。
然而，现实世界中没有任何j算子，因而也就不存在真正的复合信号。然而，许多电路都含有我们希望将其作为一个复合信号以同样方式来处理的两个真实信号。限定复合信号的一种方式就是合二为一。
无线电操作中使用的一个明显的例子就是同相和正交下变换器。图2(a)表示一种“同相”和正交混频器的标准框图。图2(c)表示这一混频器的简要数学调制解调器。
要了解硬件的简要模型可以参见图2(b)的一个过渡性模型。为了得到这一模型，只需要相信j代表“另一条线”，由此就能将X＝I+jQ当作一个复合信号而不是两个真实信号。中间图中的j算子使我们能够对两个信号算术求和得到图2(b)，仍保持I和Q通路的独立。这种相加无论在硬件还是简要模型中都没有相应的部件，但是有助于从表达方式的角度理解复合滤波器。代表这种相加的过渡模型的特殊用途在于它能够体现框图中的硬件，而同时又通过数学运算提供了一个简要模型。
如果将两个真实信号视为一个复合信号，就容易为两个信号设计滤波器。对两个真实信号滤波的动机从概念上涉及到使用相量或复合包络线的动机。即使仅仅是为了用复合包络线来简化对真实高频信号的分析，也能够比对原始高频信号的滤波器更简单地构成对两个真实信号(希望用来代表高频信号)的滤波。
为了表示一个复合信号，至少需要两个真实信号。其他信号可以提供冗余和更加完善的体现。例如，如果同相信号和正交信号都是用它们的互补部分(180°相位移)提供的，就会有四个信号，可以用平衡的电路技术来改善电源排斥比例。同样，使用相位偏移是45°或5°倍数的其他冗余信号也能为更加健全的复合滤波器实施例提供其他机会。因此，复合信号是多个真实信号的一种概括。
产生复合信号的另一种技术是Hilbert Transform(希尔伯特变换)或Hilbert Filter(希尔伯特滤波器)。理想的Hilbert Filter拒绝所有负频率指数而放过正频率指数。也就是说，给定一个真实输入(由相等权重的正旋转指数和负旋转指数构成)，Hilbert Filter就提供一个复合输出(仅仅由正旋转指数构成)。解决这一问题的另一种方式是输出必须具有一个真实信道，输入的各个正弦分量具有精确的90度相位移。从这一点出发，理想的Hilbert Filter被通俗地称为Hilbert变换。
可以将Hilbert变换或Hilbert滤波器作为被称为复合滤波器的更一般意义上的滤波器的特例。这种滤波器的区别特征在于它对正旋转指数和负旋转指数具有不同的频率响应。这样就能通过实质上消除负旋转指数由一个真实输入产生一个复合输出。
以上并不是获得复合信号的仅有方法。还可以通过采样获得复合信号。图3A表示的例子是在正交采样中用小时间偏移对IF信号进行二次采样。P1和P2是相位，在相位P1和P2为高电平时令Track(跟踪)和Hold(保持)放大器保持其输入值。P3对P3的下降沿上来自跟踪和保持放大器输出的保持值采样。图3B表示与图3A电路有关的时序图。
以P1和P2相位具有一个偏移ΔT为例；ΔT是IF周期的3/4，而采样周期T等于标称IF频率的10个循环。具体地说，对于45MHz标称IF频率是按照4.5MHz采样，而ΔT＝4/(135MHz)＝29.6ns。图4表示在输入频率稍微大于45MHz时在保持电容上的电压采样。如果将这些采样视为复数的分量，就能看出它们代表正旋转复合指数。可以用图4的时序图表示。
I通路和Q通路都具有相似的伪信号特征，而采样就是通过这一伪信号产生下变换。还能看出I通路符合低频余弦函数，而Q通路符合低频正弦函数。因此，I+jQ就符合正旋转复合指数。
这样就能获得也能在PLL中使用的复合信号。这样使用就能获得一个复值锁相环(CVPLL)。可以用以下的图5来分析复值PLL(CVPLL)。可以用同相或正交下变换或复合滤波器或是二者的组合对输入信号执行Hilbert变换。结果是一个由两个真实信号代表的复合指数，还有一些由Hilbert变换精度决定的损失。PLL的第二分量是一个产生同相和正交输出的VCO。这一输出可以被视为另一个复合指数.希望能锁相在来自Hilbert变换的输入复合指数上。最后一个分量是全复数乘法器，它被用做相位检测器和振幅解调器。
忽略硬件并且研究用来执行的电路的数学运算就能理解PLL的操作。Hilbert变换(其中包括图中没有表示的下变换)会给出代表输入信号相量的两个信号I和Q。这种相量的数学表达方式可以采取笛卡尔坐标I+jQ或极坐标Aejθ。图5表示信号的极坐标，因为我们希望在这一PLL中锁定的是复数的相位角。具体地说，VCO还具有我们希望锁相在输入信号上的那一复合指数输出的相位角。数学上的途径是VCO载波频率与输入载波频率项在复数乘法中刚好抵销，仅留下一个小信号φ(t)来控制VCO频率。由于VCO的相位取决于φ(t)的积分，φ(t)在环路被锁定时必须很小。
CVPLL的一个特征是环路带宽可以比尝试要锁定那一信号的载波频率高。其原因在于相位检测器会提供相位误差的连续指示，无需常规PLL中惯用的倍频分量。来自相位检测器的连续信号会连续校正VCO输入电压而产生准确的频率和相位。
Δ∑PLL和上述的CVPLL都是能够快速探测的宽带PLL。Δ∑PLL按离散时间工作而提供高带宽并且对调制信号的带宽执行附加采样。CVPLL对VCO采用连续时间反馈而提供高带宽。按照Δ∑PLL，解调的FM输出来自比特流，可以对其执行低通滤波恢复原始的FM调制信号。按照CVPLL，解调的FM输出是来自VCO输入的变量。
尽管Δ∑PLL具有不需要高精度部件的优点，在解调器前面却需要对中间频率额外的滤波。这种滤波器的相位响应会降低解调器总体上的线性。在较高的中间频率上为满足这些要求而获得窄带温度稳定的滤波器还要付出昂贵的代价。
CVPLL具有保留输入信号的振幅很难相位信息的优点。在解调之后便于对信号进行进一步处理。CVPLL在积分电路中使用时的一个难点是低噪声VCO难以在芯片上实现。连续时间VCO还容易受到来自同一芯片上的重复或伪随机数字信号的干扰。另一个难点是解调器的线性会受到VCO调谐特性的线性度的限制。
本发明的第一实施例提供了一种多级频率解调器，对一个输入的频率调制(FM)信号解调并产生一个比特流输出，该解调器包括-一个变换级接收上述输入信号并产生代表输入信号的第一中间复合信号；-一个混频级从上述变换级接收上述第一中间复合信号和作为反馈信号的上述比特流输出，上述混频级产生第二中间复合信号；以及-一个相位量化级接收上述第二中间复合信号，上述相位量化级产生上述比特流输出；其中-上述混频级对上述第一中间复合信号执行离散相位移，上述相位移与上述比特流输出的值成比例；-上述相位量化器确定第二中间复合信号的相位角；并且-上述相位量化器根据上述相位角是否滞后或领先于一个预定信号的相位而产生上述比特流输出。
本发明第二实施例所提供的一种Hilbert采样/滤波电路包括-具有跨导的电路元件；
-多个采样单元，每个采样单元包括-连接到一个传输开关的缓冲器；-连接在电路元件和缓冲器之间的采样开关；-连接在地和第一连接点之间的电容；-连接在第一连接点与地之间的接地开关；以及-位于采样开关和缓冲器之间的第二连接点，上述第二连接点也连接到第一连接点；在多个采样单元当中，在任意时间间隔内只有一个采样开关闭合。
本发明第三实施例所提供的一种Hilbert采样/滤波电路包括-一个接地开关；-连接开关的阵列；-具有跨导的电路元件；-多个采样单元，各采样单元在一个公共节点上被连接到电路元件和接地开关；以及-多个滤波单元；其中-接地开关在闭合时将上述电路元件和各个采样单元连接到地；-可以用连接开关的阵列将各个副边采样单元连接到任意一个原边采样单元。
本发明第四实施例所提供的一种采样/滤波电路包括-具有跨导的电路元件；-多个采样单元，各采样单元包括-连接在第一采样器和第二采样器节点之间的运算放大器；-连接在电路元件和第二采样器节点之间的采样开关；-连接在电路元件和第二采样器节点之间的采样电容；-连接在第二采样器节点与地之间的采样电容；-一对原边开关，一个原边开关被连接在第三采样器节点与地之间，而另一原边开关被连接在第四采样器节点与地之间；-一对副边开关，一个副边开关被连接在第三采样器节点与第二采样器节点之间，而另一副边开关被连接在第四采样器节点与第一采样器节点之间；-连接在第三采样器节点与第四采样器节点之间的滤波电容；其中
-第一采样器节点位于采样单元输出与运算放大器的输出之间；-第二采样器节点被连接到运算放大器的负输入；-运算放大器的正输入被连接到一个预定参考电压；-两个原边开关同时切换；-两个副边开关同时切换。
本发明第五实施例所提供的一种采样/滤波电路包括至少一对采样单元，每一对采样单元包括-第一和第二采样开关，第一采样开关被连接在第一中间节点和一个输入之间，而第二采样开关被连接在该输入与第二中间节点之间；-第一和第二运算放大器，第一运算放大器被连接在第一中间节点和第一输出节点之间，第二运算放大器被连接在第二中间节点和第二输出节点之间；-一对原边采样电容，一个原边采样电容被连接在第一中间节点和第三中间节点之间，另一采样电容被连接在第二中间节点和第四中间节点之间；-一对副边采样电容，一个副边采样电容被连接在第一中间节点和第五中间节点之间，另一采样电容被连接在第二中间节点和第六中间节点之间；-一对滤波电容，一个滤波电容被连接在第一运算放大器的负输入和第一输出节点之间，另一滤波电容被连接在第二运算放大器的负输入和第二输出节点之间；-对于原边开关，各个原边采样开关被置于采样单元中，将原边采样开关连接在地与各个第三，第四，第五和第六中间节点之间；-用来改变信号极性的一个非门，上述非门被连接到第一输出节点；-四个副边采样开关，上述副边开关是这样连接的-第一副边采样开关被连接在第三中间节点和第一输出节点之间；-第二副边采样开关被连接在第四中间节点和第二输出节点之间；-第三副边采样开关被连接在第五中间节点和第二输出节点之间；-第四副边采样开关被连接在非门和第六中间节点之间；其中-第一运算放大器的负输入被连接到第一中间节点；-第二运算放大器的负输入被连接到第二中间节点；-两个运算放大器的正输入被连接到地；-所有原边采样开关都同时切换；-所有副边采样开关都同时切换。
本发明的第六实施例提供了一种接收第一中间复合信号和一个比特流作为输入的直接数字合成器/混频器电路，该电路包括-一个频率合成器，它产生至少一个混频信号，其频率取决于比特流输入；-一个混频器，将至少一个混频信号与第一中间复合信号混频；其中-由合成器/混频器电路产生第二中间复合信号；并且-至少一个混频信号在与第一中间信号混频时使得第一中间复合信号和第二中间复合信号之间的相位差最小。
本发明第七实施例提供了一种对输入信号解调产生一比特流输出的方法，该方法包括；a)接收输入信号，b)产生代表该输入信号的第一中间复合信号，上述第一中间复合信号具有一个同相分量和一个正交分量，c)响应比特流输出移动第一中间复合信号的相位，产生第二中间复合信号，d)确定第二中间复合信号的相位角，e)如果该相位角滞后或领先于一个预定信号，就输出一个特殊位来产生比特流输出。
本发明的第八实施例提供了一种对输入信号采样的方法，该方法包括a)由多个采样单元接收输入信号，每个采样单元具有对输入信号采样的采样开关；b)按固定时间间隔顺序闭合各个采样单元的采样开关，按不同样品对输入信号采样；其中在任一时间间隔内仅有一个采样开关闭合。
本发明第九实施例所提供的一种采样/滤波电路包括-多个采样单元，每个采样单元包括-连接在第一采样器和第二采样器节点之间的运算放大器；-连接在电路元件和第二采样器节点之间的采样开关；-连接在电路元件和第二采样器节点之间的采样电容；-连接在第二采样器节点与地之间的采样电容；-一对原边开关，一个原边开关被连接在第三采样器节点与地之间，另一原边开关被连接在第四采样器节点与地之间；
-一对副边开关，一个副边开关被连接在第三采样器节点与第二采样器节点之间，另一副边开关被连接在第四采样器节点与第一采样器节点之间；-连接在第三采样器节点和第四采样器节点之间的滤波电容；其中-第一采样器节点位于一个采样单元输出和一个运算放大器输出之间；-第二采样器节点被连接到运算放大器的负输入；-运算放大器的正输入被连接到预定的参考电压；-所有原边采样开关都同时切换；-所有副边采样开关都同时切换。
本发明第十实施例所提供的一种采样/滤波电路包括-多个采样单元，每个采样单元包括-连接到一个传输开关的缓冲器；-连接在一个输入和缓冲器之间的采样开关；-连接在地与第一连接点之间的电容；-连接在第一连接点与地之间的接地开关；以及-位于采样开关和缓冲器之间的第二连接点，上述第二连接点也连接到第一连接点；在多个采样单元当中，在任意时间间隔内只有一个采样开关闭合。
本发明第十一实施例所提供的一种采样/滤波电路包括-接地开关；-连接开关的一个阵列；-多个采样单元，各个采样单元在一个公共节点上被连接到一个输入和接地开关；以及多个滤波单元；其中接地开关在闭合时将各个采样单元连接到地；-各个副边采样单元能够用连接开关的阵列连接到任何一个原边采样单元。
本发明的第十二实施例提供了一种对代表一个复合信号的至少三个电荷进行滤波而产生至少三个电压的方法，该方法包括(a)将至少三个电荷各自注入至少三对电容之一，每一对电容具有属于第一组电容的第一电容和属于第二组电容的第二电容，(b)对至少三对电容各自执行电荷演示操作，
(c)对于每一对电容，在复合相位上旋转成对电容中的一个，使属于第一组电容的一个电容和属于第二组电容的一个电容配对，(d)在对所得的各对电容执行步骤(c)之后对各对电容执行电荷共享操作，(e)重复步骤(a)-(d)，直至属于第一组电容的各个电容和属于第二组电容的各个电容完成配对。
图17是按照本发明另一实施例的一种采样/滤波电路，它可以对信号的采样和滤波采用旋转电容的概念；图18是图18中电路采用的一种时序图；图19是图17电路中的一个采样单元；图20是在混频器级中纳入频率偏移和带通滤波的一种解调器；图21是用数字相位累加器实现的一例混频器级；图22是在实施中包括无源滤波器的另一例混频器级；图23是一种外差式PLL的示意图；图24是按照本发明实施例的一种二次采样外差式PLL的示意图；图25是按照本发明具有多个混频器次级的一种长环路解调器的示意图；图26是采用开关电容的一种单极复合滤波器的简化示意图，以及图27是能够用来实现图26中滤波器切换顺序的一种开关矩阵的示意图。
附图文字图1 现有技术图2 现有技术图3A 现有技术图4 现有技术图5 现有技术 Hilbert变换器图6 Hilbert采样/滤波器 DDS-混频器 周期＝T 相位量化器图12 开关矩阵图13A Hilbert采样/滤波器 其他采样单元 其他虚拟地图14 输入图20 Hilbert采样/滤波器 周期＝T 频率偏移DDS-混频器 相位量化器图21 正弦ROM 余弦ROM 数字相位累加器图24 Hilbert采样/滤波器 DDS-混频器 相位检测器 相位量化器图25 DDS-混频器1 DDS-混频器2图26 运算放大器1 运算放大器2最佳实施例的说明参见图6，图中表示按照本发明一个实施例的解调器10。解调器有以下三级变换级20，混频器级30和相位量化器级40。在以下的说明中，要参照一种CVΔ∑PLL也就是复值德耳塔西格马锁相环解调器来描述解调器10。为了更清楚地描述需要做以下假设，以便以CVΔ∑PLL为例来解释。一种假设是需要由CVΔ∑PLL解调的IF频率是45MHz。还假设低频侧LO频率是任意的。如果所得的第二(或第三等等)IF包含复合信号，就假设正旋转指数比负旋转指数更合适。本文所述的功能性和实用技术显然同样可以用于其他IF或LO频率，还能等同地用于复合信号的正旋转指数和负旋转指数。
CVΔ∑PLL利用输入信号的同相和正交采样获得并处理振幅信息。由此用具有笛卡尔分量的相量提供输入信号的复数形式。在一个最佳实施例中，有些采样信号x1在采样时具有一个实部和一个虚部。如果按振幅M1和相位θ来处理信号，就更“容易”执行其他运算，因为我们最终希望从信号中提取相位(频率)f1的改变速度，可以将CVΔ∑PLL视为和前述的ΔΣPLL一样的Δ∑锁相环，而此时期望能使用振幅信息作为输出而不是在开始时就放弃。
可以将CVΔ∑PLL视为现有的Δ∑技术加上PLL概念的一种扩展，或是视为对现有的PLL技术采用噪声休整和离散时间信号处理的一种扩展。此处用来解释解调器的方案是从PLL的观点出发的。
从图6中可见，该CVΔ∑PLL包括-Hilbert采样/滤波器50，它提供具有同相60和正交70信号的连续时间输入信号的一种复数形式，用来代表输入信号80的相量或复合包络线。
-一个DDS-混频器90，它响应比特流输出信号100(nT)对输入的同相60和正交70信号执行离散相位移(或是复数平面中的旋转)，产生两个信号A(nT)和Qq(nT)，(振幅输出110(A(nt))和中间复合信号120(Qq(nT))-用来量化复合信号A(nT)+jQq(nT)的相位角的相位量化器，产生比特流信号b(nT)100。
比特流输出100被反馈到DDS-混频器对复合信号A(nT)+jQq(nT)的相位进行校正。如果信号相位角大于0，就减少A(nT)+jQq(nT)的相位角，若是相位角小于0，就增加相位角。
区别CVΔ∑PLL与CVPLL的一个关键特征是采用离散时间模拟处理来量化DDS-混频器带来的相位误差和相位移。这样就能使用DDS-混频器组合来替代连续时间VCO和混频器的组合。量化器的存在也是CVΔ∑PLL与CVPLL(图5)的区别。
区别CVΔ∑PLL与CVPLL的特征是采用复合信号保持输入信号的振幅和相位，或是用来均衡输入信号的同相和正交分量。
在CVΔ∑PLL的范围之内有许多可能的构造和实施上的变化。这些变化包括Hilbert采样/滤波器，DDS-混频器及在DSS-混频器与相位-量化器之间选择使用滤波和/或额外的下变换级的变化。
变换级中的变化Hilbert采样/滤波器50的主要功能是将输入信号的同相和正交形式提供给DDS-混频器。一个选择的次要功能是从输入信号中滤除有害信号，或是滤除Hilbert采样/滤波器本身内在的有害信号。
单单用以下方式之一就能实现Hilbert采样/滤波器功能-单纯的IQ下变换，-单纯的复合滤波，-单纯的采样，或是-结合离散时间滤波的采样。
如果后续级DDS-混频器和相位量化器能够提供连续时间信号，就不需要在Hilbert采样/滤波器中采样。
在单纯IQ下变换的情况下会需要有低通滤波来消除-fIF-fc的负频率分量。同相和正交匹配的质量会限制对-fIF-fc频率分量的消除。这随之会限制用来描述IF相量或复合包络线的复合信号相位角的精度。
可以按非常普通的方式获得IQ下变换。例如，可以用一个ECL除以4电路将一个178MHz参考频率下变换成一个(fc＝44.5MHz)同相和正交LO频率。然后用两个Gilbert-cell混频器下变换IF信号。然后可以用仅仅两个RC低通滤波器构成的低通滤波来衰减-fIF-fc频率分量。如果这些参数不能提供足够的衰减，就可以将第二IF频率-fIF-fc降低到低频或是增加滤波器的阶数。
或者是，如果不希望用下变换降低CVΔ∑PLL中后续分量的工作频率，就能用复合滤波器对IF信号直接滤波获得同相和正交信号。只要将复合滤波器的虚构输入设置在地，而滤波器的真实输入设置在IF信号，就能将滤波器的输入视为J+jQ，虚部Q被设置为零，而实部I就是(真实的)IF信号。复合滤波器的输出提供一个45MHz的复合信号。所得的两个信号(代表输入信号的复合包络线)的精度受滤波器中各分量匹配的限制。
另一种方式是对输入信号采样。对于选择的任一采样频率，都需要在45MHz IF信号进入CVΔ∑PLL之前或是在Hilbert采样/滤波器内部执行采样操作之前对其执行充分的去混叠滤波。
也可以用其他技术获得同相和正交采样。例如是采用两个跟踪和保持放大器。只要在不同时间将两个放大器切换到保持模式，时间上按等于IF周期的1/4或IF周期的(n+1/4)的延迟分开，其中的n是一个整数。跟踪和保持放大器对45MHz IF信号必须有足够的带宽，即使是它们的采样速率明显小于45MHz。另一个例子是使用一个跟踪和保持放大器在一个多路复用流中同时产生I和Q输出。根据CVΔ∑PLL中后续分量的细节，可能需要对这些信号执行多路分解和/或重新定时才能与其他分量兼容。
可以用离散时间滤波来降低由I’+jQ’构成的复数形式中的负频率指数。就象连续时间复合滤波器能够从一个真实输入信号中导出同相和正交信号一样，只要在对信号采样时抑制负旋转指数，就能用离散时间复合滤波器获得一个信号的复数形式。还能通过滤波降低干扰信号和噪声的影响。
然而，变换级最好是采用一个Hilbert采样/滤波器。图7表示这样的一个采样/滤波器。如图所示，这一采样/滤波器具有-电路元件200，它具有-一个跨导Gm，它是用来获得与输入IF信号成比例的电流的电阻或其他变换装置，-一系列采样相位P1...Pn，在一个预定时间间隔内仅有一个相位是高电平，将电流源的目的地切换到以下各项之一而提供一个FIR滤波器的复数系数-预定数量的电容，在电流被传送到电容时对该预定时间间隔内的电流积分，-用来将某些或全部电容上的电荷或是与电荷有关的信息传送到Hilbert采样/滤波器之后的下一级的一个装置，或是传送到Hilbert采样/滤波器内部的后续滤波器级。
该电路可以概括为多个采样单元，图8中表示了一个采样单元125。如图所示，每个采样单元具有缓冲器130，数据传输开关140，采样开关150，电容160，接地开关170和第一连接点180。具有跨导Gm的电路元件200被连接到各个采样单元。在图7和8中，φ1代表接地开关170闭合的时间。φ2代表数据传输开关140闭合的时间。
此类采样器的一个关键特征在于是在整个间隔上对信号积分而不是在一个间隔的结尾采样。只要将Ti和Ta(Ti代表各个采样开关闭合的时间间隔，而Ta是第一采样开关P1闭合到最后一个采样开关Pn打开之间的总时间间隔)的定时安排在一个理想采样之前，就能用各个相位P1到Pn作为FIR滤波器的复数系数。上述复合滤波器仅仅提供延迟函数e-snT构成滤波器在采样之前的基础。然后选择所采用的采样方式，可以引入复数系数来降低负频率指数。由这种采样器构成的新的复合滤波器具有改进的滤波器元素(e-s(n+1)T-e-snT)/S。然后可以用相位P1到Pn提供FIR滤波器的复数系数，在采样之前降低负频率指数。
可以按图7构筑这种采样器的一种简易版本。这一简易版本仅有四个相位和4个电容。用一个单位增益缓冲器缓冲在时间段P1，P2，P3或P4中积分的各个电容电压，并在时间段φ2中提供给后续的滤波级或DDS混频器。按照φ1和φ2定时钟的开关和单位增益缓冲器是对存储在电容中的电荷采样并将信息传送给后级的一种手段。下文还要讨论将这一电荷传送到DDS混频器的其他手段。在这一方案中，电容电压在时间段φ1中被复位到地。
在本例和所有例子中都假定在任一时间间隔内仅有一个采样开关是闭合的。在具体电路设计层次上，开关在开关控制信号上具有限定的上升和下降时间。很难保证P2上升与P1下降精确地发生在同一时间。进而可能还希望有一些重叠，例如是P2在P1下降之前上升。因此，我们所说在任一时间间隔内仅有一个采样开关闭合的意思仅仅是为了便于理解。在实践中，这其中包括了在各个采样间隔与下一间隔之间有明显重叠的实施例，在时间间隔之间也可以有间隙。
图9是一种典型的时序图。图中的Ta是采样器的窗孔时间，或是在此间执行采样的时间间隔。在本例中，Ta既不属于φ1有效的时间段也不属于φ2有效的时间段。也就是说它具有自己的时隙。在本例中，Ta的时隙出现在φ1和φ2之间。当然也能采用其他的安排，或是可能需要去适应采样器中使用的其他部件。
图7的Hilbert采样/滤波器还能包括复数分接头系数。例如，控制C1的电流的那个开关在窗孔时间Ta内可以闭合两次以上。在图10的时序图中表示了每个开关闭合3次的一个例子。保持Ti不变，Ta增加而滤波器有更多的选择性。
在前一例中有4相-每个电容一相。对一个电容在3个时间间隔Ti上积分，每一相有三次变高。也能对n相即P1到Pn采取相同的方式，每一相在Ta期间仅有一次变高。例如，为了在采样之前获得与前一例相同的滤波器，可以选定n＝12。而时序图正如图11所示。
将图10的时序图“展开”就能获得图11的时序图。图11中的P1，P5和P9对应着图10中三次变高的第一相(P1)。
由P1，P5和P9控制的三个开关控制电流被切换到C1的时间。其他电容也在其他相的控制下按同样的方式接收电流。这种布局在Ta等于在集成电路上已经供其他用途使用的某一参考时钟的周期Tr的情况下特别方便。这样就能由锁定在这一参考时钟上的一个Delay Locked Loop(延迟锁相环)获得相位P1到Pn。
还可以将这两种技术加以组合，例如是按照Ta＝2Tr的图11B所示使P1到Pn重复。该方案当然能扩展到Ta＝pTr其中的p大于2。另外并不一定要使用所有的有效时间间隔。更普遍地说，应该注意到可以通过对某一较高的参考频率细分而得到Tr。
普遍性的另一层次是还能包括一些附加逻辑，使P1在参考的一个周期内向一个特定电容分配电流，而在参考的另一周期向某些其他电容分配电流。如果还包括使电流能够不通过电容而直接能切换到地的逻辑，相位P1到Pn就还能产生除1，j，-1和-j之外的0值。
目前为止都是假定Ta＜Ts，其中Ts＝1/fs是对存储在电容上的电荷的采样周期。采用多数样品的采样器就能避免这一限制。如果有两个以上采样能够良好匹配，采样器就能形成一个管道，在完成对其他采样的处理的同时，每一Ts片刻都会准备好一个采样。电容或跨导的失配会导致各个交错采样上的增益不同。若采用这些例子中的电压-缓冲电荷采样装置，电容失配同样会造成困难。
尽管上述电路中仅有四个采样单元，但很容易组成多重格状采样/滤波器电路。图11A和11B的时序图也可以用于图7中所示的采样/滤波器电路，但是有12个采样单元而不是4个。这样做的优点是缩小量化步幅大小S。
图12表示在集成电路中构筑跨导元件(图8中的200)和开关(图8中的150)的一种方式。图12表示在集成电路中构筑电荷采样器的一种方式的示意图。在本例中，电路元件200是一个差分对210。输入电压被提供给MOS晶体管的一个差分对，晶体管的gm是由差分对的跟踪电流控制的。这样就提供了一个可调节的跨导gm，在接收机中可以用做AGC。它还能提供一个差分电流源。这一差分对的大部分共模电流随后被一对共模反馈晶体管吸收，而有些共模电流和所有差模电流被共射-共基(cascode)进入正电源或者是进入四个电容中的两个。
采样器的开关是由MOS晶体管构成的，由相位P1到Pn控制晶体管的栅极电压。如果将P1到Pn的高电平设置在2.5V而不是5V电源，就能提供一个虚拟地以减少电流源的非线性输出阻抗的影响。为了确保随时都能维持这一虚拟地而提供了一个新相位P0，它在其他相位是低电平时提供高电平。
这样，用于折叠式共射-共基放大器的共射-共基晶体管也被用作开关来确定哪一个负载电容有可能获得差模电流和残留的共模电流。然后由各个负载电容在将其连接到电流源的开关闭合的时间段内对电流积分。C1被指定代表同相通路采样，而C3代表其附属(compliment)(或是相位移180度)。同样，C2被指定代表正交通路，而C4代表其附属。只要安排P1到Pn相位将电流切换到四个电容之一，就能用开关形成FIR滤波器的复数分接头系数。如果将电容C1存储的电压作为同相分量，就切换电流之上的任一时间间隔，为FIR滤波器的顶端提供一个+1系数。同样，如果C2是存储C1的附属电压，分配给这一电容的时间间隔就提供-1顶端系数。可以用C3和C4进一步提供+j或-j系数。可以由将电流分流到正电源的PO提供0值的系数。
这一例没有表示各单元的缓冲器(图8中的130)和传输开关(图8中的140)。节点V1，V2，V3和V4对应着四个单元各自的第一连接点(图8中的180)。
这一例表示了一种四相位采样器，滤波器的复数分接头系数被限定为一组{0，+1，-1，+j，-j}。也就是能够提供量值0或1的分接头系数，其中量值1的系数在复数平面内可以有相距90度的四个角度。该例很容易推广到提供一个具有8个单元的8相位滤波器。由8个单元提供量值0或1的分接头系数，其中量值1的系数在复数平面内可以有相距45度的八个角度。一般来说，可以由N个采样单元在复数平面内提供相距360/N度的分接头系数。这样就能在开关矩阵中通过顺序闭合开关选择特定顺序的分接头系数来构成FIR采样滤波器。
在这种情况下，接地开关(图8中的170)是由PMOS晶体管M7(图中仅有4个当中的一个)构成的。各个晶体管在φ1期间将一个电容短路到地。本例中的地是正电源，但一般概念上可以是任何预定电压。
在采用这一方案时必须考虑出口的数量。在Vip和Vim之间需要足够精度的180度相位移。具体地说，应该避免45MHz上的共模电压波动。以此为依据来处理Iagc与所获得的增益控制量之间的严格关系。
在滤波之后用来检测指定信号振幅的鉴别器中随后建立的反馈环中可以使用这种电流源Iagc。或者可以是一个D/A变换器。需要调节指定信号的振幅，使其压倒采样器线性范围内的有害交流通路。这一AGC反馈信号还能提供接收机中其他部分所需的RSSI信号。
电压源Vcmfb被用作共模输出反馈，将共模的采样输出牵制在正电源以下的一个适当电压。对CMFB电压的建立至少有两种选择。一种选择是迫使复合谐振器中的运算放大器(opamp)将差模电荷传送到积分电容上而不影响共模电荷。另一种选择是加上第二组采样电容并且将开关布置成仅仅对共模电荷积分。无论哪一种情况都能在电容上保留共模电压Vcm可供采样并用来建立Vcmfb。
然而，图8的结构不是为Hilbert采样/滤波器构筑采样单元的唯一途径。向一个虚拟地240传送电荷也能构成这样的采样单元。这种方式如图13a所示，图中的虚拟地是由运算放大器220和被置于Hilbert采样/滤波器之后的一个反馈阻抗152构成的。由于在Hilbert采样/滤波器的这一实施例中是用跨导元件来驱动虚拟地，对电路元件的输出阻抗和从属电压的要求被降低了。因此，这是Hilbert采样/滤波器的最佳实施例。它包括具有跨导的一个电路元件和多个采样单元，每个采样单元包括连接在电路元件和一个虚拟地之间的采样开关；对于多个采样单元来说，在任一时间间隔内仅有一个采样开关是闭合的。
在将放大器的输入反相之外的其他文献中还可以采用许多种其他虚拟地。本文中所指的虚拟地囊括了通过反馈将虚拟地的电压保持在接近预定电压的任何技术。这其中包括共射-共基晶体管的技术，能够通过提高增益从内部反馈或是外部反馈到晶体管。
在图12的实施例中，采样/滤波器中相位的数量是由采样单元的数量确定的。同样，有效分接头系数的数量及其在复数平面内的距离(度数)是由虚拟地的数量确定的。按照图12的实施例，分接头系数的顺序是由开关闭合的顺序确定的。
与图8和12的实施例类似，Hilbert采样/滤波器的这一实施例还可以包括连接在电路元件和地之间的一个采样单元，用来提供0值的分接头系数。
Hilbert采样/滤波器还可以包括由反馈构成的其他滤波。例如，如果图13a中的反馈阻抗152是与电容并联的一个电阻，就能在采样单元和电路元件构成的FIR滤波器之外提供一个真实的单极低通滤波器。
图13b表示一个采样单元，其中的反馈阻抗是一个切换的电容电阻。
如图所示，图13的采样单元有一个采样开关Pi，一个采样电容Ci，一个滤波采样开关Csi，按φ1定时钟的原边开关，以及按φ2定时钟的副边开关。在图中表示了第一采样器节点230，第二采样器节点240m，第三采样器节点250和第四采样器节点260。
从图中可见，按φ1定时钟的一个原边开关处在地和第四采样器节点260之间。按φ1定时钟的另一个原边开关处在第三采样器节点250与地之间。滤波电容被连接在第三(250)和第四(260)采样器节点之间。一个副边开关φ2处在第二(240)和第三(250)采样器节点之间，而另一个副边开关φ2处在第一(230)和第四(260)采样器节点之间。运算放大器220被连接在第二(240)和第一(230)采样器节点之间。运算放大器的负输入被连接到第二(240)采样器节点，而正输入被连接到一个参考电压VREF。采样开关Pi处在第二(240)采样器节点和单元输入之间。采样电容Ci被连接在地与第二(240)采样器节点之间。
反馈阻抗也能由图14中的电路组合构成。图14中的成对采样单元具有90度的相位距离。这是一个同相分量和复合信号的其他相位移版本的一种形式。在二者之间传统的相位移是90度，其他分量就是正交分量，但是也能有其他相位移的两个以上相位。图14中的单极滤波器当然也能按对离散时间滤波常用的公知技术扩展到双四边形或共射-共基的双四边形。
图14表示一对采样器单元。这对采样器单元具有一对运算放大器270，280，一对滤波电容Ci(290，300)，原边采样电容310，320(Cr)，副边采样电容(Cp)33，340，第一单元的第一采样开关350和第二单元的第二采样开关360。图中还表示了八个原边采样开关370，375，380，385，390，395，400，405和八个副边采样开关410，415，420，425，430，435，440，445。一对采样单元中还包括一个非门450。为了便于描述，许多节点被表示成-第一中间节点460
-第一中间节点460-第二中间节点470-第三中间节点480-第四中间节点490-第五中间节点500-第六中间节点510-第七中间节点461-第八中间节点471-第九中间节点462-第十中间节点472还有第一输出节点520(运算放大器270的输出)和第二输出节点530(运算放大器280的输出)。
第一采样开关350处在单元对的输入与第一中间节点之间。第二采样开关360处在单元对的输入与第二中间节点之间。第一中间节点被连接到运算放大器270的负输入。第二中间节点被连接到运算放大器280的负输入。两个运算放大器270，280的正输入被连接到地。各个滤波电容290，300被跨接在一个运算放大器的负输入和同一运算放大器的输出上。
一个原边采样电容310被连接在第七中间节点460与第三中间节点480之间。同样，第二原边采样电容320被连接在第八中间节点471与第四中间节点490之间。副边采样电容340被连接在第九中间节点462与第五中间节点500之间。另一副边采样电容330被连接在第十中间节点472与第六中间节点570之间。
关于原边和副边采样开关，八个原边采样开关各自被连接在地和以下节点之一之间第三，第四，第五，第六，第七，第一，第二和第八中间节点。八个副边采样开关之一(410)被连接在第二输出节点530和第四中间节点之间。同样，另一个(440)被连接在第三中间节点和第一输出节点520之间。另一开关430被连接在第五中间节点500和第二输出节点530之间。另一副边采样开关420被连接在第六中间节点510和非门450之间。非门450又连接在副边采样开关420与第二输出口520之间。第五副边采样开关445被连接在第七和第一中间节点之间。另一副边采样开关(435)处在原边采样开关(385)和第九中间节点之间。另一副边采样开关(425)处在另一原边采样节点(395)和第十中间节点之间。最末副边采样开关415处在第二中间节点和第八中间节点之间。
在图14的电路中，采样电容是CR和Cβ。在一个切换的电容相位中可以包含相位P1到Pn。Ta也可以出现在一个切换的电容相位期间。图14的电路可以按图15中指示的时序定时钟，它是Ta出现在φ1期间的一个例子。按照这样安排的定时，电流源能够驱动一个虚拟地。
图14的电路是为了说明而提供的；最好是采用具有共模反馈的差分电路。这样，在一例相位中，P3就能提供P2的附属，而P4提供P2的附属。该技术很容易扩展到多个相位。
从采样器发送电荷的另一种手段是采用无源切换的电容技术。还可以用来提供额外的滤波。缺少运算放大器能够使无源的方案更加线性化，并且更适合低电压用途。在这种情况下，从采样2电容向外传送电荷的手段无非是将电容连接到Hilbert采样/滤波器或是DDS-混频器的下一级的一系列开关。
图16表示一个例子。在这种情况下，在任何一个输出电压上的电荷平衡公式是V(z)=1CT11+yz-1Qi(z)WhereCT=Ca+CbandY=Cb/Cr.]]>由各对Ca和Cb电容构成一个单极真实滤波器。如果各个滤波器能彼此匹配，就能得到可用于各个I和Q通路的相同的滤波器及其附属。在这些条件下就能得到适用于复合信号的等效的真实滤波器。
可以用各种方式提供复合滤波器来改善对负频率指数的排除。
应该注意到图16的电路与图7类似。然而，图16中的各个采样单元在采样开关φ2之后有另一个滤波电容(Cbx)。
在这一采样/滤波器中体现的概念可以推广到提供一种新型的离散时间复合滤波器，它包括-能够对输入信号在复数平面内360度均匀移相的三个以上相位移版本采样的信息采样装置，产生三个以上相应的相位；-一或多组信息存储装置，组中的每一个信息存储装置用于采样装置的一相，并提供代表这一信息的值；-任选的一个装置，如果有一个以上的组，从一组向下一组最终到输出组传送信息。
-一或多组信息共享装置，在各相的前一时间值与该相的前一时间值的旋转相位移版本之间共享信息；以及-将输出组的某些或所有值传递到其他电路的装置。
本文以非常简练的语言描述的这种滤波器能够提供一种离散时间数字滤波器，也可以是离散时间模拟滤波器，离散时间数字滤波器(及其后面的离散时间DDS-混频器)可以用在一个数字滤波器中的A/D变换之后构筑成积分器和乘法器，或是在微处理器中具有定点的DSP。无论选择哪一种都会需要一些灵巧的噪声休整方案来休整误差。
图17表示一例模拟的四相位1-组滤波器。在本例中，采样的信息是通过对时间间隔P1到P4上的电流积分而采样的电荷。信息存储装置是电容组Cb的各个等权重的电容。信息共享装置是电容组Ca的各个等权重的电容，开关控制信号K1到K4，并且开关在K1到K4的控制下工作。相位K1到K4被布置成在φ1有效的时间段中有效，并且与φ1具有相同的时间段。这些相位K1到K4的周期是φ1周期的四倍，并且按照在每一时间仅有其中一个有效的方式定相，按照图18中所示的时序图，在φ1期间将各个Cb电容连接到一个CB。
从图17中可见，采样/滤波器电路可被视为原边采样单元的一个集合，各自可以连接到副边采样单元的一个集合。具有跨导Gm的电路元件540在一个公共节点550被连接到接地开关560随之连接到地。公共节点550将各个原边采样单元连接到电路元件540。
图19表示被连接到四个副边采样单元的单一原边采样单元。从图19中可见，第一电容570(Cb1)被连接在地与第一连接节点580之间。缓冲器590处在节点550和原边采样单元输出V1之间。在节点570和第二连接节点600之间有一个初始化开关610(φ1)。
节点600和电路元件540之间有一个采样开关620(P1)。副边采样单元被连接到节点600。由一个连接开关的阵列将这些副边采样单元各自连接到节点600。各个副边单元是由连接在地与对应的连接开关6401，6402，6403，6404之间的一个第二电容6301，6302，6303，6304构成的。闭合这些连接开关中的一个就能将任一第二电容连接到原边采样单元。在图17和19之间应该能够理解，任何一个副边采样单元都能连接到任何一个原边采样单元。
在这一无源滤波器中体现的关键特征是一组电容相对于另一组电容旋转。例如在图17中，电容Cb1被连接到电容Ca1再到Ca2，Ca3，Ca4并返回Ca1。不确定地重复这一过程。这种布局的要点是，在各个连接φ1上，电容Cb2被连接到原先连接到Cb2的那一个电容Ca。在每一个连接相位上，通过电容Cb1和一个Ca实现在前一电压V1和前一电压V2之间的电荷共享操作。
上述的任何一种采样/滤波器电路及其装备或扩展都可以用于CVΔ∑PLL解调器的变换级。
混频器级上的变化由于CVΔ∑PLL解调器需要混频并锁相在一个特定频率上，PLL的概念要求将一个信号与输入信号混频。经验和实验证明直接数字合成器(DDS)能够为CVΔ∑PLL提供最佳结果。因此在以下的讨论中要参照DDS-混频器来解释混频器级。
应该注意到，由于变换级产生两个信号，即解调器输入的同相和正交形式，DDS-混频器接收这两个信号。
DDS-混频器的基本功能是提供Hilbert采样/滤波器输出的离散相位移。这些相位移响应相位量化器的输出提供一个负反馈将DDS-混频器的相位朝某一预定值调节。一个累加器装置具体说是一个数字相位累加器(DPA)响应输出比特流b(nT)对比特流积分，提供一种状态θ来代表对输入信号Xos＝I+jQ所需的相位移度数。DDS-混频器的混频器部分提供一个输出Xr1＝A+jQq，使得Xr1＝Xose-je。在文献中提供了实现这一任务的各种电路，并且为精通本领域的技术人员所熟知。
DDS-混频器还能提供频率偏移控制。可用来从Hilbert采样/滤波器输出中消除附带频率偏移。图20表示的一个例子是用数字加法器650对比特流b(nT)660增加频率偏移控制。如果数字相位累加器(DPA)能够为LSB提供一个独立载波输入，并且比特流b(nT)是一个单位比特流，就能构成对主DPA输入提供一个频率偏移控制字并且对DPA的载波输入提供比特流的频率偏移控制。
DDS-混频器还能选择提供附加滤波来提供一个滤波的输出Xr2(nT)＝A(nT)+jQq(nT)。这一滤波能够降低存在于原始IF输入中的有害信号，或是降低由DDS-混频器或Hilbert采样/滤波器引入的有害信号。这种滤波可以是实数或复数的。
图21表示DDS/混频器组合的一种简单形式。在常规的DDS中，在一个相位累加寄存器670中累加输入频率，提供一个代表DDS相位的值θ。然后将输出相位提供给正弦680A和余弦680B查询ROM，在一对D/A变换器690之后提供复合输出。在这一简单形式中，然后必须将各个采样输入乘以DDS输出的实部和虚部。四个正交乘法装置700可以采取Gilbert单元乘法器的形式或是其他等效形式。这种形式显然过于复杂。可以用开关电容电路来替代查询ROM和混频器。
如果采样符号有三个以上有效的相位，就能通过所述用于滤波的开关矩阵的混频特性提供一种DDS混频器，其相位分辨率对应着有效相位的数量。
对于上述的DDS-混频器，一个累加器响应输出比特流b(nT)对比特流积分，提供一种状态θ来代表对输入信号Xos＝I+jQ所需的相位移度数。构成开关的两种方案是有区别的。一种方案是具有数字解码和专用开关。例如可以用一种16×16开关构成256个独立开关，每一时间有16个导通，按照由数字逻辑控制的所需旋转度将开关一侧的16个相位连接到开关另一侧的16个相位。或是将开关串联连接来执行直接来自数字相位累加器状态的解码。当然也可以将这两种方案组合。
用附加滤波实现DDS-混频器的一种方法是采用所述的开关电容技术。为了简化DDS，其分辨率被降低到4位或16种可能状态。这样，θ就能采取仅仅16种可能值。在本例中是在数字相位寄存器中累加θ(与常规DDS相同)，然而，相位寄存器中的值被直接用来选择采样信号的16种可能的相位移之一。这样能避免使用ROM，D/A和混频器。
在数学上希望能够由Hilbert采样/滤波器所提供的输入信号Xos＝I+jQ来产生Xr1＝A’+jQ’q也就是要求Xr1＝Xose-je，并将其提供给运算放大器而不是提供原始采样信号。如果用实部和虚部来表示，以上表达式就变成了Re(Xr1)＝Re(Xos)cosθ-Im(Xos)sinθIm(Xr1)＝Re(Xos)sinθ+Im(Xos)cosθ利用这种正交采样器，就容易通过交换和/或同相和正交采样的倒相来执行π/2或π/2倍数的相位移。这是仅仅用开关就能实现4位DDS/混频器的两个MSB的一种方式。剩下两位需要π/8倍数的相位移。可以将电容比例安排成仅仅移动采样器的同相和正交通道之间的那一部分电荷。上述公式的建议是也许能将(各个通道上的)采样电荷分成两部分；例如是将同相通道上与cosθ成比例的那部分电荷保留在同相通道上，而将与sinθ成比例的那部分电荷提供给正交通道。尽管这种建议有实际意义，却无法用两个电容来实现，这是因为一般来说sin3(θ)+cos2(θ)＝1and|sin(θ)|+|cos(θ)＝1.
由此带来的困难是因为仅仅由两个电容采样的电荷无法被划分成与所有θ值的cosθ和sinθ成比例的两部分。结果就需要在同相和正交通道上各自有一个第三电容Ci3和Cq3，如图22所示。
为了简化，在图22中表示的实际情况仍然是单端的电路。图中所示的跨导是按一个周期φis切换到负载电容上的一个简单电流源。在这种情况下，在Ci1，Ci2和Ci3上采样的电荷是Q。由于三个电容上的电压相同，电容中的电荷就是Qi=QiC1iCT+QiC2iCT+QiC3iCT]]>对于正交通道也是类似，Qq=QqC1qCT+QqC2qCT+QqC3qCT]]>用复数符号将这两种采样电荷放在一起表示就是Qs＝Qi+jQq。然后可以安排开关在φ2期间有效，在φ2期间将电荷传送到运算放大器上Qos=(QiC1iCT-QqC2qCT)+j(QqC1qCT-C2iCi)]]>如果选择C1iCT=acosθ]]>C2qCT=asinθ]]>C1qCT=asinθ]]>C2iCT=acosθ]]>就得到
Qos＝α[(Qjcosθ-Qqsinθ)+j(Qqsinθ-Qjcosθ)]which givesC3CT=1-a(cosθ+sinθ)]]>可以按照各个θ值保存这些公式。然后可以对存储在数字累加器中的相位θ执行数字解码，将适当的一组采样电容切换到采样器。考虑到象限的对称性，对于这一16相位的例子仅有四组电容需要切换。
由于C3所含的电荷会被放弃，它代表一种信号损失，在θ的任何情况下都希望其保持在尽量小。C3的最小值出现在θ等于π/2倍数的情况下。若Θ＝π/4cosθ=sinθ=12which in turn gives a=12]]>图22表示采样器-DDS/混频器-滤波器组合的一种简化版本。它在多方面被简化了。按照以前的滤波器方案体现为一种单端电路，其用意在于差分。采样器操作被简化成了切换电流源，其中用φIs代表在上文中讨论的共射-共基开关。没有表示DDS的数字相位累加器，也没有表示产生φIDDS或φ2DDS的解码逻辑。另外，开关和电容仅仅表示了DDS/混频器的16种可能相位移中的一种。
所表示的操作如下在φ期间通过闭合φIDDS并切换到一组6个电容Ci1，Ci2，Ci3，Cq1，Cq2和Cq3来初始化采样器。在这一组中，Ci1+Ci2+Ci3等于上文中采样器上的C1。在φ期间切换这一电容组能够将用这一开关操作注入的任何电荷分流到地。用切换到采样器φ的特定的一组电容完成采样器的打开和初始化。在φIs期间用这一组电容对电荷采样。用数字相位累加器的两个LSB选择这一组电容并执行小于π/2的一定量相位移。从中可以看出，如果设想Ci1＝Cq1＞Ci2＝Cq2，在C上采样的大部分信号会按照小相位移传送到滤波器；若是Ci1＝Cq1＜Ci2＝Cq2，大部分信号就会有π/2的相位移。也就是说，在同相通道上采样的大部分信号被移相到真实通道上，而真实通道上的大部分采样信号被移相到正交通道。这样就能用四组电容和开关在混频器的一个象限内提供四个离散相位移。实际结果是，复合信号在φ结尾处的相位移量是由数字相位累加器的两个LSB确定的。
图22表示在φ2DDS期间对滤波器采用这种相位移采样。在图示的例子中，这一相位移电荷采样被运算放大器传送到积分电容C1。如果为φ2DDS设有按不同配置将采样电荷连接到滤波器的四组开关，在采样器中建立的一个象限的相位移可以推广到其他三个象限。具体地说，对于另一π/2的相位移，φ2DDS能够用Cq替换C1，连同一个通道的适当倒置能够对复合采样增加另外的π/2相位移。或是通过将同相和正交采样反相而获得π的额外相位移。在φ1期间的一象限4位置相位移和φ2期间的四象限4位置相位移的实际结果是在数字相位累加器控制下的一个四象限16位置相位移。这刚好是所需的一个DDS和一个复合混频器的等效物。
在DDS-混频器后面还能增加附加的下变换级。在这种PLL分析中有两种主要情况。在第一种情况下，对于常规的PLL，从其他来源对所述的“Heterodyne Loop(外差振荡器环)”已有了初步认识。将外差振荡器环用于CVΔ∑PLL也是有益的。在第二种情况下要注意到“Long Loop(长环)”概念，它能够有益地应用于CVΔ∑PLL。
图23表示解调器的一种高分辨率版本。这种PLL和一个VCO配合使用时往往被称为“Heterodyne Loop(外差振荡器环)”。其工作方式如下来自变换级的输入频率fin与直接数字合成器(DDS)的输出混频变成某一IF频率。例如是将需要解调的45MHz第一IF与接近100kHz的第二IF混频，对其执行带通滤波(710)。然后将这一100kHz的第二IF与100kHz参考频率相比较720，并检测其相位。然后对检测到的相位误差执行A/D变换并用来驱动DDS锁定环路。如果环路要维持锁相，驱动DDS的信号就必须体现输入频率(带100kHz IF偏移)。这样，如果能得到一个8位A/D/D/A对730和一个具有44.9MHz的8位DDS740，大多数问题就解决了，但是代价是功耗太高。
为降低功耗的第一步是对45MHz第一IF执行二次采样，按图24所示用于DDS和A/D的时钟频率^产生同相和正交采样。如果芯片之外的一个IF滤波器具有充分的选择性和阻带衰减对第一IF信号抗混淆，二次采样就不应该带来噪声或其他混淆问题。具体地说，IF滤波器必须能将距IF有1/2二次采样频率以上的噪声和干扰衰减到不明显的程度。如果将二次采样频率选择在接近400kHz的44.85MHz/112，二次采样就会使45MHz第一IF与150kHz的第二IF混淆。用DDS740将这一IF混频产生一个50kHz输出，然后由带通滤波器750产生100kHz的第三IF。在这些条件下就能就DDS时钟从前一例的90MHz以上降低到此处的仅有400kHz。这样就构成了图24的解调器。
可以忽略如何执行采样操作的细节并将解调器的输入视为400kHz的采样序列Xas。可以将这些采样当作复数来处理，因为在其I和Q分量中包含了振幅和相位信息。图24的解调器也是一个外差振荡器PLL，具有在400kHz采样的150kHz降低的输入频率。其工作方式要求只有在特定条件下才会出现锁相。这种解调器的锁相条件是带通滤波器的频率输出必须与参考频率匹配。为满足这一要求，输入频率减去DDS产生的频率必须同时等于带通滤波器的中心频率和参考频率，DDS的频率输出是b‾RDDSIfs(A)]]>其中-b是A/S变换器的平均输出，而RDDSI是DDD的分辨率，其约束条件是fas-b‾RDDSIfs=fr=frof]]>其中fas是希望接收到的输入偏移频率，fR是带通滤波器的中心频率，而fref是参考频率。这一锁相条件的数值实例有助于说明公式A的意义和锁相环的操作。如果考虑一种在原始45MHz载波上没有调制和nQ干扰的简单情况，输入频率fas就是150kHz的单音，而环路的输出应该是对应这一输入频率的固定dc值。如果参考频率是400kHz，而分辨率RDDSI＝256也就是8位，对DDS的平均输入就会产生一个具有400kHz时钟的50kHz DDS输出b‾=50kHz400kHz28=32]]>如果A/D的输出小于32，DDS输出频率就会小于50kHz。这样还在100kHz相位检测器处造成频率误差(也就是相位误差中的一个斜坡)。用这一误差去校正A/D输出直至其达到32。环路始终用这种方式自我校正来满足公式(12)的锁相条件。如果允许输入有一定的FM调制，就比较容易设想PLL能够通过调节A/D输出数来跟踪这种调制。也就是可将这种环路看成是一个频率-数字鉴频器。
解决上述问题的另一种方案是“Long PLL”。在这种PLL中产生两个锁相环，为锁相条件的频率建立两个同时的限制。这两个同时的限制的结果是仅有一个偏移频率及其对应的b能够满足锁相条件，如果环路的设计正确，PLL就会锁相在分配的通道上或是不锁定。这种额外限制的结果是带通滤波器的滤波始终被用来衰减交流通道。
图25表示这种“Long Loop”。它的第一混频器(DDS-混频器)的工作方式与前述的“Heterodyne Loop”类似。与Heterodyne Loop的一个区别是带通滤波器的输出信号不再锁相在固定的参考频率上。代之以锁相在另一DDS上，其频率也取决于A/D输出。这样就对锁相环构成了更加复杂的一组限制，以下要加以分析。
和前述的“Heterodyne Loop”一样，第一混频器对能够无衰减地通过谐振器的频率提供一个限制。fas-b‾RDDSIfs=fR1]]>象第二DDS/混频器组合(DDS-Mixer2)一样对下变换到dc的IF频率混频。与前述的“Heterodyne Loop”不同，与下变换到dc的IF频率混频的参考频率在此处依赖于A/D变换器的输出。由第二DDS/混频器组合给出的限制是fR1-bRDDS2fs=0]]>消掉b后对fas的这两个限制求解就得到fas=fR1(RDDSIRDDS2+1)]]>如果设想两个DDS累加器的分辨率和谐振器的谐振频率，就能将解调器限制在仅仅接收所分配的通道，即使它比交流通道要弱。
在最后一个(或是仅有的一个)DDS/混频器之后，信号被最终下变换到dc并保持锁相在0Hz。这是通过量化xq(nT)＝A(nT)+jQq(nT)的复数相位角而实现的。由于信号是复数，量化器能够确定复数电压xq(nT)的相位。一般来说这需要用一个经验函数来执行tan-1(Im(xq)/Re(xq))。沿着这些思路的一种方案是对A(nT)和Qq(nT)执行A/D变换。然后可以编制一个查询表，执行反正切而获得量化的相位角。
然而，在单位相位量化器的情况下，我们只能期望得知xq(t)是领先还是滞后。由于sign(tan-1(Im(xq)/Re(xq)))＝sign(Im(xq))，并且对xq的虚部直接量化的结果能给出相位领先或是滞后，假设干扰还不至于导致错误决定，这种情况就能够得以简化。如果被量化的信号相位是领先，量化器就产生1；如果滞后就产生0。在锁相环中仅仅将来自量化相位信息的这一比特流用于反馈。PLL中的负反馈保持这一虚部分量接近于零。由于这一误差信号已经被量化成一位，PLL仍是一个Δ∑环，在PLL中普遍存在相同的残余量化噪声。
由于锁相的xq能保持这一虚部分量接近于零，xq的振幅在实部分量A(nT)中。对PLL忽略这一分量，但是可以按习惯用在一个AGC环路中，或是作为接收信号的强度指示器(RSSI)。
图26表示复合滤波器的另一种可能的配置。
图26表示一种单极复合滤波器的简化示意图。在采样滤波器的四个相位上各自采样的电荷被传送到运算放大器(运算放大器1和运算放大器2)的虚拟地，随之被传送到单极滤波器四个相位上各自的Ca和Cr电容。
这种复合滤波器的独特特征在于I和Q通道之间的交叉耦合(为了频移该极的位置)是通过在复数平面内旋转Cr电容而实现的。这种旋转方式是使开关闭合的一相上的Cr1与Ca1执行电荷共享操作。在开关下一次闭合时，Cr1执行与Ca2的电荷共享操作，然后是Ca3，然后是Ca4最终返回Ca1。同样，其他Cr电容也各自和序列中的Ca电容中的各自一个执行电荷共享操作。
旋转电容的这种方法需要一种比图26所示更加复杂的开关矩阵。例如，开关表示的连接是从I(nT)输出到Cr1的底板，实际上代表四个开关按顺序闭合，依次将Cr1，Cr3，Cr4然后是Cr2连接到Ca1。
在采样间隔T内由上述的二次采样级将四个电荷Q1(nT)到Q4(nT)在反馈电容Cr和Ca上积分。电容Ca在反馈中有固定的位置，而电容Cr通过开关矩阵连接到一个反馈环。开关矩阵的功能是在采样时间t＝nT时刻将电容Cr从一个反馈环旋转到另一反馈环。旋转方向如图27中所示。例如，在前一采样周期被连接到I的电容Cr1在下一周期被连接到Q。
为了解释上述电路作为复合滤波器的工作方式，习惯上设想用I，Ib，Q和Qb共同表示一个信号复值V＝I-Ib+j(Q-Qb)。然后，在旋转电容Cr的每次旋转时，Cr电容上的电荷在复数平面内被旋转90度，并且V(z)=CaCa+CrV(z)z-1+jCrCa+CrV(z)z-1+Q(z)1Ca+C]]>orV(z)Q(z)=δ1-γz-1]]>其中γ=α+jβ=Ca+jCrCa+Cr,δ=1Ca+Cr]]>切换电容的上述方法具有至少一种特殊用途。在传统的开关电容单极滤波器中，电容的失配会造成滤波器动作不精确，这样就会产生具有不同频率的理想和有害信号的一个影像。这种干扰很难消除。若采用上述方法，电容失配会产生(受滤波数据调制的)预定频率上的单音。这种干扰可以通过进一步滤波而消除。
从上文中理解本发明的人能够用本发明的原理设想出变更的设计。所有这些设计均属于附带的权利要求书范围之内，并被认为是本发明的一部分。
权利要求
1.一种多级频率解调器，对一个输入的频率调制(FM)信号解调并产生一个比特流输出，该解调器包括-一个变换级接收上述输入信号并产生代表输入信号的第一中间复合信号；-一个混频级从上述变换级接收上述第一中间复合信号和作为反馈信号的上述比特流输出，上述混频级产生第二中间复合信号；以及-一个相位量化级接收上述第二中间复合信号，上述相位量化级产生上述比特流输出；其中-上述混频级对上述第一中间复合信号执行离散相位移，上述相位移与上述比特流输出的值成比例；-上述相位量化器确定第二中间复合信号的相位角；并且-上述相位量化器根据上述相位角是否滞后或领先于一个预定信号的相位而产生上述比特流输出。
2.按照权利要求1的解调器，其特征是上述变换级包括-一个除法器电路，将一个参考信号划分成同相和正交参考信号；-一对Gilbert单元混频器，用来接收上述同相和正交参考信号和上述输入信号，产生同相和正交的下变换信号；以及-至少一对滤波电路，上述滤波电路衰减上述同相和正交下变换信号中的特定频率分量，产生上述第一中间复合信号。
3.按照权利要求1的解调器，其特征是上述变换级包括一个复合滤波器电路。
4.按照权利要求1的解调器，其特征是上述变换级包括-至少两个跟踪和保持放大器；以及-一个定时器电路，用来在不同时间将上述放大器切换到保持模式。
5.按照权利要求1的解调器，其特征是上述变换级包括一个Hilbert采样/滤波器电路，上述采样/滤波器电路对输入信号执行实质的Hilbert变换。
6.按照权利要求5的解调器，其特征是上述变换级包括-一个具有跨导的电路元件；-多个采样单元，每一采样单元包括-连接到一个传输开关的缓冲器；-连接在电路元件和缓冲器之间的一个采样开关；-连接在地与第一连接点之间的一个电容；-连接在第一连接点和地之间的一个接地开关；以及-位于采样开关和缓冲器之间的第二连接点，上述第二连接点也连接到第一连接点；在多个采样单元当中，在任意时间间隔内只有一个采样开关闭合。
7.按照权利要求5的解调器，其特征是上述变换电路包括-一个接地开关；-连接开关的阵列；-具有跨导的电路元件；-多个采样单元，各采样单元在一个公共节点上被连接到电路元件和接地开关；以及-多个滤波单元；其中-接地开关在闭合时将上述电路元件和各个采样单元连接到地；-可以用连接开关的阵列将各个副边采样单元连接到任意一个原边采样单元。
8.按照权利要求7的解调器，其特征是各个原边采样单元包括-连接在一个原边采样单元输出与第一连接点之间的一个缓冲器；-连接在地与第一连接点之间的第一电容；-连接在电路元件与第二连接点之间的一个采样开关；-连接在第二连接点与第一连接点之间的一个初始化开关；其中-上述连接开关的阵列在第二连接点被连接到各个原边采样单元；-接地开关的状态始终与采样开关的状态相反。
9.按照权利要求8的解调器，其特征是各个副边采样单元包括连接在地与连接开关阵列之间的第二电容，上述连接开关阵列包括的至少一个连接开关被连接在一个副边采样单元的第二电容与一个原边采样单元的第二连接点之间。
10.按照权利要求5的解调器，其特征是上述变换级包括-具有跨导的电路元件；-多个采样单元，各采样单元包括-连接在第一采样器通路和第二采样器节点之间的运算放大器；-连接在电路元件和第二采样器节点之间的采样开关；-连接在电路元件和第二采样器节点之间的采样电容；-连接在第二采样器节点与地之间的采样电容；-一对原边开关，一个原边开关被连接在第三采样器节点与地之间，而另一原边开关被连接在第四采样器节点与地之间；-一对副边开关，一个副边开关被连接在第三采样器节点与第二采样器节点之间，而另一副边开关被连接在第四采样器节点与第一采样器节点之间；-连接在第三采样器节点与第四采样器节点之间的滤波电容；其中-第一采样器节点位于采样单元输出与运算放大器的输出之间；-第二采样器节点被连接到运算放大器的负输入；-运算放大器的正输入被连接到一个预定参考电压；-两个原边开关同时切换；-两个副边开关同时切换。
11.按照权利要求5的解调器，其特征是上述变换级包括至少一对采样单元，每一对采样单元包括-第一和第二采样开关，第一采样开关被连接在第一中间节点和一个输入之间，而第二采样开关被连接在该输入与第二中间节点之间；-第一和第二运算放大器，第一运算放大器被连接在第一中间节点和第一输出节点之间，第二运算放大器被连接在第二中间节点和第二输出节点之间；-一对原边采样电容，一个原边采样电容被连接在第一中间节点和第三中间节点之间，另一原边采样电容被连接在第二中间节点和第四中间节点之间；-一对副边采样电容，一个副边采样电容被连接在第一中间节点和第五中间节点之间，另一副边采样电容被连接在第二中间节点和第六中间节点之间；-一对滤波电容，一个滤波电容被连接在第一运算放大器的负输入和第一输出节点之间，另一滤波电容被连接在第二运算放大器的负输入和第二输出节点之间；-四个原边开关，各个原边采样开关被置于采样单元中，将一个原边采样开关连接在地与各个第三，第四，第五和第六中间节点之间；-用来改变信号极性的一个非门，上述非门被连接到第一输出节点；-四个副边采样开关，上述副边开关是这样连接的-第一副边采样开关被连接在第三中间节点和第一输出节点之间；-第二副边采样开关被连接在第四中间节点和第二输出节点之间；-第三副边采样开关被连接在第五中间节点和第二输出节点之间；-第四副边采样开关被连接在非门和第六中间节点之间；其中-第一运算放大器的负输入被连接到第一中间节点；-第二运算放大器的负输入被连接到第二中间节点；-两个运算放大器的正输入被连接到地；-所有原边采样开关都同时切换；-所有副边采样开关都同时切换。
12.按照权利要求1的解调器，其特征是混频器级包括-一个频率合成器，它产生至少一个混频信号，其频率取决于比特流输出；-一个混频器，将上述至少一个混频信号与第一中间复合信号混频；其中-至少一个混频信号在与第一中间信号混频时使得第二中间复合信号和第一中间复合信号之间的相位差最小。
13.按照权利要求12的解调器，其特征是上述频率合成器包括一个数字相位累加器，上述相位累加器对比特流输出积分产生对所需相位移的一个指示，将第二中间复合信号和第一中间复合信号之间的相位差减少到最小。
14.按照权利要求12的解调器，其特征是混频器级进一步包括连接在混频器与相位量化器之间的一个带通滤波器。
15.按照权利要求12的解调器，其特征是上述频率合成器是一种直接数字合成器。
16.按照权利要求1的解调器，其特征是上述混频器级包括多个混频器次级，上述多个混频器次级所包括的至少一个第一混频器次级包括-直接数字合成器，它接收上述比特流输出并产生一个合成器输出；-一个信号混频器，接收上述合成器输出和一个次级输入并产生一个混频器输出；以及-一个带通滤波器，接收混频器输出并产生一个次级输出；其中-在上述合成器输出与上述次级输入被混频时，合成器输出将次级输入与次级输出之间的相位差减至最小；-次级输入是对混频器次级的输入，而次级输出是混频器次级的一个输出。
17.按照权利要求16的解调器，其特征是至少一个第二混频器次级包括-一个次级数字合成器，它接收上述比特流输出并产生一个次级合成器输出；以及-一个次级混频器，它接收上述次级合成器输出和一个混频器次级输入并产生一个混频器次级输出；其中-次级合成器输出与混频器次级输入混频，将混频器次级输入与混频器次级输出之间的相位差减至最小；-混频器次级输入是对第二混频器次级的一个输入；而-混频器次级输出是第二混频器次级的输出。
18.一种Hilbert采样/滤波器电路包括-一个具有跨导的电路元件；-多个采样单元，每一采样单元包括-连接到一个传输开关的缓冲器；-连接在电路元件和缓冲器之间的一个采样开关；-连接在地与第一连接点之间的一个电容；-连接在第一连接点和地之间的一个接地开关；以及-位于采样开关和缓冲器之间的第二连接点，上述第二连接点也连接到第一连接点；在多个采样单元当中，在任意时间间隔内只有一个采样开关闭合。
19.一种Hilbert采样/滤波器电路包括-一个接地开关；-连接开关的阵列；-具有跨导的电路元件；-多个采样单元，各采样单元在一个公共节点上被连接到电路元件和接地开关；以及-多个滤波单元；其中-接地开关在闭合时将上述电路元件和各个采样单元连接到地；-可以用连接开关的阵列将各个副边采样单元连接到任意一个原边采样单元。
20.按照权利要求19的Hilbert采样/滤波器电路，其特征是各个采样单元包括-连接在一个原边采样单元输出与第一连接点之间的一个缓冲器；-连接在地与第一连接点之间的第一电容；-连接在电路元件与第二连接点之间的一个采样开关；-连接在第二连接点与第一连接点之间的一个初始化开关；其中-上述连接开关的阵列在第二连接点被连接到各个原边采样单元；-接地开关的状态始终与采样开关的状态相反。
21.按照权利要求20的采样/滤波器电路，其特征是各个副边采样单元包括连接在地与连接开关阵列之间的第二电容，上述连接开关阵列包括的至少一个连接开关被连接在一个副边采样单元的第二电容与一个原边采样单元的第二连接点之间。
22.一种采样/滤波器电路包括-具有跨导的电路元件；-多个采样单元，各采样单元包括-连接在第一采样器和第二采样器节点之间的运算放大器；-连接在电路元件和第二采样器节点之间的采样开关；-连接在电路元件和第二采样器节点之间的采样电容；-连接在第二采样器节点与地之间的采样电容；-一对原边开关，一个原边开关被连接在第三采样器节点与地之间，而另一原边开关被连接在第四采样器节点与地之间；-一对副边开关，一个副边开关被连接在第三采样器节点与第二采样器节点之间，而另一副边开关被连接在第四采样器节点与第一采样器节点之间；-连接在第三采样器节点与第四采样器节点之间的滤波电容；其中-第一采样器节点位于采样单元输出与运算放大器的输出之间；-第二采样器节点被连接到运算放大器的负输入；-运算放大器的正输入被连接到一个预定参考电压；-两个原边开关同时切换；-两个副边开关同时切换。
23.一种采样/滤波器电路包括至少一对采样单元，每一对采样单元包括-第一和第二采样开关，第一采样开关被连接在第一中间节点和一个输入之间，而第二采样开关被连接在该输入与第二中间节点之间；-第一和第二运算放大器，第一运算放大器被连接在第一中间节点和第一输出节点之间，第二运算放大器被连接在第二中间节点和第二输出节点之间；-一对原边采样电容，一个原边采样电容被连接在第一中间节点和第三中间节点之间，另一原边采样电容被连接在第二中间节点和第四中间节点之间；-一对副边采样电容，一个副边采样电容被连接在第一中间节点和第五中间节点之间，另一副边采样电容被连接在第二中间节点和第六中间节点之间；-一对滤波电容，一个滤波电容被连接在第一运算放大器的负输入和第一输出节点之间，另一滤波电容被连接在第二运算放大器的负输入和第二输出节点之间；-对于原边开关，各个原边采样开关被置于采样单元中，将一个原边采样开关连接在地与各个第三，第四，第五和第六中间节点之间；-用来改变信号极性的一个非门，上述非门被连接到第一输出节点；-四个副边采样开关，上述副边开关是这样连接的-第一副边采样开关被连接在第三中间节点和第一输出节点之间；-第二副边采样开关被连接在第四中间节点和第二输出节点之间；-第三副边采样开关被连接在第五中间节点和第二输出节点之间；-第四副边采样开关被连接在非门和第六中间节点之间；其中-第一运算放大器的负输入被连接到第一中间节点；-第二运算放大器的负输入被连接到第二中间节点；-两个运算放大器的正输入被连接到地；-所有原边采样开关都同时切换；-所有副边采样开关都同时切换。
24.一种直接数字合成器/混频器电路，它接收第一中间复合信号和一个比特流作为输入，该电路包括-一个频率合成器，它产生至少一个混频信号，其频率取决于比特流输入；-一个混频器，将至少一个混频信号与第一中间复合信号混频；其中-合成器/混频器电路产生第二中间复合信号；并且-至少一个混频信号在与第一中间信号混频时使得第一中间复合信号和第二中间复合信号之间的相位差最小。
25.按照权利要求24的合成器/混频器电路，其特征是上述频率合成器包括一个数字相位累加器，上述相位累加器对比特流输入积分产生对所需相位移的一个指示，将第一中间复合信号和第二中间复合信号之间的相位差减少到最小。
26.一种对输入信号解调产生一比特流输出的方法，该方法包括；a)接收输入信号，b)产生代表该输入信号的第一中间复合信号，上述第一中间复合信号具有一个同相分量和一个正交分量，c)响应比特流输出移动第一中间复合信号的相位，产生第二中间复合信号，d)确定第二中间复合信号的相位角，e)如果该相位角滞后或领先于一个预定信号，就输出一个特殊位来产生比特流输出。
27.按照权利要求26的方法，其特征是通过对输入信息进行Hilbert转换未完成步骤b)。
28.按照权利要求26的方法，其特征是步骤b)是通过在一个采样间隔上对输入信号重复采样而完成的，并且将各个采样电荷存储在不同电容中，并且为各个采样电荷分配复数系数值而构成第一中间信号。
29.按照权利要求26的方法，其特征是进一步包括步骤b1)从上述输入信号中滤除有害信号。
30.按照权利要求26的方法，其特征是步骤c)包括c1)产生一个混频器信号，其频率取决于比特流输出，c2)将混频器信号与第一中间复合信号混频，其中混频信号在与输入信号的正交形式混频时用来将第二中间复合信号与输入信号的中问形式之间的相位差减至最小。
31.按照权利要求30的方法，其特征是进一步包括步骤c3)在第一中间复合信号与混频器信号混频之后为第一中间复合信号提供一个带通滤波器，产生一个带通输出。
32.按照权利要求31的方法，其特征是进一步包括c4)根据比特流输出产生一个最终混频信号，c5)将上述最终混频信号与带通输出混频，产生一个振幅输出和第二中间复合信号。
33.对输入信号采样的一种方法，该方法包括a)由多个采样单元接收输入信号，每个采样单元具有对输入信号采样的采样开关；b)按固定时间间隔顺序闭合各个采样单元的采样开关，按不同样品对输入信号采样；其中在任一时间间隔内仅有一个采样开关闭合。
34.按照权利要求33的方法，其特征是进一步包括每当采样单元的一个采样开关闭合时在各个采样单元上累加一个采样的电荷。
35.按照权利要求34的方法，其特征是进一步包括闭合多个传输开关，由各个采样单元输出采样的电荷，各个传输开关被连接在一个采样单元和一个输出之间。
36.按照权利要求33的方法，其特征是进一步包括在各个采样单元接收到上述输入信号之后对其滤波。
37.按照权利要求36的方法，其特征是进一步包括闭合特定的滤波开关将各个采样单元连接到一个滤波器单元，对上述输入信号提供不同的滤波器特性。
38.按照权利要求37的方法，其特征是进一步包括为各个采样单元按顺序闭合上述特定的滤波开关，将各个采样单元按顺序连接到多个滤波器单元，在不同时间间隔内将各个采样单元连接到不同的滤波器单元。
39.一种采样/滤波电路包括-多个采样单元，每个采样单元包括-连接在第一采样器和第二采样器节点之间的运算放大器；-连接在电路元件和第二采样器节点之间的采样开关；-连接在电路元件和第二采样器节点之间的采样电容；-连接在第二采样器节点与地之间的采样电容；-一对原边开关，一个原边开关被连接在第三采样器节点与地之间，另一原边开关被连接在第四采样器节点与地之间；-一对副边开关，一个副边开关被连接在第三采样器节点与第二采样器节点之间，另一副边开关被连接在第四采样器节点与第一采样器节点之间；-连接在第三采样器节点和第四采样器节点之间的滤波电容；其中-第一采样器节点位于一个采样单元输出和一个运算放大器输出之间；-第二采样器节点被连接到运算放大器的负输入；-运算放大器的正输入被连接到预定的参考电压；-所有原边采样开关都同时切换；-所有副边采样开关都同时切换。
40.一种采样/滤波电路包括-多个采样单元，每个采样单元包括-连接到一个传输开关的缓冲器；-连接在一个输入和缓冲器之间的采样开关；-连接在地与第一连接点之间的电容；-连接在第一连接点与地之间的接地开关；以及-位于采样开关和缓冲器之间的第二连接点，上述第二连接点也连接到第一连接点；在多个采样单元当中，在任意时间间隔内只有一个采样开关闭合。
41.一种采样/滤波电路包括-接地开关；-连接开关的一个阵列；-多个采样单元，各个采样单元在一个公共节点上被连接到一个输入和接地开关；以及多个滤波单元；其中接地开关在闭合时将各个采样单元连接到地；-各个副边采样单元能够用连接开关的阵列连接到任何一个原边采样单元。
42.按照权利要求41的采样/滤波电路，其特征是各个采样单元包括-连接在一个原边采样单元输出与第一连接点之间的一个缓冲器；-连接在地与第一连接点之间的第一电容；-连接在输入与第二连接点之间的一个采样开关；-连接在第二连接点与第一连接点之间的一个初始化开关；其中-上述连接开关的阵列在第二连接点被连接到各个原边采样单元；-接地开关的状态始终与采样开关的状态相反。
43.按照权利要求42的采样/滤波电路，其特征是各个副边采样单元包括连接在地与连接开关阵列之间的第二电容，上述连接开关阵列包括的至少一个连接开关被连接在一个副边采样单元的第二电容与一个原边采样单元的第二连接点之间。
44.对代表一个复合信号的至少三个电荷进行滤波而产生至少三个电压的一种方法，该方法包括(a)将至少三个电荷各自注入至少三对电容之一，每一对电容具有属于第一组电容的第一电容和属于第二组电容的第二电容，(b)对至少三对电容各自执行电荷演示操作，(c)对于每一对电容，在复合相位上旋转成对电容中的一个，使属于第一组电容的一个电容和属于第二组电容的一个电容配对，(d)在对所得的各对电容执行步骤(c)之后对各对电容执行电荷共享操作，(e)重复步骤(a)-(d)，直至属于第一组电容的各个电容和属于第二组电容的各个电容完成配对。
45.按照权利要求44的方法，其特征是至少三个电荷各自是一个时间采样电荷。
46.按照权利要求44的方法，其特征是步骤(a)是用至少两个运算放大器电路执行的，它们提供虚拟地并且产生至少三个输出电压。
47.按照权利要求46的方法，其特征是至少两个运算放大器电路各自包括两个单端运算放大器，它具有连接到地的非反相输入。
48.按照权利要求44的方法，其特征是由至少三个电荷代表的复合信号具有至少两个相位和一个旋转角，它是360度除以复合信号相位数的一个非零整倍数。
49.按照权利要求44的方法，其特征是由至少三个电荷代表的复合信号具有至少两个相位和一个旋转角，它大约等于360度除以复合信号的相位数。
50.按照权利要求49的方法，其特征是复合信号具有四个相位，并且旋转角大约等于90度。
51.按照权利要求44的方法，其特征是步骤(c)是由一个开关矩阵中选择的特定开关实现的，将属于第一组电容的一个电容与属于第二组电容的一个电容并联连接。
52.按照权利要求44的方法，其特征是进一步包括步骤(f)按时间顺序对各一步重复步骤(a)-(e)。
全文摘要
解调器是一种多级解调器。第一级是一个变换级，将一个输入信号变换成第一复数形式。第二级是一个直接数字合成器(DDS)/混频器，将要混频的信号与第一复合信号合成并执行混频操作而产生第二复合输出。这一第二复合信号受来自第三级－一个相位量化级的比特流反馈的控制。比特流代表合成信号与第一复合信号之间量化的相位差。然后由DDS/混频器级通过PLL固有的反馈测量合成信号与输入信号的任何相位差，由比特流提供一个具有所需信号频率的输出。附带的益处是第二复合信号的实部能提供所需信号的振幅估算值。
文档编号H03D3/00GK1459143SQ01815815
公开日2003年11月26日 申请日期2001年9月19日 优先权日2000年9月19日
发明者汤姆·瑞雷 申请人:汤姆·瑞雷