专利名称：静电泄放保护电路的制作方法
技术领域：
本发明涉及到一种用于保护集成电路(此后被称为IC)免受静电放电的静电泄放保护电路。更具体地，本发明关系到一种能用于高频信号输入级的静电泄放保护电路，该输入级输入在几个GHz频率内的高频信号，并且包含在手提电话或者无线数据通信系统中。
背景技术：
一般的说，包含在手提电话或者无线数据通信系统中的接收电路具有如图1所示的结构。即，在几个GHz频率内并且通过天线1接收的高频信号通过传输线3被传输到匹配电路3，并通过一个低噪声放大器4被放大。作为结构生成的信号与由一个局部振荡器4产生的高频信号通过混频器5相乘，并且转换成具有MHz频带的信号。此后，只有所需要的频率部分通过滤波器7和放大器8被放大，通过A/D转换器9被数字化，然后由数字解调器10解调。
对于手提电话或者无线数据通信系统，最重要的特性就是信号噪声比。匹配电路3主要包括几乎不产生噪声的电感和电容。因此，信号噪声比通常由低噪声放大器4的性能决定。一般地，低噪声放大器4允许的噪声依赖于使用放大器4的目的。假如放大器4用于短距离无线电通道系统，允许的噪声范围从小于0.5到1nV/(Hz)1/2，被转化成等效噪声电阻为几十个欧姆或者更小。
近来，以低噪声放大器4开始和解调器10结束的电路部分通常被集成到CMOS IC中。共源低噪声放大器作为一种已知的CMOS低噪声放大器的形式。例如，在Razabi所写的《RF微电子学》中(RrenticeHall PTR，pp.166-181)描述了这种共源放大器。
图2显示了具有典型的高频低噪声放大器的电路的一个例子，该放大器和一个静电泄放保护电路一起被集成到IC中。参照图2，显示了IC的输入压焊块21，静电泄放保护电路22，共源放大器23，和一个接到下一级的输出端24。共源放大器23由一个n沟MOSFET(此后称为NMOS晶体管)231和一个负载电阻232组成。
一般地，NMOS晶体管231处理高频信号，并且利用亚微米CMOS制造工艺制造。这样一种MOS晶体管的击穿电压降低。例如，制造的具有侧面长度从0.13um到0.18um的MOSFET的击穿电压在大约1.5到2V之间。而且，静电泄放保护电路22被用于保护IC免受冲击电压，该电压是一个具有几百到几千伏特的脉冲。当带电的人或者机器接触IC的输入/输出端时，施加了冲击电压。
因此，应该用一个引起低噪声并且能非常成功的抑制冲击电压的电路来实现静电泄放保护电路22。而且，从最小化高频信号遭受的损失的观点来考虑，该电路应该制造一个小的接地的电容。本发明的完成努力去满足这些要求。
例如，作为一个已知的静电泄放保护电路的例子，JP-A No.37284/1996(将被称为相关技术1)描述了如图3中所示的电路。根据图3，显示了IC的输入端31，反相器32，和静电泄放保护电路33。反相器32由一个p沟MOSFET(此后被称为PMOS晶体管)321和一个NMOS晶体管322。静电泄放保护电路33由一个保护电阻331，以及二极管连接的PMOS晶体管332和NMOS晶体管333组成。
在这里，NMOS晶体管333的阈值电压(此后被称为Vth)被设置为一个等于或者高于供电电压的值。在此静电泄放保护电路中，如果超过了供电电压的正的冲击电压施加到输入端，NMOS晶体管333导通以吸收冲击电压，相反，如果施加负冲击电压，PMOS晶体管332导通，以吸收负冲击电流。因此，反相器32将不会遭受过高电压。
在JP-A No.18245/1997(将被称为相关技术2)中描述了另外一种与高频电路一起实现的静电泄放保护电路该电路不包括上述二极管连接的晶体管的MOS晶体管。如图4所示相关技术2的电路包括信号输入端41，阻抗匹配电路42，带通滤波器43，和用于放大场效应晶体管(FET)45的栅偏置微带线44。阻抗匹配电路42由微带线421和电容442构成，与信号源的负载阻抗匹配。而且，带通滤波器43由电容431和432以及微带线433组成。带通滤波器43只通过信号，但是阻止包括冲击电压的某些频率部分。
假设努力使图3所示并且由相关技术1描述的静电泄放保护电路33适合用作图2所示并且在前面描述的用作共源放大器的输出级的静电泄放保护电路22，这造成了下述问题。
第一，由于保护电阻331与信号通道串联，会产生热噪声。由电阻R产生的每单位频率带的热噪声Vn由下面的公式(1)提供。
Vn＝(4kTR)1/2…(1)其中，k表示玻尔兹曼常数，T表示绝对温度。
例如，当电阻为1kΩ时，热噪声Vn近似为4nV/(Hz)1/2，这对于放大器太大了。总之，具有包含在信号通道中的电阻的静电泄放保护电路不能够适应于用于手提电话或者类似物中的低噪声放大器的输入级。
第二，NMOS晶体管333必须做成一个阈值电压Vth不同于包含在主电路(图3种的反相器32)中的NMOS晶体管322的NMOS晶体管。这必须增加额外的生产工艺，导致生产成本的增加。
第三，当控制制造工艺使得NMOS晶体管333的阈值电压等于或者高于供电电压时，如果考虑当NMOS晶体管开启时产生的寄生电阻，所需的抑制施加的正冲击电压的抑制电压变成供电电压Vdd加上α。尽管依赖于具体的情况，α的大小预计达到几伏特。因此，抑制电压超过MOS晶体管的栅击穿电压。
第四，为了抑制变化范围为从几百伏特到几千伏特，直到1到2V或更少的冲击电压，因为必须最小化当保护MOS二极晶体管开启时产生的寄生电阻，因此需要一个大的MOS二级晶体管。在这种情况下，信号线和地线之间的寄生电容增加，并且高频信号遭受的损耗增加。
而且，图4所示和相关技术2中描述的静电泄放保护电路被认为由分离部分组成。当努力以IC的形式实现静电保护电路时，下述问题接着发生了。
第一，为了在IC中包含微带线，IC在尺寸上必须大。这依据制造成本是不可行的。
第二，在电容422，431和432上施加了一个冲击电压。当通过微观的CMOS制造工艺生产IC时，IC中包含的电容的击穿电压通常范围在约2V到约10V。因此，电容会被毁坏。
在相关技术1和2中，当采用微观CMOS制造工艺生产IC时，为了使此静电泄放保护电路适合作为高频低噪声放大器的输入级，这里存在着必须克服的问题。另外，相关技术的结合还没有得到公开或者建议。采用带通滤波器的相关技术2排除了保护二极管。
发明内容
因此，需要提供一种通过微观制造工艺生产的能够作为高频低噪声放大器中的输入极的静电泄放保护电路。
根据本发明的静电泄放保护电路优选的包括一条线，IC的压焊块和内部放大器直接在该线上互相连接，还包括互补二极管，即在该线和地线之间相互平行连接的两个二极管，这两个二极管方向相反。
根据本发明的另一个静电泄放保护电路具有一个带通滤波器，该滤波器连接在IC的压焊块和内部放大器的输入极之间。另外，还包括互补二极管和高通滤波器的组合。
由此，可以实现高抗冲击电压能力的静电泄放保护电路。
为了清楚理解和易于实现本发明，本发明将结合下面的附图来描述，其中相同的参考字母指示同样的或者相似的部件，附图结合这些部件，组成了详细说明的一部分，其中图1是显示典型的无线数据通信系统结构的模块图；图2是一个电路图，显示了前面讨论的IC的主要部分，里面制造了一个典型的共源放大器和静电泄放保护电路；图3是一个电路图，显示了传统的静电泄放保护电路的一个例子；图4是一个电路图，显示了传统的静电泄放保护电路的另外一个例子；图5是一个电路图，显示了根据本发明的第一优选实施例的静电泄放保护电路的主要部分；图6是一个电路图，显示了根据本发明的第二优选实施例的静电泄放保护电路的主要部分；图7显示了包含在IC中并且用于图6中所示的静电泄放保护电路中的电容的例子的剖面图；图8A显示了包含在IC中并且用于图6中所示的静电泄放保护电路中的电感的例子的顶部视图；图8B显示了包含在IC中并且用于图6中所示的静电泄放保护电路中的电感的例子的剖面图；并且图9是一个电路图，显示了根据本发明的第三优选实施例的静电泄放保护电路的主要部分。
具体实施例方式
下面将参考附图描述根据本发明的静电泄放保护电路的优选实施例。
第一优选实施例图5显示了根据本发明的第一优选实施例的静电泄放保护电路的主要部分的电路图。在图5中，显示了IC的输入压焊块51。IC的输入压焊块51通过线511被直接连接到包含在低噪声放大器53中的共源NMOS晶体管531上。静电泄放保护电路52连接在线511和地线512之间。静电泄放保护电路具有NMOS晶体管521和522，它们是二极管连接的晶体管，相互平行连接并且方向相反(两个这样相互平行连接的二极管应该被称为互补二极管)。包含在低噪声放大器53中的共源NMOS晶体管531的漏极连接到电源线514上，电源线514通过负载电阻532形成了供电电压Vdd。
在上述电路中，当在IC的输入压焊块51上施加一个正的冲击电压时，包含在静电泄放保护电路52中的NMOS 522晶体管导通。当施加一个负的冲击电压时，NMOS晶体管521导通。这样，就会吸收正的或者负的冲击电流，并且抑制了施加到NMOS晶体管531的栅上的电压，由此，保护了NMOS晶体管531免受一个正的或者负的冲击电流。
在这里，由于下面描述的原因，NMOS晶体管521、522和531可以通过相同的制造工艺生产。即，在正常操作过程中，在输入压焊块51上施加一个给NMOS晶体管531提供适当的直流偏置电流的直流电压和一个与直流偏置电流叠加的几十毫伏的高频信号。此时，根据NMOS晶体管522的大小与NMOS晶体管531的大小之比的偏置电流流入NMOS晶体管522。通过适当的决定大小比，可以抑制偏置电流。而且，高频信号的幅度是如此小，以至于包含在保护电路52中的NMOS晶体管，或者具体地，NMOS晶体管522不会完全开启。
根据本发明，与图3中所示的相关技术1相比，由于没有采用保护电阻，噪声的产生可以得到抑制。而且，冲击电压被抑制到一个几乎等于NMOS晶体管的阈值电压Vth(一般大约为0.5V)的值，并因此不会大大超过供电电压Vdd。另外，不需要增加特殊的制造工艺来生产作为互补二极管的保护MOS晶体管。因此，本优选实施例在性能和制造成本上具有优越性。
结型二极管，二极管连接的双极晶体管，二极管连接的PMOS晶体管，或者它们的组合也可以优选的用于NMOS晶体管521和522的代表。另外，优选的，二极管连接的晶体管521和522中的每一个或者两个可以包含两个或者更多的串联在线511和512之间的NMOS晶体管。
第二优选实施例图6显示了根据本发明的第二优选实施例的静电泄放保护电路的电路图。在图6中，相同的参考数字被分配给图5中所示的同样的电路元件。省略了对和图5中的那些相同的电路元件的描述。这个优选实施例的静电泄放保护电路62被连接在IC的输入压焊块51和放大器53之间，并且由包含电容621和电感622的高通滤波器来实现。
电容621的一端通过线511连接到IC的压焊块51上，电容621的另一端通过电感622连接到偏置电压线Vb上，并且还通过线513连接到包含在放大器53中的NMOS晶体管531的栅上。
一般地，冲击脉冲只有小于几十兆赫兹的频率组分。如果高通滤波器的截止频率被定在千兆赫的频率带之内，此频率带包含了信号频率，那么冲击频率组分可以被抑制到一个小三或者四位数的值。因此，冲击电压可以被设到几个伏特或者更小。
根据这个第二优选实施例，与图4中所示的相关技术2相比，由于没有采用微带线，静电泄放保护电路可以做成小尺寸的，并且包含到IC中。于是，第二优选实施例在制造成本上具有市场优势。
为了将电容集成到IC中，例如，如图7中的剖面图所示，优选的采用MIM电容71，该电容在金属线层之间具有电介质夹层的，或者采用MOS栅电容72。MIM电容71是这样形成的在电介质714的表面覆盖金属线层712，该电介质714是形成在形成IC基础的半导体衬底70上，在金属线层712上形成金属线层711，在金属线层711和712之间有一层薄层电介质713形成在金属线层712上。
MOS栅电容72优选的构造是利用形成在半导体衬底70内的扩散层721和多晶硅线层722作为上电极和下电极，并且利用中间层栅氧化物723作为电介质。金属线层724用作电极端，使得扩散层721能够作为电极。一般的，当电极的形状为边长为100um的正方形时，电极电容的范围为10pf到几十个皮法。
而且，如图8A的顶部视图，电感622的优选构造为利用金属线层形成圆环。图8B是图8A所示的圆环沿着A-A’线的剖面图。如图8B所示，金属线层712覆盖在电介质714上，电介质714形成在半导体衬底70上，覆盖在电介质713上的金属线层711被用于形成圆环形电感622。一个电感值为几个纳亨的电感的优选的构造是利用具有二或者三圈并且直径为大约200um的线圈。在本优选实施例中，高通滤波器62包括电容621和电感622。可以选择的是，高通滤波器62优选的包括一个电容和一个电阻。
第三优选实施例图9显示了静电泄放保护电路的第三优选实施例的电路图。相同的参考数字被分配给图5和图6中所示的同样的电路元件，也省略了对那些电路元件的重复描述。
与图6中的相似，本优选实施例的静电泄放保护电路92具有连接在IC的输入压焊块51和包含在放大器53中的NMOS晶体管531的栅之间的静电泄放保护电路62。优选的，静电泄放保护电路92以包含电容621和连接到偏置电压线Vb上的电感622的高通滤波器62构成。另外，优选地包含互补二极管521a和522a的静电泄放电路52a，被连接在线511和地线512之间，在线511上，电容621的一端和输入压焊块51相互连接。而且，优选地包括互补二极管521b和522b第二静电泄放保护电路52b，被连接在线513和地线512之间，在线513上，电容621的另一端和NMOS晶体管531的栅相互连接。
包括互补二极管、优选地用作两级的静电泄放保护电路52增加了使IC免受静电损伤的保护效果。可以选择的是，只采用布置在IC的输入压焊块附近的单个的静电泄放保护电路52a可以是较佳的。而且，可以用一个电阻代替电感622。作为另一个优选的选择，可以用2个或者更多的NMOS二极管的串联电路代替NMOS 522b从而减小偏置电流。
根据本优选实施例，在输入压焊块和放大MOS晶体管之间没有插入保护电阻。因此，与图3和图4所示的相关技术1和2相比，噪声的产生得到了成功的抑制。
优选的，互补二极管在与放大NMOS晶体管531相同的制造工艺期间生产，由此减少了所需的制造步骤。
NMOS晶体管521a、521b、522a和522b的阈值Vth足够低于供电电压Vdd。因此，抑制冲击所需的抑制电压减小。
互补二极管和高通滤波器的结合使分别通过互补二极管和高通滤波器引起的使IC免受静电泄放起的效果变得无害。因此，互补二极管的尺寸得到减小，寄生电容被最小化并且输入信号遭受的损失得到抑制。
由于没有采用微波条状线，静电泄放保护电路可以做成小尺寸的，并且包含到IC中，这在制造成本上具有相当的优势。
另外，互补二极管被包含在电容621之前的一级，冲击电压可以某种程度的得到吸收。施加到电容上的电压可以减小到几个伏特或者更小。因此，电容不会因为过电压而被毁坏。
从上述实施例可以明显看出，根据本发明，可以得到静电泄放保护，而不损害高频特性，包括噪声产生和信号损耗。同时，不需要额外的工序，并且IC的尺寸不需要有很大的增加。因此，本发明突出了成本效果。
前面根据优选实施例描述了本发明。然而，本领域技术人员可以意识到这些实施例存在许多的变化。这些变化被认为是在本发明和附加的权利要求书的范围内。
上面的描述对本发明在元件的具体材料，几何形状或者方向上没有做任何的限制。许多部件/方向的替代被认为在本发明的范围内，并且对于本领域的技术人员是很明显的。这里实施例只是通过例子的方法来表示，不能被用于限制本发明的范围。
尽管本发明根据应用中的具体实施例描述，本领域的普遍技术人员根据这里的教导，可以产生另外的实施例和修改，这并没有超出此要求保护的发明的范围。因此，可以理解在这里通过例子的方式提供的附图和描述只是为了便于理解此发明，并不能作为限制其范围的解释。
权利要求
1.一种静电泄放保护电路，包括一条连接集成电路的压焊块和内部放大器的输入端的线；和具有多个二极管的第一和第二二极管连接，它们被平行连接在所述线和地线之间。
2.权利要求1中的静电泄放保护电路，其中所述的第一二极管连接上的第一二极管指向第一方向，所述的第二二极管连接上的第二二极管指向与所述的第一方向相反的第二方向。
3.权利要求1中的静电泄放保护电路，其中所述的第一和第二二极管连接的每一个在所述线和所述地线之间连接至少一个二极管。
4.权利要求3中的静电泄放保护电路，其中所述的第一和第二二极管连接中的一个在所述线和所述地线之间串联连接至少两个二极管。
5.权利要求1中的静电泄放保护电路，其中在所述压焊块和所述输入端之间连接一个高通滤波器。
6.权利要求5中的静电泄放保护电路，其中所述的第一和第二二极管连接被连接在所述地线和所述线之间，所述线在所述输入压焊块和所述高通滤波器的输入级之间。
7.权利要求6中的静电泄放保护电路，其中所述的第一二极管连接上的第一二极管指向第一方向，所述的第二二极管连接上的第二二极管指向与所述的第一方向相反的第二方向。
8.权利要求6中的静电泄放保护电路，其中所述的第一和第二二极管连接的每一个在所述线和所述地线之间连接至少一个二极管。
9.权利要求8中的静电泄放保护电路，其中所述的第一和第二二极管连接中的一个在所述线和所述地线之间串联连接至少两个二极管。
10.一种静电泄放保护电路，包括一个插入在集成电路压焊块和内部放大器输入端之间的高通滤波器；和具有多个二极管的第一和第二二极管连接，它们被平行连接在连接所述压焊块和所述高通滤波器的输入级的第一连线和一个地线之间，具有多个二极管的第三和第四二极管连接，它们被平行连接在连接所述高通滤波器的输出级和所述输入端的第二连线和所述地线之间。
11.权利要求10中的静电泄放保护电路，其中所述的第一二极管连接上的第一二极管指向第一方向，所述的第二二极管连接上的第二二极管指向与所述的第一方向相反的第二方向，并且其中所述的第三二极管连接上的第三二极管指向所述第一方向，所述的第四二极管连接上的第四二极管指向所述第二方向。
12.权利要求10中的静电泄放保护电路，其中所述的第一和第二二极管连接的每一个在所述第一连线和所述地线之间连接至少一个二极管，并且其中所述的第三和第四二极管连接的每一个在所述第二连线和所述地线之间连接至少一个二极管。
13.权利要求12中的静电泄放保护电路，其中所述的第一和第二二极管连接中的一个在所述第一连线和所述地线之间串联连接至少两个二极管，并且其中所述的第三和第四二极管连接中的一个在所述第二连线和所述地线之间串联连接至少两个二极管。
14.权利要求5中的静电泄放保护电路，其中所述高通滤波器包括一个连接在所述压焊块和所述输入端之间的电容并包括一个电感，其中，所述电容的第一端连接在所述电容和所述输入端之间的所述线上，所述电感的第二端连接在偏置电压线上。
15.权利要求14中的静电泄放保护电路，其中所述高通滤波器包括一个代替所述电感的电阻。
16.权利要求1中的静电泄放保护电路，其中所述多个二极管中的每一个包括一个双极晶体管，该双极晶体管是二极管连接的晶体管，其基极连接到其集电极上。
17.权利要求1中的静电泄放保护电路，其中所述多个二极管中的每一个包括一个MOS晶体管，该MOS晶体管是二极管连接的晶体管，其栅极连接到其漏极上。
18.一种静电泄放保护电路，包括一条连接集成电路压焊块和内部放大器输入端的线；和第一和第二二极管连接，它们被平行连接在所述线和一个地线之间，其中，所述第一二极管连接在所述线和所述地线之间连接一个指向第一方向的第一二极管，所述第二二极管连接在所述连线和所述地线之间串联连接指向与该第一方向相反的第二方向的多个第一二极管。
19.权利要求18中的静电泄放保护电路，进一步包括一个插入在所述压焊块和所述输入端之间的所述线上的高通滤波器，其中所述第一和第二二极管连接被连接到所述压焊块和所述高通滤波器的输入级之间的所述线上。
20.权利要求19中的静电泄放保护电路，进一步包括第三和第四二极管连接，它们被平行连接在所述地线和所述高通滤波器的输出级和所述输入端之间的所述线之间，其中，所述第三二极管连接在所述线和所述地线之间连接一个指向所述第一方向的第二二极管，所述第四二极管连接在所述线和所述地线之间串联连接指向所述第二方向的多个第二二极管。
全文摘要
本发明提供了一种用于保护集成电路(IC)免受静电毁坏的静电泄放保护电路，该电路从能够处理高频率和承受低电压的CMOS材料中形成。此静电泄放保护电路含有NMOS晶体管，该NMOS晶体管是指向相反方向的二极管连接的晶体管，并联在地线和一条连接IC的输入端和一个包含在放大器中的NMOS晶体管的栅极的线之间。此静电泄放保护电路对冲击电压具有高的抵抗力，而不会引起包括噪声和信号损失的高频特性变坏。采用此新的静电泄放保护电路，不需要明显增加IC的尺寸，由于需要更少的制造步骤来生产，该静电保护电路也具有好的成本效果。
文档编号H03F1/52GK1438706SQ0216086
公开日2003年8月27日 申请日期2002年12月27日 优先权日2002年2月14日
发明者麻殖生健二 申请人:株式会社日立制作所