专利名称：高频功率放大器电路的制作方法
技术领域：
本发明涉及高频功率放大器电路，尤其是涉及用于CATV(公用天线电视)系统的高频功率放大器电路，在该系统中，高频功率放大器电路在同轴电缆网络中使用以便保持信号电平。功率放大器电路也可以被应用到光网络系统、移动通信网络系统的基站和用于其它的高频放大用途。
高频功率放大器电路包括接收输入信号的输入电路；连接到该输入电路和一个DC电压源的第一栅地阴地放大器(cascode)级；由第一栅地阴地放大器级供电的第二栅地阴地放大器级，该第二栅地阴地放大器级从第一栅地阴地放大器级接收输入信号；和连接到第二栅地阴地放大器级的输出电路，该输出电路输出输出信号。
这样的高频功率放大器电路例如由在从40MHz到900MHz的频率范围内操作的20dB甲类(glass A)放大器电路来实施。在高输入信号的条件下，也就是如果输入信号超出了一定电平时，在这样的高频功率放大器电路中，在第二栅地阴地放大器级的晶体管的射极上的漂移(swing)上升到高于基极电压并且引起射极-基极反向击穿。当第二栅地阴地放大器级的晶体管中的射极电压进一步升高并且达到高于射极基极击穿电压时，例如超过2，5V时，晶体管被击穿，并且因为这个击穿，晶体管的基极射极电压会有更大的提高。射极电压的升高和因此第一栅地阴地放大器级的晶体管中的相关端子的电压导致第一栅地阴地放大器级的晶体管永久性击穿。
图1示出了高频功率放大器电路的相关电路部分，该高频功率放大器电路包括具有源极S、漏极D和栅极G的FET2以及具有射极E、集电极C和基极B的双极性晶体管4。FET2的源极经过电阻6被连接到地8。晶体管4的基极被连接到DC偏压10。输入信号VIN被提供到FET2的栅极再到晶体管4的射极E。输入信号也通过FET2的漏极D被提供到晶体管4的射极E。输出信号VOUT从晶体管4的集电极C输出。
图2示出了输入信号电平对DC电平和晶体管4的射极的影响。图2a示出了低电平输入信号SLOW，和不受输入信号影响的DC电平。图2b示出了具有所谓高漂移的高电平输入信号SHIGH的情况。因为来自于电源电路的FET的失真，DC电压和晶体管4的射极上升到一个新的DC电平。在一定电压，射极电压变得与基极电压一样，晶体管4将被击穿并且在FET的漏极给出一个非常高的阻抗。这将进一步提高在FET漏极的电压或者在射极的漂移。当射极电压进一步提高到高于射极-基极击穿电压时，晶体管射极电压和FET的漏极电压的升高分别导致FET的永久性击穿。
为了验证上面所描述的，在单音输入信号下研究高频功率放大器电路的特性。图3到图6示出了这个研究的结果。其中图3到图5示出了第二栅地阴地放大器级的晶体管4的基极电压和射极电压与输入信号电平和50MHz、550MHz和850MHz的输入信号频率的关系曲线。当单音输入电平从大约62dBmV升高到64dBmV时，晶体管4的射极电压Ve升高而基极电压Vb降低。在大约65dBmV和68dBmV之间(这是晶体管4的2.5V的击穿电压范围)的特定输入电平上，晶体管4被短路(crossed)且晶体管4没有彻底失效地被击穿。这之后紧跟着的是晶体管4的基极电压Vb和射极电压VE的急剧升高。当射极电压VE也出现在FET2的漏极时，FET2的漏极-栅极电压和漏极-源极电压升高并越过(cross)FET2规定的最大限度。因此，FET变得容易被击穿。
从图3到图5，也可以看到包含的滞后效应。如果输入信号的电平升高，从而超过晶体管4的基极-射极击穿电压，则在晶体管4中有变化，如果将晶体管4置于常温，该变化是不可逆的。当输入信号的电平再一次降低时，晶体管4的基极电压和射极电压分别跟随通路Vb-a和Ve-a(见图3到5)，并且电平比先前的电平小很多。在任何情况下，在65dBmV输入之后可以看到晶体管4的基极电压和射极电压的突然上升。
图6示出了与输入信号电平相关的DC电流，也就是在图2b中示出的与输入信号相关的新DC电平的偏差。对于550MHz，DC电流上升是最大的，而对于50MHz，DC电流随着输入电平的上升而下降。换句话说，在550MHz，DC电流的上升最可能导致晶体管的击穿，从而导致FET的击穿。换句话说，在50MHz、500MHz、550MHz和850MHz频率中550MHz是最危险的(critical)频率。
鉴于上面所述的，本发明的一个目的是提高高频功率放大器电路相对高输入信号电平的耐久性。
上述目的可以通过一个高频功率放大器电路来实现，所述高频功率放大器电路包括接收输入信号的输入电路；第一栅地阴地放大器级，连接到所述输入电路和DC电压源并且包括至少一个晶体管；第二栅地阴地放大器级，包括至少一个具有射极、集电极和基极的晶体管，所述晶体管由第一栅地阴地放大器级供电并从所述第一栅地阴地放大器级中接收输入信号，该第二栅地阴地放大器级还包括连接到所述第二栅地阴地放大器级的晶体管的定界(delimiting)装置，该装置适合在晶体管的射极和第一栅地阴地放大器级晶体管的各个电极减小电压电平；连接到所述第二栅地阴地放大器级和输出输出信号的输出电路。
在第二栅地阴地放大器级的晶体管和在第一栅地阴地放大器级的晶体管的击穿通过定界装置来实现，该定界装置分别在FET的漏极或者双极性晶体管的射极减少电压电平。在上述讨论的模块中，第二栅地阴地放大器级的晶体管基极电压Vb的降低可以如下面将要详细描述的那样高达8V之多。
根据本发明优选实施例，提供了一种高频功率放大器电路，其中所述放大器电路的输入电路被设计为向第一栅地阴地放大器级提供作为平衡输入信号的输入信号，所述第一栅地阴地放大器级包括至少一对晶体管，其中第二栅地阴地放大器级包括至少一对晶体管，所述晶体管向所述输出电路输出平衡的第二栅地阴地放大器级输出信号，所述输出电路组合第二栅地阴地放大器级输出信号以便产生输出信号。在这种处理平衡输入信号和输出信号的电路结构中，定界装置是尤其有利的，虽然定界装置在与仅仅包括一个栅地阴地放大器设备而没有加倍前置级晶体管的电路有关时也是有利的，所述前置晶体管对AC是加倍的，对DC是堆叠的。
根据本发明的优选实施例，提供了一种高频功率放大器电路，其中，第一栅地阴地放大器级包括每一个都具有一对晶体管的两个晶体管级。这提高了电路的性能。
根据本发明优选实施例，提供了一种高频功率放大器电路，其中第一栅地阴地放大器级的晶体管是FET，优选地，第二栅地阴地放大器级的晶体管是双极性晶体管。已经验证，当输入信号对第二栅地阴地放大器级的晶体管的影响对电源电路第一级中的FET对的危害不如对电源电路第二级中的FET对多时，连接到第二栅地阴地放大器级的双极性晶体管的定界装置足以保护电源电路的第二FET级中的FET对。
在本发明另一个优选实施例中，提供了一种高频功率放大器电路，其中，FET是MESFET。有利地，这种电路小片(die)可以与双极性晶体管和其它电路元件一起在一个芯片中实施。
在第一栅地阴地放大器级中使用场效应晶体管(FET)有这样的好处对于高频功率放大器，就通常限定寄生的数量而论，这种电路比SI-晶体管的得分高。因此，使用这种FET是更优选的。对于击穿而言，这种FET的缺点是对太高的阻抗敏感，该缺点通过使用定界装置被消除，所以可以使用FET而不必考虑其敏感性。
根据另一个有利实施例，FET被定义在III-V半导体材料的衬底上。在这个实施例中，FET的栅电极可以在独立金属层中提供，如本领域技术人员可以理解的，III-V材料有这样的优点寄生的数量非常有限。III-V半导体材料的例子包括GaAs，Inp，GaInAs，GaN。
根据另一个有利实施例，提供了一种高频功率放大器电路，其中第一栅地阴地放大器级是共源级，第二栅地阴地放大器级是共基级。对于DC，共源级还为共基级提供DC电流。对于AC，共源提供增益，而共基级将这个增益转换为高欧姆负载。在基极的共基级阻抗是低的，而在集电极端输出是高的。
根据本发明另一个有利实施例，提供了一种高频功率放大器电路，其中定界装置适合将输入信号的漂移(swing)限幅在预定值。这意味着输入信号的峰值被截止以便减小输入信号幅度并从而保护双极性晶体管，从而也保护FET。
根据本发明另一个有利实施例，提供了一种高频功率放大器电路，其中定界装置包括连接在双极性晶体管的基极-射极通路的两端的二极管。如下面将要解释的，总体上，这样的二极管在减少输入信号和双极性晶体管射极的电平、而不影响功率放大器电路的性能上有非常积极的效果。
根据本发明另一个有利实施例，提供了一种高频功率放大器电路，其中，二极管通过另外的双极性晶体管来实现，该双极性晶体管的基极和集电极相互连接。这个实施例具有这样的优点二极管的功能通过双极性晶体管来获得，所述双极性晶体管可以和形成放大器级的双极性晶体管一起在芯片上形成。
根据本发明另一个有利实施例，提供了一种高频功率放大器电路，其中定界装置是连接在一对双极性晶体管的射极之间的电阻。可以在具有平衡输入和输出信号的电路设备中方便地使用这样的一个电阻，该电阻也有减小电压和双极性晶体管射极的效果。
电阻或二极管对整个高频功率放大器电路特性的影响的比较示出了二极管在响应上有点慢，因为它具有高电容，但是对像低频和高频的增益、输入返回损耗、输出返回损耗和交叉调制等重要电路特性仅仅有微不足道的影响。包括电阻的定界装置与二极管相比速度更快，但是在低频有较差的相位响应、在高频有较好的相位响应，对于输入和输出返回损耗更好，对于交叉调制有些差，然而剩下的失真看起来是可以接受的。
根据本发明的另一个有利实施例，提供了一种高频功率放大器电路，其中，定界装置被集成到芯片上的放大器电路中以便提高生产和操作中的效率。
根据本发明的另一个有利实施例，提供了一种高频功率放大器电路，其中，FET和双极性晶体管是芯片上集成的电路小片以便进一步提高生产率、操作和耐久性。同时特别优选地是，FET的漏极和双极性晶体管的射极被集成在该芯片的电路小片内。
本发明其它有利实施例的特征限定在剩下的从属权利要求中。
现在将参考附图来描述先前的高频功率放大器电路和根据本发明的高频功率放大器电路的实施例，其中图1是先前的高频功率放大器电路一部分的示意图；图2a和图2b是输入信号和漂移影响的图形表示；图3到图5是第二栅地阴地放大器级的晶体管基极电压和射极电压与输入信号的电平和输入信号各种频率的关系的图形表示；图6是对于输入信号各种频率，关于输入信号电平的FET漏极的DC电流的图形表示；图7是具有二极管的高频功率放大器电路的示意电路图，所述二极管作为接在放大器级的双极性晶体管基极射极通路两端的定界装置；图8是具有第二双极性晶体管的高频功率放大器电路的示意电路图，所述第二双极性晶体管连接作为接在放大器级的双极性晶体管基极射极通路两端的二极管；图9是包含电阻的示意电路图，该电阻位于第二栅地阴地放大器级的一对双极晶体管的射极之间作为定界装置；图10到图12表示的是，对于输入信号的不同频率，不具有定界装置、用电阻作为定界装置和用二极管作为定界装置的第二栅地阴地放大器级的双极性晶体管的基极电压与输入信号电平的关系的图形；图13是第一栅地阴地放大器级的FET的漏极的DC电流对于不具有定界装置的电路、具有二极管作为定界装置的电路和具有电阻作为定界装置的电路的输入信号的电平和输入信号的特定频率的关系的图形表示；图14是用于实现多音Vi最大测试的测试设备；和图15根据本发明实施例的确认电路耐久性的另一个测试设备。
图7的高频功率放大器电路包括接收输入信号的输入电路20，该输入电路还包含电感。第一栅地阴地放大器级22连接到输入电路20和DC电压源24。第一栅地阴地放大器级22包含分别具有源极S、漏极D和栅极G的两对FET1、1’和2、2’。第二栅地阴地放大器级26被连接到电流源级22，其中第二栅地阴地放大器级包含两个晶体管4和4′，该两个晶体管中的每一个都具有射极E、集电极C和基极B。第二栅地阴地放大器级被连接到输出电路28，该输出电路组合两个晶体管4和4′的输出信号以便产生输出信号“输出”。
第一栅地阴地放大器级22包含两对FET 1，1′和2，2′，FET1的源极和FET1′的漏极D通过电阻30相连，两个电阻32、34将电阻30的两端连到地以便为FET1，1′形成接地电路。FET2的源极和FET2′的漏极D通过形成假接地的电阻6相连接。电感36、36′和电容器38、40、42在第一栅地阴地放大器级22的第一对FETs1，1′和第二对FETs2，2′之间完成整个电路。
DC电压源24包含在电压VDC和地之间串连连接的电阻44、45、46、48。FET1、1′和2、2′的栅极分别通过电阻50、52和54、56被连接到电压源。如图7中所示，电阻50、52和54、56被连接到电阻46的两端。
输入信号分别通过电容58、60耦合到FET1、1’的栅极，并分别通过另外的电容62、64耦合到FET2、2’的栅极G。FET1、1′的源极S分别通过另外的电容12、12′连接到FET2的漏极和FET2′的源极。FET2的漏极被连接到晶体管4的射极E，FET2′的源极S被连接到晶体管4′的射极E。晶体管4、4′的集电极是第二栅地阴地放大器级26的输出。两个晶体管4、4′的基极引出端相互连接并连接到DC电压源10，该电压源包括在电源电压+VDC和地之间连接的两个电阻70、72和在电源电压VDC和地之间连接的电容74。在电阻70和72之间的节点被连接到晶体管4、4′的基极引出端B。由电阻74和电容76组成的反馈电路将晶体管4的集电极连接到FET2的栅极，由电阻78和电容器80组成的反馈电路将晶体管4c的集电极连接到FET2’的栅极。两个二极管82、84分别将晶体管4、4’中每一个的射极E连接到基极B。该二极管82、84从各个晶体管4、4’的射极E到基极B是导通的。二极管的功能在下面进行详细的描述。
输出电路28包含连接到电源电压+VDC第一电感86，该第一电感86连接到电容器88、90用于将电感86的输出耦合到输出端，输出电路28还包含连接到电容器88、90用于输出输出信号“输出”的另一个电感92，至于其他的则连接到地。
通过上面所述可显而易见的是，本发明的高频功率放大器是由共源级(FET)和共基级(双极性晶体管)组成的栅地阴地放大器电路。对于DC，共源级也为共基级提供DC电流。对于AC，共源级产生增益，而共基级将这个增益转换到高欧姆负载。共基级的阻抗在基极是低的，而在集电极端，输出是高的。
图8示出了图7的电路的一部分，其中，图7中的二极管82、84被双极性晶体管82’替代，其中晶体管82’的基极和集电极互相连接以便在晶体管4的射极E和其基极B之间实现二极管。相对于图7的设置，这种设置具有晶体管82’可以使用相同的技术与晶体管4一次成形的优点。
图9示出了与图7的电路图相比的简化电路图，其中电阻94在晶体管4、4’的射极引出端子E之间连接。电阻94在图7的情况下担当二极管82和84，在图8的情况下担当晶体管82’，用来分别减少FET2的漏极或者FET2’的源极的电压电平，或者分别减少双极晶体管4、4’的发射极的电压电平。
通过将射极基极的电压峰值限制到例如0.5V，限幅二极管82、84和晶体管82’防止了晶体管击穿，并且从而防止了FET的击穿。因此，射极基极反向击穿再也不会发生。知道这一点是非常重要的，即，因为在晶体管4、4’的发射极E的阻抗级别非常低，所以这个电路构造不影响栅地阴地放大器电路在线性应用中的正常功能。另一方面，二极管82、84或者晶体管84’仅仅在高输入电平时才工作。因此，对于高输入信号，栅地阴地放大器电路可以通过在晶体管4、4’的基极射极通路上放置反向保护二极管80、84来改进。然而，先前的电路仅仅可以处理导致损坏晶体管的1V(60dBmV)信号，具有二极管82、84或者晶体管84’的电路在没有影响任何电子性能的基础上对电路信号处理提高了20dB。在图9的电路中可以获得相似的结果，如上所述，在图9中，二极管被电阻94代替。
图10到图14示出了分别在50MHz、550MHz和850MHz时晶体管4的基极电压，没有定界装置时是Vb-o，具有电阻作为定界装置时是Vb-R、具有二极管/二极管连接的晶体管时是Vb-D。正如可以从图10中看到的，几乎不管输入信号的电平如何，基极电压Vb-R和Vb-D保持在10和12V之间的电平，而在无保护电路中，晶体管4的基极电压，也就是Vb-o，最大升高到17V，在大约65dBmV开始急剧上升。
在图11中，在输入信号电平从60dBmV到80dBmV的范围内，基极电压从10V上升到13V。带有电阻作为保护装置的基极电压几乎线性地从大约67dBmV输入电平时的10V上升到80dBmV时的大约19V。无保护电路的基极电压在大约65dBmV从10V急剧上升到几乎20V，这比具有保护二极管或者晶体管的电路的可比较值高大约8V。
在图12中，只有由二极管或者晶体管保护的电路保持在在10和14V之间可接受的电平上，然而在无保护电路和由电阻保护的电路中的基极电压在大约65dBmV上急剧上升并在大约74dBmV达到大约20V。总之，可以验证，本发明实施例的定界装置将输入信号电平的可接受范围放大了大约20dBmV。
图13示出了对于550MHz频率的输入信号，随着输入信号电平的上升，在DC电流和FET2或者FET2’的漏极D中电流的变化。可以清楚地看到，在没有定界装置的电路中，DC电流急剧上升，这可以通过曲线IDC-o来表示，这可以与在通过曲线IDC-D来表示的二极管和晶体管作为保护电路的情况或者由曲线IDC-R来指示的由电阻保护的电路的情况相比较。因此，FET被毁坏的倾向大大地减小了。
图14示出了作为多音Vi最大测试执行的实验。图14的测试设备包括衰减器100、放大器102、第二级放大器104、要测试的第三放大器106和10dB的输出衰减器108。输入信号是79个信道。最初，输出信号被调节到50dBmV，衰减器100被设定在30dB。然后，通过递减衰减器100的衰减，输入电平以1dB的步幅递增。对不具有保护装置的放大器电路106、具有电阻(47欧姆、100欧姆和150欧姆)作为保护装置、具有二极管作为保护装置和连接为二极管的晶体管作为保护装置的放大器电路106实施该测试。已经确认，没有保护装置的放大器电路106在66dBmV输出电平时击穿。具有电阻和二极管的放大器电路106直到85dBmV才被击穿。因此，这个实验也证实了上述的优点。
图15示出了另一个证实本发明放大器电路的耐久性的测试图。该设备包括衰减器110、第一放大器112和要测试的放大器114。没有保护装置的放大器电路在27dB的衰减时击穿。具有二极管作为保护电路的放大器电路114在9dB衰减时被击穿。具有电阻作为保护电路的放大器电路114甚至在去掉所有衰减时也没有被击穿。我们可以从其中推断出，具有二极管的放大器电路114在具有电阻的放大器电路被击穿之前被击穿，因为与电阻相比，二极管较慢。
本发明新的特征和优点在前面的描述中已经被阐述了。然而可以理解的是，这个公开文本在很多方面仅仅是说明性的。在不超出本发明的范围的情况下可以在细节上作出修改。例如，第一栅地阴地放大器级的晶体管可以是除了FET的其它晶体管，第一和第二栅地阴地放大器级可以具有比图中所示的晶体管数目要多的晶体管级或者晶体管对，并且该电路可以用于与曾经描述过的用途不同其它用途。
权利要求
1.一种高频功率放大器电路，包括(a)接收输入信号的输入电路；(b)第一栅地阴地放大器级，连接到所述输入电路和DC电压源并且包括至少一个晶体管；(c)第二栅地阴地放大器级，包括(c1)至少一个具有射极、集电极和基极的晶体管，所述晶体管由所述第一栅地阴地放大器级供电，并从所述第一栅地阴地放大器级接收输入信号，和(c2)连接到所述第二栅地阴地放大器级的晶体管的定界装置，适合在所述晶体管的射极和所述第一栅地阴地放大器级的晶体管的相应电极上减小电压电平；和(d)连接到所述第二栅地阴地放大器级的输出电路，所述输出电路输出输出信号。
2.权利要求1的高频功率放大器电路，其特征在于，所述放大器电路的所述输入电路被设计为向所述第一栅地阴地放大器级提供作为平衡输入信号的输入信号，所述第一栅地阴地放大器级包括至少一对晶体管，和其中所述第二栅地阴地放大器级包括至少一对晶体管，所述晶体管向所述输出电路输出平衡的第二栅地阴地放大器级输出信号，所述输出电路组合第二栅地阴地放大器级输出信号以便产生输出信号。
3.权利要求1的高频功率放大器电路，其特征在于，所述第一栅地阴地放大器级包括每一个都具有一对晶体管的两个晶体管级。
4.权利要求1、2或者3的高频功率放大器电路，其特征在于，所述第一栅地阴地放大器级的晶体管是具有源极、漏极和栅极的FET。
5.权利要求4的高频功率放大器电路，其特征在于，所述FET被限定在III-V半导体材料的衬底上。
6.权利要求1、2或者3的高频功率放大器电路，其特征在于，所述第二栅地阴地放大器级的晶体管是双极性晶体管。
7.权利要求1的高频功率放大器电路，其特征在于，所述第一栅地阴地放大器级是共源级，所述第二栅地阴地放大器级是共基级。
8.权利要求1的高频功率放大器电路，其特征在于，所述定界装置适合将输入信号的漂移限幅在预定值。
9.权利要求8的高频功率放大器电路，其特征在于，所述定界装置包括连接在所述双极性晶体管的基极-射极通路两端的二极管。
10.权利要求1的高频功率放大器电路，其特征在于，所述定界装置是连接在一对双极性晶体管射极之间的电阻。
全文摘要
一种高频功率放大器电路包括接收输入信号的输入电路；第一栅地阴地放大器级，连接到所述输入电路和DC电压源并且包括至少一个具有源极、漏极和栅极的FET；第二栅地阴地放大器级，该第二栅地阴地放大器级包括至少一个具有射极、集电极和基极的双极性晶体管，并且该晶体管由第一栅地阴地放大器级供电和从所述第一栅地阴地放大器级中接收输入信号，该第二栅地阴地放大器级还包括定界装置，优选地是二极管，连接到所述双极性晶体管并适合分别在FET的漏极或者双极性晶体管的射极减小电压电平；以及连接到所述第二栅地阴地放大器级的输出电路，该输出电路输出输出信号。
文档编号H03F3/21GK1552121SQ02816507
公开日2004年12月1日 申请日期2002年8月2日 优先权日2001年8月23日
发明者M·H·W·范德维斯特罗, S·辛哈, M H W 范德维斯特罗 申请人:皇家飞利浦电子股份有限公司