专利名称：电荷泵锁相环电路的制作方法
技术领域：
本发明有关于锁相环(phase locked loop，简称PLL)电路，特别指一种具有电荷校正作用的电荷泵(charge-pump)PLL电路。
背景技术：
一般而言，电子、计算机系统及组件均具有极为重要的时序要求，因此使得所产生的周期性时钟信号必须精确地和参考时钟信号同步。锁相环(phase locked loop，简称PLL)即为一种广泛运用的电路，可精确地控制其输出信号频率与接收或输入信号频率实现同步。PLL电路的种种应用例如，但不局限于频率合成器、乘法器、除法器、单一与多重时钟信号发生器、时钟信号恢复电路以及无线通讯装置等等。
图1的方块图为典型的电荷泵(charge pump)PLL电路(以下简称CP-PLL电路)。CP-PLL电路100由相位检测器(phase detector)110、电荷泵电路120、回路滤波器(loop filter)130、压控振荡器(voltage-controlledoscillator，简称VCO)140以及分频器150构成。CP-PLL电路100接收频率为Fref的参考时钟信号CLKref而产生频率为Fout的输出时钟信号CLKout，其中输出时钟信号CLKout在相位上与参考时钟信号CLKref同步。参考时钟信号CLKref会被送到相位检测器110和反馈信号CLK′out进行比较，根据比较的结果，相位检测器110产生充电信号UP及放电信号DN以指引电荷泵电路120提供电流给回路滤波器130或是从回路滤波器130汲取电流，因此在回路滤波器130形成电压VC来调节压控振荡器140的输出频率，压控振荡器140的输出，亦即CP-PLL电路100的输出，连接至分频器150。反馈信号CLK′out可直接为压控振荡器140所产生的输出时钟信号CLKout，或是如图1所示，反馈信号CLK′out为分频器150的输出。虽然CP-PLL电路100之中常利用分频器150将压控振荡器140产生的信号频率除以N，但在某些应用中，可以不用到分频器150。
电荷泵电路120产生电流ICP然后在回路滤波器130上形成电压VC，而电流ICP根据相位检测器110输出的UP及DN信号来决定。当CLKref信号的上升缘(rising edge)领先CLK′out信号的上升缘，电荷泵电路120会增加电流ICP以在回路滤波器130上形成较大的电压VC，因此引起压控振荡器140提高CLKout信号的频率；反之，当CLKref信号落后CLK′out信号，电荷泵电路120会减少电流ICP以在回路滤波器130上形成较小的电压VC，使压控振荡器140降低CLKout信号的频率。一旦反馈信号频率F′out锁定参考时钟信号频率Fref，亦即CLKref信号和CLK′out信号两者的相位已经对齐，则电压VC不会再进行调节而输出频率Fout保持固定，此时CP-PLL电路100的状态称为“锁相”。
电荷泵电路120响应UP及DN信号而在内部产生充电电流及放电电流，所以电流ICP是充电电流与放电电流的总和。若CP-PLL电路100已经“锁相”且输出频率Fout不须再改变，在理想的情况下，充、放电电流会互相抵消而不会产生净输出电流ICP。然而，制造过程的变化、环境的条件以及组件本身的特性均会造成充电电流与放电电流不相称的结果，这种充、放电电流不相称将导致残存电荷留在回路滤波器130上，并且进一步地引起压控振荡器140上的电压VC变动，造成CP-PLL电路100的输出信号CLKout产生抖动(jitter)现象。除此之外，电荷注入以及回路滤波器本身的泄漏现象也是电荷累积、残存在回路滤波器130之上的原因，以致CP-PLL电路100无法精确地锁定频率。有鉴于此，亟需一种电荷泵锁相环电路来克服现有技术的问题。
发明内容
本发明的目的是提供一种电荷泵锁相环电路，具有电荷校正作用来消除残存电荷，使得锁相环可保持其输出频率固定不变。
为实现上述目的，本发明公开一种电荷泵锁相环电路，具有电荷校正作用，其包括电荷泵电路以及校正电路。电荷泵电路提供一电荷泵电流而使一输出时钟信号的相位能跟踪一参考时钟信号的相位。校正电路由一检测装置和一调节装置所组成。检测装置用来检测该电荷泵电流所载的净电荷，调节装置用来产生该校正电压信号，其值和检测装置所检测到的净电荷的数量成比例。电荷泵电路还包括一调节装置，其根据校正电压信号来微调电荷泵电流，以消除净电荷。在校正电压信号的控制下，与调节装置协同工作的电荷泵电路将净电荷调节到正好为零，以此保持输出时钟信号的相位继续锁定参考时钟信号的相位。
在本发明的实施例中，公开了一种电荷泵锁相环电路，其具有电荷校正作用，该电路包括第一电荷泵电路以及校正电路。第一电荷泵电路提供第一电荷泵电流而使一输出时钟信号的相位能跟踪一参考时钟信号的相位。第一电荷泵电路由第一充电电流镜像电路、第一放电电流镜像电路以及第一晶体管构成。第一充电电流镜像电路提供一第一充电电流，而第一放电电流镜像电路则提供一第一放电电流，其中，该第一电荷泵电流为第一充电电流与第一放电电流的总和。根据校正电压信号，与第一充电电流镜像电路形成串联的第一晶体管可微调该第一充电电流，以消除第一电荷泵电流所载的第净电荷。
校正电路包括第二电荷泵电路以及电荷检测电路。第二电荷泵电路提供一第二电荷泵电流来模拟在锁相状态下的上述第一电荷泵电流，而锁相状态为输出时钟信号的相位锁定参考时钟信号的相位。最好安排一第二晶体管与第二电荷泵电路形成串联，根据上述校正电压信号，第二晶体管微调第二电荷泵电流以消除其所载的第二净电荷。电荷检测电路根据第一、第二净电荷来产生该校正电压信号，并且将校正电压信号反馈到第一、第二电荷泵电路。在校正电压信号的控制下，第一、第二电荷泵电路分别将第净电荷及第二净电荷调节到正好为零，以此保持输出时钟信号的相位继续锁定参考时钟信号的相位。
图1是现有技术的电荷泵锁相环的方块示意图；图2是本发明具有电荷校正作用的电荷泵锁相环的功能方块图；图3是本发明图2其优选实施例的方块示意图；图4是本发明图2其第一种变化形式的功能方块图；以及图5是本发明图2其第二种变化形式的功能方块图。
符号说明100-典型的电荷泵锁相环110-相位检测器120-电荷泵电路130-回路滤波器140-压控振荡器(VCO)150-分频器200-本发明的电荷泵锁相环电路
202-校正电路204-检测装置206-调节装置210、210′-相位检测器212、212′-调节装置220、220′-电荷泵电路222、222′-充电电流镜像电路224、224′-放电电流镜像电路226、226′-共同接点228、228′-控制节点230-回路滤波器240-压控振荡器(VCO)250-分频器260-电荷检测电路262-运算放大器T、T′-晶体管S1、S2-开关装置S1′、S2′-开关装置UP、UP′-充电脉冲DN、DN′-放电脉冲IP、I′P-充电电流IN、I′N-放电电流ICP、I′CP-电荷泵电流CLKout-输出时钟信号CLKref-参考时钟信号CLK′out-分频器的输出信号R-电阻C-电容Vdd-电压源
具体实施例方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
参考图2，本发明的电荷泵锁相环(以下简称CP-PLL)电路200包括相位检测器210、调节装置212、电荷泵电路220、回路滤波器230、压控振荡器240、分频器250以及校正电路202。CP-PLL电路200接收频率为Fref的参考时钟信号CLKref而产生频率为Fout的输出时钟信号CLKout，其中输出时钟信号CLKout在相位上与参考时钟信号CLKref同步。相位检测器210检测分频器250的输出信号CLK′out以及参考时钟信号CLKref两者间的相位差来产生充电脉冲UP和放电脉冲DN。电荷泵电路220由充电用的电流镜像(current mirror)电路222和放电用的电流镜像电路224构成，充电电流镜像电路222提供充电电流IP，而放电电流镜像电路224则提供放电电流IN，其中，电荷泵电路220的输出电流ICP为充电电流IP与放电电流IN的总和。响应UP脉冲和DN脉冲，电荷泵电路220产生电流ICP而使CLKout信号的相位能够跟踪CLKref信号的相位。回路滤波器230对输入的电流ICP进行滤波而产生滤波电压，并输出到压控振荡器240供作频率控制电压信号VC，压控振荡器240便根据VC信号来产生具有可变频率的输出时钟信号CLKout，此外，分频器250则用来将CLKout信号的频率Fout除以一预定的分频值。由相位检测器210、电荷泵电路220、回路滤波器230、压控振荡器240以及分频器250来构成CP-PLL电路为现有的技术，此处将不再进行详细的讨论。
继续参考图2，CP-PLL电路200还包括校正电路202。校正电路由检测装置204和调节装置206组成。检测装置204用来检测电流ICP所载的净电荷ΔQ，调节装置206则用来产生校正电压信号VCAL，其值和检测装置204所检测到的净电荷ΔQ的数量成比例。再者，如图2所示，包括在电荷泵电路220之中的调节装置212与充电电流镜像电路222形成串联，调节装置212根据VCAL信号来调节电流IP，以此微调净电荷ΔQ使其正好为零。以此方式，本发明的CP-PLL电路200很适合维持输出时钟信号的相位精确地锁定参考时钟信号的相位。
图3所示为依据图2的本发明优选实施例，其中，第2、3图中相同的符号代表相似的组件，为求简洁起见，将不再赘述。参考图3，校正电路202由相位检测器210′、电荷泵电路220′以及电荷检测电路260所组成。相位检测器210′其两输入端连接在一起接收同样的CLKref信号，以便按照CLKref信号的频率同时产生充电脉冲UP′以及放电脉冲DN′，电荷泵电路220′则响应UP′脉冲和DN′脉冲提供电流I′CP来模拟在锁相状态下的电流ICP，而锁相状态为指CLKout信号的相位锁定CLKref信号的相位。为了使电荷泵电路220与220′的行为和输出特性能够一模一样，根据本发明，两者最好是具有相同的配置与制造过程；同样地，相位检测器210和210′也是以相同的配置与制造过程为优选。电荷检测电路260根据电流ICP所载的净电荷ΔQ以及电流I′CP所载的净电荷ΔQ′来产生校正电压信号VCAL，并且将VCAL信号反馈到电荷泵电路220和电荷泵电路220′。在VCAL信号的控制下，电荷泵电路220及电荷泵电路220′因此分别将净电荷ΔQ、ΔQ′调节到正好为零。
接下来进一步地解释本发明以显示其特征，如图3所示，电荷泵电路220′包括充电电流镜像电路222′以及放电电流镜像电路224′，开关装置S1′、S2′则连接到相位检测器210′并且分别由UP′脉冲和DN′脉冲所控制，其中开关装置S1′及S2′可以用晶体管来实现。电荷检测电路260包含一运算放大器262，其具有一输出端262c以及二输入端262a与262b。根据本发明，现有所述的调节装置为代表一种半导体晶体管，此处所指的晶体管，不管是N型或P型金属氧化物半导体(MOS)晶体管都具有栅极、漏极和源极，由于MOS晶体管一般为对称的装置，实际上对漏极和源极的指称，只可能在电压施加在这些电极时才可确定，因此，本文所称的源、漏极，应从广义的范围来解释，按照本发明所提出的原则，本领域技术人员会能明了以其它的晶体管技术来实施图3中所示的晶体管装置。在本实施中，晶体管T′与电荷泵电路220′形成串联，晶体管T′的源极连接到电压源Vdd，晶体管T′的漏极连接到电流镜像电路222′，而晶体管T′的栅极则连接到电荷泵电路220′的控制节点228′。
继续参考图3，运算放大器262的输出端262c连接于电荷泵电路220′的控制节点228′以提供VCAL信号，运算放大器262的输入端262a连接于开关装置S1′及S2′的共同接点226′-亦即电荷泵电路220′用来提供电流I′CP的输出端。同样地，电荷泵电路220包括连接到相位检测器210的开关装置S1、S2，并且在UP脉冲和DN脉冲分别控制下接通或关断。此外，一晶体管T与电荷泵电路220形成串联，在本实施中，晶体管T的源极连接到电压源Vdd，晶体管T的漏极连接到电流镜像电路222，而晶体管T的栅极则连接到电荷泵电路220的控制节点228；运算放大器262的输出端262c也连接到电荷泵电路220的控制节点228以提供VCAL信号，运算放大器262的另一输入端262b则连接于开关装置S1及S2的共同接点-亦即电荷泵电路220用来提供电流ICP的输出端。
在本实施例中，相位检测器210(210′)所产生的UP(UP′)及DN(DN′)脉冲信号间的相位差大体上等于其输入端信号间的相位差。在UP脉冲施加于开关装置S1期间，开关装置S1因此接通而使电流镜像电路222所提供的充电电流IP流进回路滤波器230；反之，在DN脉冲施加于开关装置S2的期间，开关装置S2因此接通而使电流镜像电路224所提供的放电电流IN流出回路滤波器230。电荷泵电路220的输出电流ICP为充电电流IP与放电电流IN的总和，即ICP＝IP+(-IN)。为了能够避免失效区(dead zone)的问题，相位检测器210产生的UP及DN脉冲必须具有最小的宽度(持续时间)以保证电荷泵电路220能有足够的时间启动，失效区基本上反映了一个相位差的范围，而相位检测器在这个范围内无法产生足够的脉冲宽度来启动电荷泵电路。在校正电路202里，相位检测器210′及电荷泵电路220′最好是以上述的类似方式工作，所以I′CP＝I′P+(-I′N)。
图3中的回路滤波器230为以一个包括电阻R和电容C的一阶(first-order)滤波器来表示，按照本发明所提出的原则，本领域技术人员会能明了以适合的高阶滤波器来取代范例用的一阶滤波器。本发明的电路在实际工作中，宽度TP的UP脉冲会导致充电电流IP将相当于IPTP的电荷储存到电容C，而宽度TN的DN脉冲会导致放电电流IN从电容C移除相当于INTN的电荷。理想上，当PLL电路在锁相状态时，充电电流IP应等于放电电流IN且UP脉冲宽度TP应等于DN脉冲宽度TN，然而现实中并非如此完美，合成的电流ICP将产生相当于IPTP+(-INTN)的净电荷ΔQ留在回路滤波器230上形成残存电荷。
利用电荷泵电路220′则是提供净电荷ΔQ′来模拟回路滤波器230上的净电荷ΔQ，其中ΔQ′＝I′PT′P+(-I′NT′N)，根据本发明，电荷泵电路220及220′最好具有相同的特性。运算放大器260检测其输入端262a上的净电荷ΔQ′及其输入端262b上的净电荷ΔQ，若净电荷ΔQ′的数量大于零，运算放大器260会增加校正电压信号VCAL，而变大的VCAL信号反馈给晶体管T及T′后会同时造成充电电流IP、I′P的减少，以此微调净电荷ΔQ与ΔQ′；反之，若净电荷ΔQ′的数量小于零，运算放大器260会减少校正电压信号VCAL，而变小的VCAL信号反馈给晶体管T及T′后会同时造成充电电流IP、I′P的增加；以此方式，净电荷ΔQ和ΔQ′最终会消除而变为零。其中，由于运算放大器260为安排成“负反馈”的形式，所以运算放大器260两输入端上的电位会互相追随，换言之，输入端262a和262b之间存在着“虚拟短路”，“虚拟短路”意谓着凡是出现在输入端262a上的电压均会自动反映在另一输入端262b上，故，当净电荷ΔQ′成为零时，净电荷ΔQ也会跟着消除。因此回路滤波器230上不会留有残存电荷，而可以保持输出时钟信号频率Fout，并且使输出时钟信号CLKout在相位上与参考时钟信号CLKref同步且没有抖动现象。任何本领域技术人员会明了安排充电电流镜像电路222或222′，放电电流镜像电路224或224′，或者其组合与晶体管形成串联来消除残留在回路滤波器230上的净电荷ΔQ，也是本发明所提出的原则下所考虑实施的方式。
现在参考图4，其为图2的第一种变化形式，如图所示，调节装置212′与放电电流镜像电路224形成串联，而其余的结构则和图2的功能方块图相同。调节装置212′根据VCAL信号值调节电流IN，以此微调净电荷ΔQ到正好为零。以前面所描述的类似方式，CP-PLL电路200′可以尽可能地消除残留在回路滤波器230上的电荷来维持稳定的状态。
图5为图2的第二种变化形式，如图所示，调节装置212与充电电流镜像电路222形成串联，除此之外，调节装置212′与放电电流镜像电路224形成串联，尤其是调节装置206还产生另一校正电压信号V′CAL，其值和检测装置204所检测到的净电荷ΔQ的数量成比例。任何本领域技术人员会明了调节装置212和212′两者由同一个校正电压信号控制，也是本发明所提出的原则下所考虑实施的方式。图5中其余的结构则和图2的功能方块图相同。调节装置212根据VCAL信号值调节电流IP，另一方面，调节装置212′则根据V′CAL信号值调节电流IN，如此微调净电荷ΔQ到正好为零，这使得输出频率Fout保持固定，而且使输出时钟信号CLKout与参考时钟信号CLKref在相位上能够精确地同步。
虽然本发明已以一具体实施例公开如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的的权利要求所限定的范围为准。
权利要求
1.一种电荷泵锁相环电路，至少包含一电荷泵电路，用于提供一电荷泵电流而使一输出时钟信号的相位来跟踪一参考时钟信号的相位，该电荷泵电路至少包含一第一调节装置，用于根据一第一校正电压信号来微调该电荷泵电流，来消除该电荷泵电流所载的净电荷；以及一校正电路，至少包含一检测装置，用于检测该净电荷；以及一调节装置，用于产生该第一校正电压信号，其值和该检测装置所检测到的该净电荷的数量成比例；其中，与该第一调节装置协同工作的该电荷泵电路在该第一校正电压信号的控制下，将该净电荷调节到正好为零，以此保持该输出时钟信号的相位继续锁定该参考时钟信号的相位。
2.如权利要求1所述电荷泵锁相环电路，其中所述电荷泵电路至少包含一充电电流镜像电路以及一放电电流镜像电路，该充电电流镜像电路用于提供一充电电流，而该放电电流镜像电路则用于提供一放电电流，并且所述电荷泵电流为该充电电流与该放电电流的总和。
3.如权利要求2所述电荷泵锁相环电路，其中所述第一调节装置与所述充电电流镜像电路形成串联，并且根据所述第一校正电压信号的值来调节所述充电电流，以此微调所述电荷泵电流所载的所述净电荷到正好为零。
4.如权利要求3所述电荷泵锁相环电路，其中所述电荷泵电路还包含一第二调节装置，该第二调节装置与上述放电电流镜像电路形成串联，并且根据上述第一校正电压信号的值来调节上述放电电流，以此微调上述电荷泵电流所载的上述净电荷到正好为零。
5.如权利要求3所述电荷泵锁相环电路，其中所述电荷泵电路还包含一第二调节装置，该第二调节装置与所述放电电流镜像电路形成串联，其中所述调节装置还产生一第二校正电压信号，其值和所述检测装置所检测到的所述净电荷的数量成比例，所述第一调节装置根据所述第一校正电压信号的值来调节所述充电电流，而该第二调节装置根据该第二校正电压信号的值来调节所述放电电流，以此微调上述电荷泵电流所载的上述净电荷到正好为零。
6.如权利要求2所述电荷泵锁相环电路，其中上述第一调节装置与上述放电电流镜像电路形成串联，并且根据上述第一校正电压信号的值来调节上述放电电流，以此微调上述电荷泵电流所载的所述净电荷到正好为零。
7.如权利要求6所述电荷泵锁相环电路，其中所述电荷泵电路还至少包含一第二调节装置，该第二调节装置与所述充电电流镜像电路形成串联，并且根据所述第一校正电压信号的值来调节所述充电电流，以此微调所述电荷泵电流所载的所述净电荷到正好为零。
8.如权利要求1所述电荷泵锁相环电路，还至少包含一分频器，用于将所述输出时钟信号的频率除以一预定分频值；一压控振荡器，用于根据一频率控制电压信号来产生具有可变频率的所述输出时钟信号；一回路滤波器，用于对输入的所述电荷泵电流进行滤波而产生一滤波电压，并输出到该压控振荡器供作该频率控制电压信号；以及一相位检测器，用于检测该分频器的输出信号以及所述参考时钟信号两者间的相位差来产生一充电脉冲和一放电脉冲，其中所述电荷泵电路响应该充电脉冲和该放电脉冲产生所述电荷泵电流。
9.一种电荷泵锁相环电路，至少包含一第一电荷泵电路，用于提供一第一电荷泵电流而使一输出时钟信号的相位能跟踪一参考时钟信号的相位，该电荷泵电路至少包含一第一充电电流镜像电路，用于提供一第一充电电流；一第一放电电流镜像电路，用于提供一第一放电电流；以及一第一晶体管，与该第一充电电流镜像电路形成串联，根据一第一校正电压信号来微调该第一充电电流，用于消除该第一电荷泵电流所载的一第净电荷；其中，该第一电荷泵电流为该第一充电电流与该第一放电电流的总和；一校正电路，至少包含一第二电荷泵电路，用于提供一第二电荷泵电流来模拟在一锁相状态下的该第一电荷泵电流，而该锁相状态为该输出时钟信号的相位锁定该参考时钟信号的相位；以及一电荷检测电路，用于根据该第净电荷以及该第二电荷泵电流所载的一第二净电荷来产生该第一校正电压信号，并且将该第一校正电压信号反馈到该第一晶体管和该第二电荷泵电路；其中，该第二电荷泵电路以及与该第一晶体管协同工作的该第一电荷泵电路，在该第一校正电压信号的控制下，分别将该第净电荷及该第二净电荷调节到正好为零，以此保持该输出时钟信号的相位继续锁定该参考时钟信号的相位。
10.如权利要求9所述电荷泵锁相环电路，其中所述第二电荷泵电路至少包含一第二充电电流镜像电路以及一第二放电电流镜像电路，该第二充电电流镜像电路用于提供一第二充电电流，而该第二放电电流镜像电路则用于提供一第二放电电流，并且所述第二电荷泵电流为该第二充电电流与该第二放电电流的总和。
11.如权利要求10所述电荷泵锁相环电路，其中所述第二电荷泵电路还至少包含一第二晶体管，该第二晶体管与所述第二充电电流镜像电路形成串联，并且根据所述第一校正电压信号来调节所述第二充电电流，以此微调所述第二电荷泵电流所载的所述第二净电荷到正好为零。
12.如权利要求10所述电荷泵锁相环电路，其中所述第二电荷泵电路还至少包含一第二晶体管，该第二晶体管与所述第二放电电流镜像电路形成串联，并且根据所述第一校正电压信号来调节所述第二放电电流，以此微调所述第二电荷泵电流所载的所述第二净电荷到正好为零。
13.如权利要求11所述电荷泵锁相环电路，其中所述第一电荷泵电路还至少包含一第三晶体管，该第三晶体管与所述第一放电电流镜像电路形成串联，并且所述第二电荷泵电路还至少包含一第四晶体管，该第四晶体管与所述第二放电电流镜像电路形成串联，根据所述第一校正电压信号来分别调节所述第一及所述第二放电电流，以此微调所述第一电荷泵电流所载的所述第净电荷以及所述第二电荷泵电流所载的所述第二净电荷到正好为零。
14.如权利要求10所述电荷泵锁相环电路，其中所述第二电荷泵电路还至少包含一第二晶体管，该第二晶体管与所述第二放电电流镜像电路形成串联，其中，根据所述第一及所述第二净电荷，所述电荷检测电路还产生一第二校正电压信号，该第二晶体管根据该第二校正电压信号来调节所述第二放电电流，以此微调所述第二电荷泵电流所载的所述第二净电荷到正好为零。
15.如权利要求11所述电荷泵锁相环电路，其中所述第一电荷泵电路还至少包含一第三晶体管，该第三晶体管与所述第一放电电流镜像电路形成串联，并且所述第二电荷泵电路还至少包含一第四晶体管，该第四晶体管与所述第二放电电流镜像电路形成串联，其中，根据所述第一及所述第二净电荷，所述电荷检测电路还产生一第二校正电压信号，该第三以及该第四晶体管根据该第二校正电压信号来分别调节所述第一及所述第二放电电流，以此微调所述第一电荷泵电流所载的所述第净电荷以及所述第二电荷泵电流所载的所述第二净电荷到正好为零。
16.一种电荷泵锁相环电路，至少包含一第一电荷泵电路，用于提供一第一电荷泵电流而使一输出时钟信号的相位能跟踪一参考时钟信号的相位，该电荷泵电路至少包含一第一充电电流镜像电路，用于提供一第一充电电流；一第一放电电流镜像电路，用于提供一第一放电电流；以及一第一晶体管，与该第一放电电流镜像电路形成串联，根据一第一校正电压信号来微调该第一放电电流，用于消除该第一电荷泵电流所载的一第净电荷；其中，该第一电荷泵电流为该第一充电电流与该第一放电电流的总和；一校正电路，至少包含一第二电荷泵电路，用于提供一第二电荷泵电流来模拟在一锁相状态下的该第一电荷泵电流，而该锁相状态为该输出时钟信号的相位锁定该参考时钟信号的相位；以及一电荷检测电路，用于根据该第净电荷以及该第二电荷泵电流所载的一第二净电荷来产生该第一校正电压信号，并且将该第一校正电压信号反馈到该第一晶体管和该第二电荷泵电路；其中，该第二电荷泵电路以及与该第一晶体管协同工作的该第一电荷泵电路，在该第一校正电压信号的控制下，分别将该第净电荷及该第二净电荷调节到正好为零，以此保持该输出时钟信号的相位继续锁定该参考时钟信号的相位。
l7.如权利要求16所述电荷泵锁相环电路，其中所述第二电荷泵电路至少包含一第二充电电流镜像电路以及一第二放电电流镜像电路，该第二充电电流镜像电路用于提供一第二充电电流，而该第二放电电流镜像电路则用于提供一第二放电电流，并且所述第二电荷泵电流为该第二充电电流与该第二放电电流的总和。
18.如权利要求17所述电荷泵锁相环电路，其中所述第二电荷泵电路还至少包含一第二晶体管，该第二晶体管与所述第二放电电流镜像电路形成串联，并且根据所述第一校正电压信号来调节所述第二放电电流，以此微调所述第二电荷泵电流所载的所述第二净电荷到正好为零。
19.如权利要求17所述电荷泵锁相环电路，其中所述第二电荷泵电路还至少包含一第二晶体管，该第二晶体管与所述第二充电电流镜像电路形成串联，并且根据所述第一校正电压信号来调节所述第二充电电流，以此微调所述第二电荷泵电流所载的所述第二净电荷到正好为零。
20.如权利要求17所述电荷泵锁相环电路，其中所述第二电荷泵电路还至少包含一第二晶体管，该第二晶体管与所述第二充电电流镜像电路形成串联，其中，根据所述第一及所述第二净电荷，所述电荷检测电路还产生一第二校正电压信号，该第二晶体管根据该第二校正电压信号来调节所述第二充电电流，以此微调所述第二电荷泵电流所载的所述第二净电荷到正好为零。
全文摘要
一种具有电荷校正作用的电荷泵锁相环电路，该电路可以保持输出时钟信号的相位固定在“锁相”状态，其包括电荷泵电路以及校正电路。电荷泵电路提供一电荷泵电流，该电荷泵电路还包括一晶体管，用于根据一校正电压信号来微调电荷泵电流，来消除该电荷泵电流所载的净电荷。校正电路检测该净电荷并且产生上述的校正电压信号，其值和净电荷的数量成比例。在校正电压信号的控制下，与晶体管协同工作的电荷泵电路将净电荷调节到正好为零，以此保持输出时钟信号的相位继续锁定参考时钟信号的相位。
文档编号H03L7/085GK1487670SQ0314588
公开日2004年4月7日 申请日期2003年7月17日 优先权日2002年7月17日
发明者许伟展 申请人:威盛电子股份有限公司