专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及一种例如LCD驱动器等的半导体集成电路，其具有通过推挽方式对负载提供预定电压的电压输出器式电源电路。
背景技术：
在现有的LCD驱动器等电源电路中，有的采用了如图5所示的推挽式电路。图5所示的电源电路包括第一放大电路100，在输出级使用P沟道晶体管，从高电位一侧的电源电位VDD向输出端供电；第二放大电路200，在输出级采用N沟道晶体管，由低电位一侧的电源电位VSS吸收从输出端输出的电流。
在这些放大电路100以及200中，分别输入由电阻R10、R20、R30，将低电位一侧预定的电位VL和高电位一侧预定的电位VH分压后所获得的第一电位V10和第二电位V20。向第一放大电路100输入低电位的第一电位V10，向第二放大电路200输入高电位的第二电位V20，所以通常第一放大电路100的输出级的P沟道晶体管和第二放大电路200输出级的N沟道晶体管不会同时工作。
但是，在电源电路开始工作时，因为各部分电位不稳定，第一放大电路100的输出级P沟道晶体管和第二放大电路200输出级N沟道晶体管有时会出现同时工作的情况，这时就会产生大电流通过的问题。另一方面，由于把电阻R20数值加大，使第一电位V10和第二电位V20的失调增大的话，就产生了电源电路输出电压如波状起伏振荡的问题。
可是，在日本专利申请第1986-79312号公告中，披露了具有失调调整装置的直流放大器，这种失调调整装置，是将放大器输出中含有的直流成分输入到窗比较器，当超过某种程度时，使逐次比较寄存器工作，将控制信号发送给多路转换器，以控制初级放大器通用源极电阻的中点。
另外，在日本专利申请第1995-106875号公告中披露的半导体集成电路中设有差动晶体管；连接到与差动晶体管共同连接的源极上的电流源晶体管；与它们并联的电阻及电流源晶体管；以及将电阻两端电压与基准电压比较之后，把输出返回给两个电流源晶体管的比较器。
但是，在这些文献中披露的技术是为了调整输出电位的DC失调，而不是控制输出级中的推挽动作的技术。
发明内容
因此，鉴于上述技术缺欠，本发明的目的在于解决在具有以推挽方式向负载提供预定电压的电源电路的半导体集成电路中，防止在电源电路工作开始时，出现从输出级的P沟道晶体管向N沟道晶体管流动大电流的问题。
为了解决以上课题，本发明涉及的半导体集成电路具有第一放大电路，其接收第一电位，并向输出端供电；第二放大电路，其接收第二电位，并从输出端吸收电流；控制电路，其在第一放大电路开始工作之后，控制第二放大电路，以使经过预定的时间后，第二放大电路开始工作。
该半导体集成电路还具备电位生成电路，其能够生成第一电位比第二电位还高的第一以及第二电位。
在这里，第一放大电路包含第一差动放大器和输出级的P沟道晶体管，同样也可以让第二放大电路包含第二差动放大器和输出级的N沟道晶体管。
在这种情况下，第一放大电路也可以包括根据第一控制信号，在第一模式下，使输出级的P沟道晶体管关闭的晶体管；以及第二放大电路也可以包括根据第二控制信号，在第一及第二模式下，使输出级的N沟道晶体管关闭的晶体管。
进一步，第一放大电路还可以包括根据第一控制信号，在第二及第三模式下，向构成第一差动放大器差动对的两个晶体管供电的晶体管；同样，第二放大电路也可以包括根据第二控制信号，在第三模式下，向构成第二差动放大器差动对的两个晶体管供电的晶体管。
在以上电路中，控制电路也可以通过计数时钟信号，在提供到第一放大电路的第一控制信号模式发生变化之后，使提供到第二放大电路的第二控制信号模式，在经过预定的时间后发生变化。
如果按照如上构成的本发明，以使在包括采用推挽方式对负载提供预定电压的电源电路的半导体集成电路中，当从P沟道晶体管向输出端提供电流的第一放大电路开始工作之后，在经过预定的时间后，使N沟道晶体管吸收从输出端输出的电流的第二放大电路开始工作，进而，得以防止在电源电路开始工作时，大电流从输出级的P沟道晶体管流向N沟道晶体管的问题发生。
图1是本发明的一个实施方式中的半导体集成电路所包含的电源电路构成图。
图2是图1所示的第一及第二放大电路的具体电路示例的电路图。
图3是图1所示的控制电路的具体电路示例的电路图。
图4是说明图3所示的控制电路工作原理的时序图。
图5是现有技术的电源电路构成图。
具体实施例方式
下面根据附图，围绕本发明的实施方式进行说明。
图1示出本发明的一个实施方式涉及的包括在半导体集成电路中的电源电路构成图。如图1所示，该电源电路包括第一放大电路10，其在输出级使用P沟道晶体管，根据第一控制信号PS1，向输出端供电；第二放大电路20，在输出级使用N沟道晶体管，按照第二控制信号PS2，从输出端吸收电流；以及控制电路30，其在第一放大电路10开始工作之后，使第二放大电路20在预定的时间过后开始工作，根据第一控制信号PS1，生成第二控制信号PS2。
在这些放大电路10以及20中，分别输入由电阻R1、R2、R3，将低电位一侧预定的电位VL和高电位一侧预定的电位VH分压后所获得的第一电位V1和第二电位V2。向第一放大电路10输入低电位的第一电位V1，向第二放大电路20输入高电位的第二电位V2。在电源电路开始工作时，因为各元件的电位不稳定，恐怕会造成第一放大电路10输出级的P沟道晶体管和第二放大电路20输出级的N沟道晶体管双方同时工作的局面，但是，通过激活第一放大电路10之后，经过预定的时间后，再激活第二放大电路20，就能够防止大电流通过放大电路10以及20。
图2示出第一以及第二放大电路的具体电路示例。
第一放大电路10包括由P沟道晶体管QP1、QP2以及N沟道晶体管QN3、QN4构成的差动放大器；用于通/断该差动放大器工作电流的N沟道晶体管QN5；输出级的P沟道晶体管QP6；用于关闭输出级晶体管的P沟道晶体管QP7；以及相位补偿用的电容C1。
第一控制信号PS1在低电平时，晶体管QN5关闭，且差动放大器工作停止，同时，晶体管QP7导通后，输出级晶体管QP6呈关闭状态。另一方面，第一控制信号PS1若为高电平时，晶体管QN5导通，且差动放大器工作，同时，晶体管QP7断开，输出级晶体管QP6工作。
第二放大电路20包括由N沟道晶体管QN1、QN2以及P沟道晶体管QP3、QP4构成的差动放大器；用于通/断该差动放大器工作电流的P沟道晶体管QP5；输出级的N沟道晶体管QN6；用于关闭输出级晶体管的N沟道晶体管QN7；以及相位补偿用的电容器C2。
第二控制信号PS2在高电平时，晶体管QP5断开，差动放大器工作停止，同时晶体管QN7导通，使输出级的晶体管QN6成为关闭状态。另一方面，第二控制信号PS2若是低电平时，晶体管QP5导通，差动放大器工作，同时晶体管QN7断开，输出级的晶体管QN6工作。
图3示出控制电路的具体电路示例。如图3所示，控制电路30包括3个触发器31～33。将第一控制信号PS1提供给触发器31～33的复位信号输出端。在节能模式中，第一控制信号PS1为低电平，触发器31～33从反相输出端输出高电平信号。
为了说明图3所示的控制工作原理，图4给出了时序图。第一控制信号PS1为高电平，若解除节能模式，则转换到安全工作模式。在安全工作模式中，触发器31将输入的时钟信号CK进行二分频后，输出第一分频时钟信号CK1；触发器32将第一分频时钟信号CK1进行二分频后，输出第二分频时钟信号CK2。另外，触发器33与第二分频时钟信号CK2的上升沿同步，将从反相输出端输出的第二控制信号PS2调节到低电平。这样，从安全工作模式转变成正常工作模式。
如果参照图2～图4，在节能模式下，由于第一控制信号PS1为低电平，第二控制信号PS2为高电平，所以在放大电路10以及20中，差动放大器以及输出级晶体管不工作。如果转换到安全工作模式，那么第一控制信号PS1为高电平，可是第二控制信号PS2依然是高电平，因此，虽然第一放大电路10开始工作，但第二放大电路20不工作。如果转换到正常工作模式时，则第一控制信号PS1为高电平，第二控制信号PS2变为低电平，所以放大电路10以及20双方都工作。
这样，在解除了节能模式时，通过错开放大电路10以及20的工作开始时间，便能够防止短路电流从第一放大电路10输出级的晶体管QP6流向第二放大电路20输出级的晶体管QN6。特别是在输出端电位上升时，通过相位补偿用电容C2，对第二放大电路20输出级晶体管QN6的栅极施加高电位，但是，由于只在预定的时间内使晶体管QN7导通，所以，能防止过大电流通过输出级晶体管QN6。另外，没有必要加大第一电位V1和第二电位V2的失调量，因此，还能够解决电源电路的输出电压产生波状振荡问题。
如上所述，如果采用本发明，那么包括以推挽方式向负载提供预定电压的电源电路的半导体集成电路，就能防止在电源电路工作开始时，大电流从输出级的P沟道晶体管流向N沟道晶体管。
尽管本发明已经参照附图和优选实施例进行了说明，但是，对于本领域的技术人员来说，本发明可以有各种更改和变化。本发明的各种更改，变化，和等同物由所附的权利要求书的内容涵盖。
附图标记说明10、20、100、200 放大电路30 控制电路31～33 触发器R1～R3、R10～R30 电阻QP1～QP7 P沟道晶体管QN1～QN7 N沟道晶体管
权利要求
1.一种半导体集成电路，具有第一放大电路，其接收第一电位，向输出端供电；第二放大电路，其接收第二电位，吸收从所述输出端输出的电流；以及控制电路，其在所述第一放大电路开始工作之后，控制所述第二放大电路，以使经过预定的时间后，所述第二放大电路开始工作。
2.根据权利要求1所述的半导体集成电路，还具有电位生成电路，所述电位生成电路能够生成第一电位比第二电位还高的第一以及第二电位。
3.根据权利要求1或2所述的半导体集成电路，其中，所述第一放大电路包括第一差动放大器和输出级的P沟道晶体管；所述第二放大电路包括第二差动放大器和输出级的N沟道晶体管。
4.根据权利要求3所述的半导体集成电路，其中，所述第一放大电路包括根据第一控制信号，在第一模式中，使所述输出级的P沟道晶体管关闭的晶体管；以及第二放大电路包括根据第二控制信号，在第一和第二模式中，使所述输出级的N沟道晶体管关闭的晶体管。
5.根据权利要求4所述的半导体集成电路，其中，所述第一放大电路包括根据第一控制信号，在第二及第三模式中，给构成所述第一差动放大器的差动对的两个晶体管供电的晶体管；所述第二放大电路包括根据第二控制信号，在第三模式中，给构成所述第二差动放大器的差动对的两个晶体管供电的晶体管。
6.根据权利要求1～5中任一所述的半导体集成电路，其中，所述控制电路，通过计数时钟信号，可在提供到所述第一放大电路的第一控制信号的状态发生变化之后，经过预定的时间，使提供到所述第二放大电路的第二控信号的状态发生变化。
全文摘要
本发明涉及一种半导体集成电路，其包括以推挽方式对负载提供预定电压的电源电路，能够在电源电路工作开始时，防止大电流从输出级的P沟道晶体管流向N沟道晶体管。该半导体集成电路具有以下电路第一放大电路(10)，其接收第一电位，向输出端供电；第二放大电路(20)，其接收第二电位，从输出端吸收电流；控制电路(30)，其在第一放大电路开始工作之后，控制第二放大电路，以使经过预定的时间后，第二放大电路开始工作。
文档编号H03F3/72GK1489212SQ0315635
公开日2004年4月14日 申请日期2003年9月4日 优先权日2002年9月19日
发明者藤濑隆史 申请人:精工爱普生株式会社