专利名称：并行卷积编码器的制作方法
技术领域：
本发明涉及无线通讯领域，并且特别(但并非仅仅)适用于编码用于无线通信系统中的信息位集的方法和设备。
背景技术：
无线电通信近来的变革已经带来所有涉及通信技术的发展。不仅在采用和使用中而且在其发展中已经看到巨大发展的一个领域就是无线电技术。不幸地是，没有充分发展或研究的无线技术的一个领域正在以这样一个速度发展数据在无线电设备中被编码优先于其向无线电接收器的无线电传输。这种编码必须允许在接收器中施行前向纠错(FEC)技术。这种FEC技术允许纠正在无线传输时可能引入到数据中的错误。
一个这样的编码可以是卷积编码。编码数据(该编码产生比被输入以允许在数据中包含冗余纠错更多的数据)当被接收器接收时，通过解码器解码。这种解码器通常使用众所周知的以一种形式或者另外一种形式的维特比(Viterbi)解码方法来获取原始数据。然而，当传输速度和解码速度越来越高时，编码仍然以一种串行逐位方式执行。实质上，把待编码的数据串行地送到编码器，并且产生的编码数据也被串行地输出。这种方法可以参见维特比公开的美国专利5193094、Okamoto公开的美国专利5787121以及公开号为2001008022A1的美国专利申请(Kokuryo等)。应该注意的是，Okamoto运用以并行方式排列的多个串行编码器来试图进行卷积编码器的伪并行实现。
虽然上述发明中的至少一个试图克服串行卷积编码的问题，但是他们当中没有一个实际成功过。使用串行卷积编码器的一个问题就是增加编码速度，由编码器使用的时钟信号的速度在增加。不幸地是，当实现该设计时，这种方法不仅会导致功率消耗的增加，而且还会提高设备的温度并使电路布线更加复杂。
上述问题的一种理想解决方法就是卷积编码器的并行实现。这种编码器以逐位并行方式编码数据。
本发明的目的之一就是给出现有技术的替换方案并且至少减少现有技术的缺点。
发明内容
本发明涉及用于通信系统中并行编码数据位集的方法和设备。待编码的数据位集被分成两个子集，其中使用第二子集并行编码第一子集。还使用紧接先前数据位集的子集并行编码第一子集。并行编码通过使用利用多个单个位子模块的编码模块来实现。每个子模块接收来自第一子集和第二子集或者该紧接先前数据集的子集的单个位。根据使用第二子集或紧接先前数据集的子集来对第一子集的单个位的卷积编码，每个单个位子模块产生一对输出位。多个单个位子模块并行操作，以便同时并且共同地产生输出数据位集。
在第一方面，本发明提供了一种用于通信设备中编码多个数据位的方法，该方法包括a)接收用于编码的数据位集；b)使用至少一个其它的数据位子集来并行编码所述数据位集的子集，以便产生至少一个第一输出位集；c)使用至少一个数据位的先前子集来并行编码所述数据位集的所述子集，以便产生至少一个第二输出位集，这些或每一个所述先前子集是先前数据位集的子集。
在第二方面，本发明提供一种用于通信系统中编码数据位集的方法，该方法包括步骤a)接收所述数据位集的第一和第二子集；b)使用所述第二子集来卷积地编码所述第一子集以便产生第一输出位集；c)使用紧接数据位集的先前子集卷积地编码所述第一子集以便产生第二输出位集；并且
d)用所述数据位集的所述第二子集替换所述先前子集，用于下一个数据位集，其中步骤b)和c)中的所述编码是以逐位并行方式执行的。
在第三方面，本发明提供一种用于通信系统中编码数据位集的设备，该设备包括—第一接收装置，用于接收并存储所述数据位集的第一子集；—第二接收装置，用于接收并存储所述数据位集的第二子集；—存储装置，用于存储紧接先前数据位集的子集；—第一编码装置，用于卷积地编码数据位的子集，所述第一编码装置接收来自所述第一接收装置和所述第二接收装置的输入以便产生第一输出位集；—第二编码装置，用于卷积地编码数据位的子集，所述第二编码装置接收来自所述第一接收装置和所述存储装置的输入以便产生第二输出位集；—切换装置，用于将所述第二接收装置的内容存储在所述存储装置中，其中所述存储装置和所述切换装置在所述第一和第二输出位集已经产生之后被激活。
在第四方面，本发明提供一种用于通信设备中编码当前数据位集的系统，该设备包括—至少两个编码级，用于编码所述当前数据位集的子集，每一个所述至少两级包括—第一接收装置，用于接收并存储所述当前数据位集的第一子集；—存储装置，用于存储数据位的子集，所述数据位的子集从一组中选择，该组包括—所述当前数据位集的第二子集；和—先前接收的数据位集的子集，—编码装置，用于使用所述存储装置的内容来编码所述第一接收装置的内容以便产生输出位集，其中至少一个编码级接收数据位形式的子集，另一编码级用于在所述存储装置中存储并且用于编码所述当前数据位集的子集。
参照以下附图并考虑以下的详细描述，可以获得对本发明一个更好的理解，其中附图1是根据本发明一个实施例的编码器系统的方框图；附图2是附图1编码器系统中使用的编码模块编码的方框图；附图3是示出由附图2编码模块中使用的单个位编码子模块实现的逻辑的逻辑图；附图4是用于附图2编码模块中单个位编码子模块的方框图。
具体实施例方式
参考附图1，示出了并行编码系统5的方框图。总线10馈送第一接收装置20和第二接收装置30，而存储装置40连接到第二接收装置30。第一编码模块50(也称为第一编码装置)与第一接收装置20和第二接收装置30连接。第二编码装置60(也称为第二编码装置60)与存储装置40和第一接收装置20连接。
操作时，编码器系统5经由总线10并行接收待编码的当前数据位集。当前数据位集(CURRENT[11:0])分为两个子集，其中有输入到第一接收装置20的第一子集和输入到第二接收装置30的第二子集。存储装置40存储紧接先前数据位集的子集(PREVIOUS[11:6])。一旦当前数据位集保存在第一和第二接收装置中，把这些数据位集发送到编码模块50、60，其具有接收当前数据位集的第一和第二子集的第一编码模块50。第二编码模块60接收第一子集和保存在存储装置40中的子集。然后编码模块50、60以并行逐位的方式使用第二子集和保存在存储装置40中的子集对第一子集进行编码。每个编码模块独立地产生输出位集，当将其结合起来时就组成编码器系统5的输出。编码器系统的输出然后能输入到另一总线(未示出)以用于传输处理中的下一级。
应该注意到，对于本发明的这个实施例，卷积编码由编码模块50、60执行。此外，对于该实施例，总线10是传送当前12位集的12位总线，其每个子集具有6个数据位。该12位当前集的6个LSB(最低有效位CURRENT[5:0])由第一接收装置20馈送并存储，而该12位当前集的6个MSB(最高有效位CURRENT[116])由第二接收装置30馈送并存储。当一新的当前数据位集记录到第二接收装置时，存储装置40接收保存在第二接收装置30中的第二子集(PREVIOUS[11:6])。用于存储第二接收装置30的内容的切换装置可以记录到存储装置40。作为选择，一旦产生输出数据位集就进行切换/存储。为了初始化编码器系统，把存储装置40的内容全部都设置为零。
需要更进一步注意的是，对于卷积编码，并且对于示出的实施例，每一编码模块产生12位输出集。此外，可以把存储装置40和第一和第二接收装置20、30构造为寄存器或适当的触发器电路。数据子集然后能并行记录到寄存器或触发器中，并且还可以并行馈送到编码模块50、60。
对于在示出实施例中的编码模块50、60，每个编码模块具有12位数据输入——当前数据位集的6位子集以及来自当前集或者紧接先前数据位集的6位子集。正如前面提到的那样，12数据位的输出集由每一编码模块产生。
每个编码模块可以如附图2示出的那样实现。如附图2所示，显示了大量单个位编码子模快70A-70F，每个子模块接收7位数据输入——1位来自第一子集(一个CURRENT[5:0])和6位来自第二子集(CURRENT[11:6])或保存在存储装置的子集(PREVIOUS[11:6])。待编码的单个位使用其它6位输入进行编码，以便产生两个输出位。这些输出位(x
、y
到x[5]、y[5])包括用于编码模块的输出位集。每个子模块实现完成编码的组合逻辑电路。在一个实施例中，实现用于编码IEEE802.11a或Hiperlan 2位流的逻辑是类似的。对于这两个标准，x和y的方程式如下x[n]＝{XOR(in，s[4]，s[3]，s[1]，s
)}y[n]＝{XOR(in，s[5]，s[4]，s[3]，s
)}其中in—来自当前集的第n个输入位。
s[a]＝来自单个位编码子模块的6位输入的第a个位。
该逻辑可以因此简化为附图3的示意图。附图3中的“异或”门每个具有5个输入，并且明确地实现了前面给出的逻辑方程式。然而，可以由单个位编码子模块来实现其它的组合电路及其它编码方案。为了举例说明，附图4显示了具有7个输入和2个输出的单个位编码子模块。只要内部组合电路配置适当，子模块就能实现任何编码方案。
上述概念和设计可以因此以并行逐位的方式编码当前的数据位集。为扩展其性能，可以把附图5的系统5看作两级编码系统，其每级具有三个组成部分—第一接收装置(例如接收装置20)、存储装置(例如接收装置30或存储装置40)以及编码模块，该编码模块使用存储装置中的数据对第一接收装置中的数据进行编码。因此多级可以并行级联或者放置，以便编码多个数据位的位集。此外，级联不必仅仅按照在连续级级联的输出位。输入也可以是级联的，例如上述的实施例中，其中当前输入子集(例如CURRENT[11:6])随后由在接连的步骤(例如变成子集PREVIOUS[11:6])中的后一级使用。
虽然上述实施例卷积地编码数据位集，但是通过变化或修改由单个位编码子模块使用的内部组合逻辑电路、或者通过重新安排顺序和/或如上所述编码级的位置，还可以使用其它的编码方案。也应注意，可以使用其它的位宽度，而不是12位集或6位子集。此外，该设计可以延至其它的编码方案，以便不是所有编码器系统5产生的或输出的位都是有效或者有用的。对于上述的卷积系统，不同的编码速率产生大量不同的有效或有用位。举例来说，对于1/2的编码速率，来自编码器系统5的所有24个输出位都是有效的。然而，对于2/3的编码速率仅18个LSB位是有效的。对于这个编码速率，由编码模块50产生输出集中的仅6个位是有效的。对于3/4的编码速率，仅整个集输出的16个LSB位是有效的。因此，由编码模块50产生的输出集中仅4个位是有效的。
理解本发明的人员现在可以想象得到，上述所有替换结构和实施例或变化都将落于如随后在权利要求书中定义的本发明的范围之内。
权利要求
1.一种用于通信设备中编码大量数据位的方法，所述方法包括a)接收用于编码的数据位集；b)使用至少一个其它的数据位的子集来并行编码所述数据位集的子集，以便产生至少一个第一输出位集；c)使用至少一个数据位的先前子集来并行编码所述数据位集的所述子集，以便产生至少一个第二输出位集，这些或每一个所述先前子集是先前数据位集的子集。
2.根据权利要求1的方法，其中所述编码是卷积编码。
3.根据权利要求1的方法，其中所述数据位集被分成两个子集。
4.根据权利要求3的方法，其中在步骤b)使用所述数据位集的其它子集来编码所述数据位集的所述子集。
5.根据权利要求4的方法，其中所述至少一个先前子集包括先前数据位集的单个子集，所述单个子集是没有用于所述先前数据位集编码的子集。
6.一种用于通信系统中编码数据位集的方法，所述方法包括步骤a)接收所述数据位集的第一和第二子集；b)使用所述第二子集卷积地编码所述第一子集以便产生第一输出位集；c)使用紧接先前数据位集的先前子集卷积地编码所述第一子集以便产生第二输出位集；并且d)用所述数据位集的所述第二子集替换所述先前子集，其用于下一个数据位集，其中步骤b)和c)中的所述编码是以逐位并行方式执行的。
7.根据权利要求6的方法，其中所述步骤b)和c)同时执行。
8.根据权利要求6的方法，其中来自所述第二输出位集的大量有用位是由预定卷积速率来确定的。
9.一种用于通信系统中编码数据位集的设备，所述设备包括-第一接收装置，用于接收并存储所述数据位集的第一子集；-第二接收装置，用于接收并存储所述数据位集的第二子集；-存储装置，用于存储紧接先前数据位集的子集；-第一编码装置，用于卷积地编码数据位的子集，所述第一编码装置接收来自所述第一接收装置和所述第二接收装置的输入以便产生第一输出位集；-第二编码装置，用于卷积地编码数据位的子集，所述第二编码装置接收来自所述第一接收装置和所述存储装置的输入以便产生第二输出位集；-切换装置，用于在所述存储装置中存储所述第二接收装置的内容，其中所述存储装置和所述切换装置在所述第一和第二输出位集已经产生之后被激活。
10.根据权利要求9的设备，其中所述第一编码装置和所述第二编码装置两者都是以并行逐位的方式卷积地编码。
11.根据权利要求9的设备，其中所述第一编码装置和所述第二编码装置同时操作。
12.根据权利要求9的设备，其中所述第一编码装置包括编码模块，所述编码模块包括大量单个位子模块，每一个所述单个位子模块接收所述第一子集和所述第二子集的单个位，并且产生两个输出位，所述输出位通过使用所述第二子集卷积地编码所述单个位产生。
13.根据权利要求9的设备，其中所述第二编码装置包括一种编码模块，所述编码模块包括多个单个位子模块，每一个所述单个位子模块接收所述第一子集和所述紧接先前数据位集的所述子集的单个位，并且产生两个输出位，所述输出位通过使用所述紧接先前数据位集的所述子集卷积地编码所述单个位产生。
14.根据权利要求9的设备，其中每一个所述单个位子模块实现在所述单个位和所述第二子集的预定位之间的“异或”操作。
15.根据权利要求13的设备，其中每一个所述单个位子模块实现在所述紧接先前数据位集所述子集的单个位和具体预定位之间的“异或”操作。
16.一种用于通信设备中编码当前数据位集的系统，该设备包括-至少两个编码级，用于编码所述当前数据位集的子集，所述至少两级的每一个包括-第一接收装置，用于接收并存储所述当前数据位集的第一子集；-存储装置，用于存储数据位的子集，所述数据位的子集从一组中选择，所述组包括-所述当前数据位集的第二子集；和-先前接收的数据位集的子集，-编码装置，用于使用所述存储装置的内容来编码所述第一接收装置的内容以便产生输出位集，其中至少一个编码级接收数据位形式的子集，另一编码级用于在所述存储装置中存储并且用于编码所述当前数据位集的子集。
17.根据权利要求16的系统，其中每个编码装置以并行逐位方式编码。
18.根据权利要求16的系统，其中每一个所述编码级和其它的编码级同时操作。
19.根据权利要求16的系统，其中所述编码装置包括编码模块，所述编码模块包括多个单个位子模块，每一个所述单个位子模块接收所述数据位的子集和所述第一子集的单个位，每一个所述单个位子模块产生两个输出位，所述两个输出位通过使用所述数据位的子集卷积地编码所述单个位产生。
20.根据要求19的系统，其中每个单个位子模块包括一个组合逻辑电路，用于实现在所述数据位子集的所述单个位和预定位之间的“异或”操作。
全文摘要
用于通信系统中并行编码数据位集的方法和设备。待编码的数据位集被分成两个子集，其中使用第二子集并行编码第一子集。使用第二子集也并行编码第一子集。还使用紧接先前数据位集的子集来并行编码第一子集。并行编码通过使用利用多个单个位子模块的编码模块来实现。每个子模块接收来自第一子集和第二子集或该紧接先前数据集的子集的单个位。根据来自第一子集或者紧接先前数据集子集的第二子集的单个位的卷积编码，每个单个位子模块产生一对输出位。该多个单个位并行操作以便同时并且共同地产生数据位集。
文档编号H03M13/00GK1689237SQ03818236
公开日2005年10月26日 申请日期2003年7月31日 优先权日2002年8月1日
发明者M·阿默 申请人:艾斯法伊尔半导体公司