专利名称：可编程输入范围sar adc的制作方法
技术领域：
本发明一般地涉及模拟输入信号的缩放，并特别涉及在获取和转换之前，把双极性和单极性输入信号都缩放到ADC的动态范围，并且，尤其涉及通过高压传输门把模拟输入信号采样到采样电容器被选择的组合上，以便对SAR ADC的输入范围编程。
背景技术：
在获取和转换能够发生之前，多输入、宽动态范围双极性和单极性逐次逼近模数转换器(ADC)传统上在模拟输入处使用电阻器分压器网络把输入信号缩放到转换器的动态范围。这种在由ADC转换之前衰减输入信号的方法在过去已经被非常成功地使用了。但是，它具有很多突出的缺点。
首先，在传统的电阻器分压器方法中，模拟输入源总是看到对地或对某个参考电压的阻性负载。源必须能够驱动这个负载。其次，电阻器分压器网络既从内部参考消耗功率，也从模拟输入源消耗功率。第三个问题是这种现有技术不给用户提供对被允许的模拟输入范围编程的简单方法。第四个缺点是输入电阻器的尺寸将限制转换器的全功率带宽的事实。
可以使得形成电阻器分压器的电阻器网络节点通过集成电路(IC)上的引脚可被用户访问。然后，用户通过硬件连接配置电阻器分压器网络，以适应所需的模拟输入范围。但是，如果用户希望改变范围，则硬件必须被重新连线。
因此，出现了对如下模拟输入电压缩放技术的需求它能很容易地适用于集成电路应用，但是不要求输入信号驱动对地的阻性负载，使得功耗最小，并且在被允许的模拟输入电压范围需要更改的情况下，可以很容易地编程。
发明内容
本发明的可编程输入电压范围系统和方法满足了这些以及其他需求，其中，分裂栅氧化物工艺允许在和标准亚微米5伏CMOS器件相同的衬底上使用高压(±15伏)开关。利用这种工艺，模拟输入电压可以被直接采样到采样电容器上，而不需要前面的衰减电路。通过仅仅采样到给定比例的采样电容器上，模拟输入可以被缩放或衰减，以适应SAR(逐次逼近寄存器)ADC自身的动态范围。
在本发明的系统中，采样电容器可以是在SAR ADC自身中使用的实际的电容重分配数模转换器(CapDAC)，或者是单独的电容器阵列。通过选择采样在CapDAC或单独的采样阵列的哪一位上，人们能够对输入范围编程。一旦模拟输入信号已经被衰减以便和SAR转换器被允许的动态范围匹配，则可以使用传统的SAR把输入信号转换为数字的字。
以这种方式，克服了很多传统方法的问题。模拟源看到容性的对地负载而非阻性对地负载，因此，不需要来自该源的DC功率。第二，不消耗额外的功率来偏置电阻器分压器网络。最后，通过选择采样在CapDAC或单独的采样阵列的哪一位上，人们能够通过软件对模拟输入范围编程。
根据本发明的一个方案，可编程输入电压范围模数转换器包含具有特征动态范围的逐次逼近模数转换器(SAR ADC)，和输入电压缩放网络，其中，输入电压被采样到一个或更多个被选择的电容器上，以便把输入电压缩放得基本上与SAR ADC的特征动态范围匹配。在本发明的一种形式中，输入电压缩放网络是形成了SAR ADC的一部分的电容重分配数模转换器。
高压采样开关网络可以被插在输入电压和输入电压缩放网络之间，以便范围解码器逻辑选择输入电压缩放网络的一个或更多个元件，输入电压被采样在这一个或更多个元件上。输入电压范围可以是双极性的。
在本发明的另一种形式中，低压到高压电平移动器网络把控制信号耦合到高压采样开关。范围解码器逻辑最好对被写入相关联的范围寄存器的范围选择控制字有响应。范围寄存器通过数字通讯接口可编程。数字通讯接口最好是串行、双向通讯接口，以便既容许由用户对范围寄存器编程，也容许读回范围寄存器内容用于验证，以及用于对SAR ADC自身的其他功能编程。
依据本发明的另一个方案，一种SAR ADC包含电容重分配数模转换器(CapDAC)，该数模转换器具有耦合到比较器的输出；SAR逻辑，该逻辑控制对SAR ADC输入信号的重复采样，并监视比较器的输出；输入电压缩放网络，其中，输入电压被采样到一个或更多个被选择的采样电容器上，以便把输入电压缩放得基本上与SAR ADC的特征动态范围匹配；高压采样开关网络，它被插在输入电压和输入电压缩放网络之间，以使输入电压被选择性地采样到一个或更多个采样电容器上；范围解码器逻辑，它控制高压采样开关网络选择一个或更多个采样电容器；和范围寄存器，范围选择控制字被写入该范围寄存器，范围寄存器逻辑对范围选择控制字有响应。
CapADC至少可以形成输入电压缩放网络的一部分，并且，输入电压可以被采样到CapDAC的一个或更多个被选择的电容器上，以便把输入电压缩放得基本上与SAR ADC的特征动态范围匹配。或者，输入电压缩放网络可以包含独立于CapDAC阵列的采样电容器网络。
根据下面的说明和附图，本发明进一步的目的、特征和优点将变得清晰。
图1示出了用来在转换之前衰减模拟输入信号的现有技术电阻器分压器电路；图2示出了双极性模拟输入信号被依据本发明的原理采样到CapDAC阵列上；图3是适于在本发明中使用的开关晶体管布置的简化图；图4是包含本发明的原理的完整SAR ADC的框图；图5示出了适于和本发明一起使用的范围解码器逻辑；图6示出了依据本发明的另一个实施例的采样阵列，该采样阵列与转换阵列分离。
具体实施例这里描述了与现有技术相比，提供了突出优点的可编程输入范围SAR ADC。图1示出了用来在转换之前衰减宽范围双极性和单极性输入信号的传统方法。参考电压Vref被施加到缓冲器102的输入，在这个例子中，参考电压Vref是+2.5V。被缓冲的参考电压被施加到由电阻器R1、R2和R3形成的电阻器分压器的顶部。
模拟输入信号Ain被施加到分压器输入103，这个示范性电路中，模拟输入信号Ain在-10伏和+10伏之间的范围内变动。参考电压Vref起到分压器的偏置电压的作用，结果是分压器网络缩放并移动输入信号电平。当模拟输入电压Ain从-10伏变化到+10伏时，它在公共节点104产生了从0伏到+2.5伏的变化。通常就是这个输出节点104及其被缩放的输出电压被耦合到SARADC的采样和保持输入。应当注意，在这个现有技术网络中的模拟输入信号Ain对地必须驱动40K(千欧)。
图2示出了双极性(±10伏)模拟输入信号被依据本发明的原理采样到8位CapDAC阵列上。对模拟输入信号的开关是能够直接采样双极性输入信号的±15伏开关。开关在下面被更详细地描述。
应当注意，针对图2，比较器和ADC所有的SAR逻辑可以使用5伏亚微米CMOS技术来实现。只有模拟输入开关需要使用±15伏CMOS器件来制作，±15伏CMOS器件使用更厚的栅氧化物来应对所需要的更高栅电压。
对于±10伏输入范围，在采样期间的电荷方程如下Qncp＝Ctot*{-Ain*(32C/256C)+Vcom}＝Ctot*Vncp (1)其中，Ctot＝256C。
即，被采样的模拟输入电压将是
Vncp＝-Ain/8+Vcom(2)如果Vcom等于1.25伏，则对于±10伏范围内的任何模拟输入电压，被采样的模拟输入在0伏到2.5伏之间。如果参考电压是2.5伏，则模拟输入被保持在转换器的动态范围内，并且可以使用通常的SAR技术转换双极性输入信号。
为了对输入范围编程，人们可以简单地选择采样到CapDAC阵列的哪一位上。在下面的表1中针对8位的例子对其说明
在这个例子中，为了选择范围只需要三位极性位(指示输入信号是双极性的还是单极性的)和两个范围位。下面的表2示出了针对很多输入范围的选择位值。
应当注意，对于双极性信号，MSB(极性位)在采样期间被保持在参考电压。其原因稍后在说明中将变得清晰。
如上所述，图2示出了电容重分配DAC或CapDAC，CapDAC由二进制加权的电容器C7到C0和被置于最靠近比较器204的“伪”电容器(或终端电容器)CD构成。CD的值基本上等于LSB电容器C0的电容。在图2的电路中，终端电容器不采样模拟输入，而是被保持接地，以帮助最小化偏移。图2的8位电容器阵列被示出处于采样模式。阵列的总电容是256C，其中，C是所示实施的单位电容。
在这个示范性实施例中，MSB B7在采样期间通过开关S7被连接到Vref 202，S7是下面将被进一步讨论的模拟开关阵列207的一部分。第三高位B5通过开关S5被连接到模拟输入电压201。当采样周期完成时，通过把S5切换到地208，从模拟输入积累的电荷被转移到电容器阵列的上极板。共模开关206被首先打开，以保存跨过采样电容器的总电荷。
这样，在这个例子中，模拟输入信号被衰减8倍。因此，假设输入信号在+10伏和-10伏之间变化，比较器204实际上看到±1.25伏。如果共模电压Vcom 203是1.25伏，则输入信号被保持比较器204的共模范围内。则已知的逐次逼近技术可以被用来数字化输入信号。
对MSB位试探的检验是有益的。像前面所指出的那样，MSB在采样期间被连接到Vref(2.5伏)。采样之后，MSB保持在Vref，直到做出对MSB做何处置的决定为止。仅仅作为一个例子，如果模拟输入信号恰好是正的(例如+10伏)，则在比较器的非反相输入(NCP节点205)处的电压将由上面的方程(2)给定，是-Ain/8+Vom。在共模电压Vcom是+1.25伏的情况下，则Vncp＝0伏。比较器204的输出将是逻辑低电平。
人们将期望NCP节点电压向共模电压收敛。为了实现它，保持MSB连接到Vref，因为把这个点切换到地将把负电荷转移到电容器阵列的上极板，并导致NCP电压偏离共模电压。SAR逻辑可以被构建得在这些情形下将数据输出的第一位设置为逻辑“1”，因为该逻辑将知道输入是双极性。
通过使用开关S6把B6从地切换到Vref，开始第二MSB B6位试探。这把加权Vref/4的正电荷转移到电容器阵列的上极板。NCP电压205得方程现在变成VnCp＝-Ain/8+Veom+Vref/4 (3)
因为在这个例子中，被采样的模拟输入信号是+10V，共模电压是+1.25伏，而参考电压Vref是+2.5伏，所以在NCP节点205处的电压是0.625伏。比较器的输出仍旧是逻辑低，但是NCP电压正在开始收敛在共模电压。因此，第二MSB B6被保持连接到Vref，并且SAR逻辑将其认为是逻辑“1”，并把数据输出的第二位设置为“1”。剩余位试探以同样的方式发生，直到所有8位都已经被测试，并且NCP节点205处于共模电压得1LSB之内。
在模拟输入电压是负的的情况下，将发生相反的事件。如果-10伏的输入电压被作为模拟输入信号施加，则上面的方程(2)指示NCP节点电压将是2.5伏。比较器输出将是逻辑高，并且SAR逻辑将这么认为，把MSB从Vref切换到地，并且把数据输出的第一位设置为逻辑“0”。对于第二MSB位试探，B6将被切换到Vref，NCP节点将稳定到+1.875伏，并且比较器输出仍将是高。SAR逻辑将通过把这一位切换到地来丢弃它。这样，SAR过程将继续，直到NCP节点收敛在共模电压。下面给出了在位试探期间NCP电压的方程Vncp＝-Ain/8+Vcom+[-B7*(Vref/2)+B6*(Vref/4)+…+B0*(Vref/256]Vref/2项(MSB)具有负号，并且还被位7的反相乘。这是因为仅当B7是逻辑“0”(即如果实际的模拟输入电压极性是负的)时，才包括Vref/2项。因此，MSB表现得像是符号位。
图3是适于在本发明中使用的开关布置的简化图。为了容许从-10伏到+10伏范围内的模拟输入信号，由一对并联的高压PMOS 301和NMOS 302晶体管形成了传输门。所示器件最好将承受住任意两个端子之间30伏的差，并且在处理±10伏的范围内的输入信号时，将提供充足的安全裕度。高压器件301、302取出模拟输入信号，并将其直接切换到采样电容器303。当然，对于高压晶体管301、302的栅极，需要高压控制信号，但是这些控制信号可以通过从5伏CMOS电平简单的电平移动被提供。
图4是包含根据本发明的可编程输入范围特征的完整SARADC系统的框图，并一般性地被用数字400表示。模拟输入信号401被通过高压开关阵列402施加到CapDAC阵列403的一个或更多个电容器上。SAR逻辑406控制输入信号被采样到CapDAC的哪一个电容器上，SAR逻辑406还以已知的方式控制信号获取和转换。
SAR逻辑406基于范围解码器逻辑407来完成它，范围解码器逻辑407从范围寄存器409接收范围编程输入。范围解码器逻辑407在后面被更详细地描述。目前来说，注意到通过在常规串行端口410上写寄存器，可以更改范围寄存器409的内容就足够了。允许用户访问范围寄存器409提供了对SAR ADC 400的范围的软件编程能力。
图5提供了范围解码器逻辑的详细视图。当然，很多逻辑实施将满足这个应用。图5的实施仅仅是一种为SAR ADC产生合适的范围集合的令人满意的方法。存在三个控制SAR ADC的范围的输入信号。它们是极性位501、范围1位502和范围0位503。这些信号中的每一个均被施加到反相器504，以使信号及其逻辑补码对于解码器部分来说都可用。
解码器自身是NOR门阵列，输入信号及其补码的唯一组合被施加到该NOR门阵列。例如，在模拟输入信号是双极性的，具有在-10伏到+10伏之间的预期电压摆幅的情况下，极性位501的补码与范围1和范围0位一起被施加到NOR门505。如图所示，在这种情况下，为了适当的缩放，输入信号被采样到CapDAC阵列的第三MSB上。控制位的唯一组合被映射到不同NOR门的输入，以便通过软件编程，可以为SAR ADC选择6个不同的输入范围。
图6示出了本发明的另一个实施例，其中，模拟输入信号被采样到单独的采样阵列601上，而不是选择直接采样到CapDAC转换阵列602的被选择的电容器上。在这个实施中，为了对SARADC的范围编程，选择逻辑选择采样阵列601的一个或更多个元件。这种结构的主要优点是所需的高压开关的数量被显著地降低了。如人们所预期的那样，如果使用单独的采样阵列，则在芯片面积方面也有相应的节约。
这里已经描述了一种与现有技术相比，提供突出的优点的可编程输入范围SAR ADC。对于本领域熟练技术人员来说很清楚，不偏离本发明的精神和范围，可以做出修改。因此，除了在考虑到所附权利要求有必要时，不对本发明做出限制。
权利要求
1.一种可编程输入电压范围模数转换器，包含逐次逼近模数转换器(SAR ADC)，它具有特征动态范围；和输入电压缩放网络，其中，输入电压被采样到一个或更多个被选择的采样电容器上，以便把输入电压缩放得基本上与SAR ADC的特征动态范围匹配。
2.如权利要求1所述的可编程输入电压范围模数转换器，其中，输入电压缩放网络是形成SAR ADC的一部分的电容重分配数模转换器。
3.如权利要求1所述的可编程输入电压范围模数转换器，还包含被插在输入电压和输入电压缩放网络之间的高压采样开关网络。
4.如权利要求3所述的可编程输入电压范围模数转换器，还包含范围解码器逻辑，范围解码器逻辑选择输入电压缩放网络的一个或更多个元件，输入电压被采样所述一个或更多个元件上。
5.如权利要求4所述的可编程输入电压范围模数转换器，其中，输入电压范围是双极性的。
6.如权利要求5所述的可编程输入电压范围模数转换器，其中，低压到高压电平移动器网络把控制信号耦合到高压采样开关。
7.如权利要求4所述的可编程输入电压范围模数转换器，其中，范围解码器逻辑对被写入相关联的范围寄存器的范围选择控制字有响应。
8.如权利要求7所述的可编程输入电压范围模数转换器，其中，范围寄存器通过数字通讯接口可编程。
9.如权利要求8所述的可编程输入电压范围模数转换器，其中，数字通讯接口是串行通讯接口。
10.如权利要求9所述的可编程输入电压范围模数转换器，其中，串行通讯接口是双向的。
11.一种SAR ADC，包含电容重分配数模转换器(CapDAC)，它具有耦合到比较器的输出；SAR逻辑，它控制对SAR ADC输入信号的重复采样，并监视比较器的输出；和输入电压缩放网络，其中，输入电压被采样到一个或更多个被选择的采样电容器上，以便把输入电压缩放得基本上与SAR ADC的特征动态范围匹配。
12.如权利要求11所述的SAR ADC，其中，电容重分配DAC至少形成了输入电压缩放网络的一部分。
13.如权利要求12所述的SAR ADC，还包含被插在输入电压和电容重分配DAC之间的高压采样开关网络，以使输入电压被选择性地采样到CapDAC阵列的一个或更多个电容器上。
14.如权利要求13所述的SAR ADC，还包含范围解码器逻辑，范围解码器逻辑选择CapDAC的一个或更多个元件，用于输入电压采样。
15.如权利要求14所述的SAR ADC，其中，输入电压范围是双极性的。
16.如权利要求15所述的SAR ADC，其中，低压到高压电平移动器网络把控制信号耦合到高压采样开关。
17.如权利要求14所述的SAR ADC，其中，范围解码器逻辑对被写入相关联的范围寄存器的范围选择控制字有响应。
18.如权利要求17所述的SAR ADC，其中，范围寄存器通过数字通讯接口可编程。
19.如权利要求18所述的SAR ADC，其中，数字通讯接口是串行通讯接口。
20.如权利要求19所述的SAR ADC，其中，串行通讯接口是双向的。
21.一种SAR ADC，包含电容重分配数模转换器(CapDAC)，它具有耦合到比较器的输出；SAR逻辑，它控制对SAR ADC输入信号的重复采样，并监视比较器的输出；输入电压缩放网络，其中，输入电压被采样到一个或更多个被选择的采样电容器上，以便把输入电压缩放得基本上与SAR ADC的特征动态范围匹配；高压采样开关网络，它被插在输入电压和输入电压缩放网络之间，以使输入电压被选择性地采样到一个或更多个采样电容器上；范围解码器逻辑，它控制高压采样开关网络，选择所述一个或更多个采样电容器；和范围寄存器，范围选择控制字被写入范围寄存器，范围解码器逻辑对范围选择控制字有响应。
22.如权利要求21所述的SAR ADC，其中，范围寄存器通过整体的数字通讯接口可编程。
23.如权利要求22所述的SAR ADC，其中，数字通讯接口是串行通讯接口。
24.如权利要求21所述的SAR ADC，其中，CapADC至少形成输入电压缩放网络的一部分，并且，输入电压被采样到CapDAC的一个或更多个被选择的采样电容器上，以便把输入电压缩放得基本上与SAR ADC的特征动态范围匹配。
25.如权利要求21所述的SAR ADC，其中，输入电压缩放网络包含独立于CapDAC阵列的采样电容器网络。
26.如权利要求21所述的SAR ADC，其中，输入电压范围是双极性的。
全文摘要
一种输入电压范围可编程的模数转换器，其中，分裂栅氧化物工艺允许在和标准亚微米5伏CMOS器件相同的衬底上使用高压(±15伏)开关。利用这种工艺，可以在衰减电路前直接对模拟输入电压采样。通过仅仅采样到给定比例的采样电容器上，模拟输入可以被缩放或衰减，以适应SAR(逐次逼近寄存器)ADC自身的动态范围。在本发明的系统中，采样电容器可以是在SAR ADC自身中使用的实际的电容重分配数模转换器(CapDAC)，或者是单独的电容器阵列。通过选择采样在CapDAC或单独的采样阵列的哪一位上，人们能够对输入范围编程。一旦模拟输入信号已经被衰减以便和SAR转换器被允许的动态范围匹配，则可以使用传统的SAR把输入信号转换为数字的字。
文档编号H03M1/80GK1732624SQ200380107809
公开日2006年2月8日 申请日期2003年12月24日 优先权日2002年12月27日
发明者托马斯·保罗·克尼 申请人:模拟装置公司