专利名称：差分放大器电路及使用其的液晶显示单元的驱动电路的制作方法
技术领域：
本发明涉及差分放大器电路及使用其的液晶显示单元的驱动电路，特别是涉及为了以高精度驱动负载并消除偏移的差分放大器电路的改进。
背景技术：
至今为止，由于构成差分放大器电路的有源元件的特性变化，差分放大器电路有一个问题是对产生输出偏移的负载的驱动。为解决这个问题，已采用各种不同的方法校正输出偏移。在这些方法中，可举出日本专利公报No.9-244590(专利文件1)披露的差分放大器电路，作为具有利用电容的输出偏移校正装置的差分放大器电路第一常规示例。
图19示出具有专利文件1中披露的输出偏移校正装置的第一一般示例差分放大器电路。图19的差分放大器电路包括运算放大器电路503和偏移校正电路504。偏移校正电路504包括串联在运算放大器电路503的非反相输入端与运算放大器电路503的输出端502之间的开关506和507；连接在开关506和507的共同连接点与运算放大器电路503的反相输入端之间的电容器505；和连接在运算放大器电路503的反相输入端与运算放大器电路503的输出端502之间的开关508。
图20示出图19的差分放大器电路的操作时序图。下面将参考图20的时序图描述图19的差分放大器电路的操作。首先，在开始状态的周期T1，只有开关507置于接通状态，其他开关506和508则置于断开状态。这使运算放大器电路503的输出端502和反相输入端经电容器505相连。在这种状态下，最先的输出电压是输出电压Vout的电压电平。
在下一周期T2，除了开关507以外，开关508也变成接通。当输入电压Vin变化时，输出电压Vout也随着变化，变成包括偏移V断开在内的(Vin+V断开)。这时，电容器505短路，电容器505的两端变成相同电位。另外，由于开关507和508变成接通，电容器505的两端连接至差分放大器电路的输出端502，所以电容器505的两端的电位分别变成运算放大器电路的输出Vout＝(Vin+V断开)。
在下一周期T3，开关508照原样为接通，而开关507变为断开，此后开关502变为接通。这使电容器505的一端连接至输入端501，从Vout变成Vin。因为开关508为接通，电容器505的另一端仍然是输出电压Vout，因此，加到电容器505上的电压变成Vout-Vin＝Vin+V断开-Vin＝V断开与偏移电压V断开等效的电荷充电至电容器505。
在下一周期T4，开关506和508变为断开，此后开关507变为接通。通过使开关506和508变为断开，电容器505直接连接在运算放大器电路503的反相输入端与输出端502之间，输出偏移V断开由电容器505保持。通过使开关507变为接通，以输出端502的电位作为参考，输出偏移V断开加到运算放大器电路503的反相输入端。结果，输出电压Vout变成Vout＝Vin+V断开-V断开＝Vin因此输出偏移被消除，能输出高精度电压。
下面提到的是日本专利公报No.11-249624(专利文件2)和No.11-305735(专利文件3)中披露的放大器电路，作为校正输出偏移的第二一般示例。图21示出专利文件2中所示低电压放大器电路的基本电路配置图，图22示出专利文件2中类似地披露的高电压放大器电路的基本电路配置图。
图21中所示的低电压放大器电路提供有开关晶体管NA1和NB1，其将输入级的P沟道(此后简称为P)MOS晶体管PM51的栅极(控制电极)连接至(+)输入端或者(-)输入端；开关晶体管NA2和NB2，其将输入级的PMOS晶体管PM52的栅极连接至(+)输入端或者(-)输入端；开关晶体管NA3和NB3，其将输出级的N沟道(此后简称为N)MOS晶体管NM65的栅极，连接至输入级的PMOS晶体管PM51的漏极(第二电极)或者输入级的PMOS晶体管PM52的漏极，和开关晶体管NA4和NB4，其将构成有源负载的NMOS晶体管NM63和NM64的栅级，连接至输入级的PMOS晶体管PM51的漏极或输入极的PMOS晶体管PM52的漏极。
类似于图21中所示的低电压放大器电路，图22中所示的高电压放大器电路具有开关晶体管PA1-PA4和PB1-PB4。这里，开关晶体管NA1-PA4和PA1-PA4的栅极被施加控制信号A，开关晶体管NB1-NB4和PB1-PB4的栅极则被施加控制信号B。
在图21所示的低电压放大器电路中，图23所示的电路配置是控制信号A为H(高)电平，控制信号B为L(低)电平；而图24所示的电路配置是控制信号A为L电平，控制信号B为H电平。从图23和24明显可见，在低电压放大器电路的情况下，加有输入电压Vin的输入级MOS晶体管和有输出电压Vout反馈的输入级MOS晶体管是可以交换的。因此，在图23的电路配置和图24的电路配置的情况下在参考号码互相颠倒的放大器电路中产生输出偏移，它们的绝对值是相等的。
进一步说，在图22所示高电压放大器电路中也是如此，在控制信号A为H电平和控制信号B为L电平的电路配置，以及控制信号A为L电平和控制信号B为H电平的电路配置中，在参考号码互相颠倒的放大器电路中产生输出偏移，它们的绝对值是相等的。
在专利文件2的电路配置中披露的是，在进行点阵转换驱动的液晶显示单元的图像信号行驱动装置中，为给一块色素施加灰度电压，输出正极性灰度电压的高电压侧放大器电路和输出负极性灰度电压的低电压侧放大器电路，在每一帧响应极性而交替地操作，每两帧则进行交替地变换加有放大器电路输入电压的输入级晶体管和有输出电压反馈的输入级晶体管的操作，从而每一放大器电路的输出偏移在每四个时间帧上均衡。这样做的结果是防止了由输出偏移施加的电压变化所引起的亮度增强和减弱。
发明内容
当例如使用元件偏差大的多晶硅薄膜晶体管配置差分放大器电路时，会产生大的输出偏移。按照专利文件1中所示图19的一般示例，如果差分放大器电路的输出偏移大而供给输入端的输入电压Vin的电流供应能力小，当输入端和输出端在周期T3经电容器相连时常常会由于形成正反馈而产生振荡状态，所以输出偏移不能精确地检测。另外，按照专利文件2所示的第二常规示例，不能使输出偏移本身变小。
鉴于上述问题研制成本发明，本发明的目的是提供一种差分放大器电路和使用它的液晶显示单元驱动电路，实现偏移被校正的高精度电压输出。
根据本发明的差分放大器电路包括差分放大器装置，其具有第一和第二输入端和一个输出端；电容元件，其一端连接至预定的电源端，其另一端连接至所述第二输入端；和控制装置，其用于控制第一状态和第二状态之间的转换，其中在所述第一状态，所述第一输入端用作非反相输入端，同时所述第二输入端用作反相输入端，输入电压供给所述第一输入端，同时所述第二输入端连接至所述输出端；在所述第二状态，所述第一输入端用作反相输入端，同时所述第二输入端用作非反相输入端，所述第一输入端连接至所述输出端。
根据本发明的另一差分放大器电路包括差分放大装置，其具有电路输入端和电路输出端，包含第一晶体管和第二晶体管的差分晶体管对，驱动差分晶体管对的恒流源，连接至晶体管对的输出对的有源负载，和基于输出对的信号向电路输出端输出信号的输出电路；第一和第二开关，其用于连接差分晶体管对的输入对中的一个输入和每一电路输入端以及电路输出端；第三开关，其用于连接输入对中的另一个输入和电路输出端；第四和第五开关，其用于将每一输出对连接至输出电路；和电容元件，其一端连接至预定的电源端，另一端连接至输入对的另一端。
差分放大器电路进一步包括控制装置，其用于控制第一状态和第二状态之间的转换，在所述第一状态中，第一、第三和第四开关变为接通，第二和第五开关变为断开，在所述第二状态，第一、第三和第四开关变为断开，第二和第五开关变为接通。
根据本发明的液晶显示单元的驱动电路是这样一种液晶显示单元的驱动电路，其具有串联连接在第一和第二参考电压之间的多个电阻器，并包括灰度产生装置，其用于形成从这些多个电阻器的连接点分出的每一抽头来的灰度电压，和译码装置，其将数字信号作为输入，并从灰度产生装置的输出电压中选择和输出相应的电压，并且，将译码装置的输出作为输入，分别驱动多条数据线，其中提供有与多条数据线相对应的多个差分放大器电路。
根据本发明的另一液晶显示单元的驱动电路是这样一种液晶显示单元的驱动电路，其包括用于输入多个参考电压的多个相应的参考电压输入端；译码装置，其用于根据数字视频信号选择和输出两个相邻的参考电压；D/A转换装置，其用于内插和输出在由译码装置选择的两个参考电压之间的中间电平的模拟信号，并将D/A转换装置的输出作为输入，分别驱动多条数据线，其中提供有与多数据线相对应的多个差分放大器电路。
下面将描述本发明的操作。在具有第一和第二输入端和一个输出端的差分放大器电路中，所进行的控制是第一输入端用作非反相输入端、第二输入端用作反相输入端的第一状态，和第一输入端用作反相输入端、第二输入端用作非反相输入端的第二状态之间的转换，此外，所进行的控制是，提供其一端连接至预定电源端的电容元件，输入电压加至第一输入端，并且在第一状态，电容元件的另一端连接至第一输入端和输出端，在第二状态，电容元件的另一端连接至第二输入端。
这样做的结果，输入电压不连接至电容器，偏移检测操作在第一状态进行，偏移校正操作在第二状态进行，能获得消除偏移的精确放大输出。
图1是本发明第一实施例差分放大器电路的方框图；图2是图1差分放大器电路操作的开关时序图；图3在偏移检测周期TO1中，以放大器符号示出的图1差分放大器电路的配置图；图4在校正后的电压输出周期TO2中，以放大器符号示出的图1差分放大器电路的配置图；
图5是本发明第二实施例差分放大器电路的方框图；图6是图5差分放大器电路操作的开关时序图；图7是本发明第三实施例差分放大器电路的方框图；图8是图7差分放大器电路操作的开关时序图；图9是本发明第四实施例的差分放大器电路的方框图；图10是图9差分放大器电路操作的开关时序图；图11是本发明第五实施例差分放大器电路的方框图；图12是本发明第一实施例差分放大器电路的方框图；图13示出图12差分放大器电路操作的开关时序图；图14是图12差分放大器电路的输出电压波形示例；图15是本发明第二实施例差分放大器电路的方框图；图16是图14差分放大器电路操作的开关时序图；图17是本发明第一应用的方框图；图18是本发明第二应用的方框图；图19是第一常规示例差分放大器电路的方框图；图20是第一常规示例差分放大器电路操作的时序图；图21是第二常规示例低电压放大器电路的方框图；图22是第二常规示例高电压放大器电路的方框图；图23是一个电路配置图，其中控制信号(A)处于第二常规示例的低电压放大器电路中的H电平；图24是一个电路配置图，其中控制信号(B)处于第二常规示例的低电压放大器电路中的H电平。
具体实施例方式
下面将参考附图描述本发明的实施例。在描述本发明实施例的附图中，同样的参考号码指定具有同一功能的相同部件，将省略对它们的描述。
图1是根据本发明第一实施例的差分放大器电路配置图。图1的差分放大器电路是一种具有NMOS差分输入部的反馈型运算放大器电路。差分放大器电路包括将非反相输入端改变为反相输入端的开关10至14以及电容元件5。为控制这些开关10至14备有控制部104。
参考图1，根据本发明第一实施例的差分放大器电路包括差分输入部101，其包含源极彼此共连的输入晶体管111和112；连接在晶体管111和112彼此共连的源极与低位电源Vss之间的恒流源121；有源负载102，其与输入晶体管111和112的漏极相连；开关10，其连接输入端1和输入晶体管111的栅极；连接在输入晶体管112的栅极与电源VO(VO是任意的电源)之间的电容元件5；与输出端2相连的驱动和输出级103；连接输出端2和输入晶体管112的开关11；开关13，其连接输出端2和输入晶体管111的栅极；开关12，其连接输入晶体管111的漏极和驱动和输出级103；以及开关14，其连接输入晶体管112的漏极和所述驱动和输出级103。
下面将描述图1的差分放大器电路操作。图2是描述图1的差分放大器电路操作的时序图，示出一个输出周期中每个开关的接通和断开状态。一个输入周期是输出一个信号的周期，图2表示的周期由两个周期构成，即检测包括输出偏移在内的输出电压的第一周期TO1(偏移检测周期)和输出偏移校正电压的第二周期TO2(校正后的电压输出周期)。在这些周期中每个开关的控制由控制部104进行。
参考图2，在偏移检测周期TO1中，开关10至12变为接通，开关13和14变为断开。这样，输入端1连接至输入晶体管111的栅极(端3)，输出端2连接至输入晶体管112的栅极(端4)，输入晶体管111的漏极与驱动和输出级103相连，端3和4分别变成非反相输入端和反相输入端。
图3用放大器符号表示此时的电路配置图。当对于输入电压VIN产生输出偏移ΔV1时，与端4相连的电容元件5被加上偏移的电压VOUT(＝VIN+ΔV1)充电。接着，在校正后的电压输出周期TO2中，开关10至12变为断开，同时，开关13和14变为接通，这样，输出端2连接至输入晶体管111的栅极(端3)，晶体管112的漏极连接至驱动和输出级103，端3和4分别变成反相输入端和非反相输入端。
图4用放大器符号表示此时的电路配置图。在周期TO2中，开关11变成断开，因此，端4的电压变成电容元件5在周期TO1中保持的电压(＝VIN+ΔV1)。当在TO1中对于输入电压VIN的输出偏移是ΔV1(输出电压VOUT＝VIN+ΔV1)时，TO2中的输出偏移变成端4的电压-ΔV1，因此，TO2中的输出电压变成等于输入电压VIN。
如上所述，在本发明第一实施例的差分放大器电路中，所做的变换是在偏移检测周期TO1中，端3和4分别作为非反相输入端和反相输入端，而在校正后的电压输出周期TO2中，端3和4则分别作为反相输入端和非反相输入端。另外，在周期TO1中输入电压VIN加至端3时的输出电压被储存在电容元件中，周期TO1中储存在电容元件5上的电压用作周期TO2中的端4的电压。这样，当TO1中对于端3的电压(输入电压VIN)的输出偏移是ΔV1时，TO2中对于端4的电压(＝VIN+ΔV1)的输出偏移变成-/ΔV1，因此，在TO2中能获得与输入电压VIN相等的输出电压。
此外，在本实施例的差分放大器电路中，由于输入电压VIN在周期TO1中只连接至输入晶体管的栅极，所以，类似于图19的第一常规示例，输入电压VIN不受输出的影响，并能得到偏移被校正的高精度输出电压，而不涉及输入电压VIN的电流供应能力。
下面将描述本发明的第二实施例。图5示出根据本发明第二实施例配置图。图5是一种具有PMOS差分放大器输入部的运算放大器。差分放大器电路包括用于将非反相输入端改变为反相输入端的开关20至24和电容元件5。设置有控制部104用于控制开关20至24。
参考图5，根据本发明本第二实施例的差分放大器电路包括差分输入部201，其包含源极彼此共连的输入晶体管211和212；连接在晶体管211和212彼此共连的源极与高位电源VDD之间的恒流源221；连接至输入晶体管211和212漏极的有源负载202；连接输入端1和输入晶体管211栅极的开关20；连接在输入晶体管212栅极与电源VO(VO中是任意电源)之间和电容元件5；连接至输出端2的驱动和输出级203；连接至输出端2和输入晶体管212栅极的开关21；连接输出端2和输入晶体管211栅极的开关23；连接漏极和驱动和输出级203的开关22；以及连接输入晶体管212漏极和驱动和输出级203的开关24。
下面将描述图5差分放大器电路的操作。图6是描述图5的实施例操作的时序图。参考图6，在偏移检测周期TO1中，开关20至22变为接通，开关23和24变为断开。这样，输入端1连接至输入晶体管211的栅极(端3)，输出端2连接至输入晶体管212的栅极(端4)。输入晶体管211的漏极连接至驱动和输出级203，端3和4分别变成非反相输入端和反相输入端。当输入电压产生输出偏移ΔV2时，连接至端4的电容元件5被加有偏移的电压VOUT(＝VIN+ΔV2)充电。
接着，在校正后的电压输出周期TO2中，开关20至22变为断开，这时开关23和24变为接通。这样，输出端2连接至输入晶体管211的栅极(端3)，输入晶体管212的漏极连接至驱动和输出级203，端3和4分别变成反相输入端和非反相输入端。
在周期TO2中，由于开关21为断开，端4的电压变成周期TO1中电容元件5上保持的电压(＝VIN+ΔV2)。当TO1中对于输入电压VIN的输出偏移是ΔV2(输出电压VOUT＝VIN+ΔV2)时，在TO2中输出偏移变成端4的电压-ΔV2，因此，在TO2中的输出电压变成等于输入电压VIN。
如上所述，在本发明第二实施例的差分放大器电路中，类似于图1的差分放大器电路，所做的变换是在偏移检测周期TO1中，端3和4分别作为非反相输入端和反相输入端，而在校正后的电压输出周期TO2中，端3和4则分别作为反相输入端和非反相输入端。另外。在周期TO1中输入电压VIN加至端3时的输出电压被储存在电容元件中，周期TO1中储存在电容元件5上的电压用作周期TO2中端4的电压。这样，当在TO1中对于端3的电压(输入电压VIN)的输出偏移是ΔV2时，在TO2中对于端4的电压(＝VIN+ΔV2)的输出偏移变成-ΔV2，因此，在TO2中能获得等于输入电压的输出电压。
再说，在本实施例的差分放大器电路中，由于在周期TO1中输入电压VIN只连接至输入晶体管的栅极，所以能得到偏移被校正的高精度输出电压，而不涉及输入电压VIN的电流供应能力。
下面将描述本发明的第三实施例。图7示出本发明第三实施例的差分放大器电路配置图。图7的差分放大器电路是一种具有NMOS差分输入部和PMOS差分输入部的反馈型运算放大器。差分放大器电路包括将非反相输入端变为反相输入端的开关30至35和41至45，以及电容元件5。设置有控制部304用于控制开关30至35和41至45。
参考图7，本发明第三实施例的差分放大器电路包括NMOS差分输入部，其包含源极彼此共连的输入晶体管311和312；连接在输入晶体管311和312彼此区连的源极与低位电源VSS之间的恒流源321，PMOS差分输入部，其包含输入晶体管313和314；连接在晶体管313和314彼此共连的源极与高位电源VDD之间的恒流源322；开关30，其连接输入晶体管311和313彼此共连的栅极和输入端1；以及电容元件5，其连接在输入晶体管312和314的彼此共连的栅极与电源VO(VO是任意电源)之间。
本发明第三实施例的差分放大器电路还包括与输出端2相连的驱动和输出级303；开关31，其连接输出端2和输入晶体管312、314彼此共连的栅极；开关41，其连接输出端2和输入晶体管311、313彼此共连的栅极；开关32和42，其连接输入晶体管311的漏极和驱动和输出级303；开关33和43，其连接输入晶体管312的漏极和驱动和输出级303；开关34和44，其连接输入晶体管313的漏极和驱动和输出级303；以及开关35和45，其连接输入晶体管314的漏极和驱动和输出级303。
下面将描述图7所示差分放大器电路的操作。图8是描述根据本发明的差分放大器电路操作的定量图。参考图8，在偏移检测周期TO1中，开关30至35变为接通，开关41至45变为断开。
接着，在校正后的电压输出周期TO2中，开关30至35变为断开，同时开关41至45变为接通。通过这样进行开关的接通-断开控制，即使在图7的差分放大器电路中，类似于图1的差分放大器电路，端3和4在偏移检测周期TO1中也分别作为非反相输入端和反相输入端，在校正后的电压输出周期TO2中端3和4则分别作为反相输入端和非反相输入端。此外，在周期TO1中输入电压加至端3时的输出电压被储存在电容元件上，在周期TO2中将周期TO1中储存在电容元件5上的电压用作端4的电压。
这样，当TO1中对于端3的电压(输入电压VIN)的输出偏移是ΔV3时，TO2中对于端4的电压(＝VIN+ΔV3)的输出偏移变成-ΔV3，因此，在TO2中能获得与输入电压相等的输出电压。
此外，在本实施例的差分放大器电路中，由于输入电压在周期TO1中只连接至输入晶体管的栅极，所以类似于图19常规示例的差分放大器电路，输入电压VIN不受输出的影响，能获得偏移被校正的高精度输出电压，而与输入电压VIN的电流供应能力无关。
下面将描述本发明的第四实施例。图9示出根据本发明第四实施例的配置图。根据图9所示第四实施例的差分放大器电路，在差分放大器电路的输出端2与图1所示的负载(未示)之间增添有开关9。图10是根据本发明的差分放大器电路操作的时序图。参考图10，关于开关10至16，类似于图1的差分放大器电路，在偏移检测周期TO1中开关10至12变为接通，开关13和14变为断开，在校正后的电压输出周期TO2中开关10至12变为断开，开关13和14变为接通。新加的开关9在偏移检测周期TO1中变为断开，在校正后的电压输出周期TO2中变成接通。
关于图1的差分放大器电路，当驱动大的电容负载时必须将周期TO1设置为足够长的周期，以使差分放大器电路的输出稳定。另一方面，关于图9的差分放大器电路，由于开关在周期TO1中变为断开，所以差分放大器电路与负载分离，在周期TO1中差分放大器电路的实际负载只是电容元件5。因此，在周期TO1中图9的差分放大器电路比图1的差分放大器电路能在较短周期使输出稳定。由上所述，当驱动大电容负载时，能使周期TO1短于图1的差分放大器电路，因此能使一个输出周期缩短。
在本实施例中，虽然已描述了根据图1所示第一实施例的差分放大器电路中提供有开关9的配置，但是在其他的实施例的差分放大器电路中，通过用开关连接差分放大器电路的输出端和负载，也能实现相同的效果。
下面将描述根据本发明第五实施例的差分放大器电路，图11示出根据本发明第五实施例的差分放大器电路配置图。在根据图11所示第五实施例的差分放大器电路中，在图所示电路的差分放大器电路输入部使用电荷再分配型D/A转换器105，D/A转换之后的电压输入至差分放大器电路，作为输入电压VIN。
电荷再分配型D/A转换器105由具有同样电容值的两个电容元件6和7以及开关131至133组成，电容元件6和7各有一端经过开关133相连，各个另一端共连至参考电压Vb。另外，电容元件6和7的各一端分别经过开关131和开关132连接至参考电位Va和Vb。控制部104用于控制上述开关。
下面将描述电荷再分配型D/A转换器105的操作。在电荷再分配型D/A转换器105中，首先，开关131变为断开，开关132和131变为接通，电容元件6和7复原至参考电位Vb。然后，当数字数据信号的最低有效位是1(0)时，开关131(132)变为接通，开关132(131)变为断开，开关133变为断开，电容元件6充电到参考电压Va(Vb)，在此后，开关131(132)变为断开。然后，开关133变为接通，电荷再分配在电容元件6和7之间进行，此后，开关133变为断开。这两个电容元件之间的电荷再分配重复至数字数据的最高有效位，使得能由数字信号产生输入电压。
下面将描述电荷再分配型D/A转换器105用在本发明差分放大器电路和图19第一常规示例的输入部中的差别。当电荷再分配型D/A转换器105用于图19常规示例的差分放大器电路输入部时，参考图20，所必须的是，在进行最先输出的周期T1之后，提供进行D/A转换的周期，在D/A转换之后，进行周期T2的操作。另一方面，在本实施例中，由于在偏移检测周期TO1输入电压只提供给差分放大器电路，所以能在校正后的电压输出周期TO2通过电荷再分配型D/A转换器105的D/A转换产生下一输出周期的输入电压VIN，因此，不需要另外提供进行D/A转换的周期，能试图数据处理的增速高于第一常规示例的差分放大器电路。
为更详细地描述上述实施例，下面将参考对图描述本发明的一些示例。注意，本发明实施例描述中所示附图的相同功能部件附以相同的参考号码，并省略对它们的详细说明。图12示出本发明第一实施例的差分放大器电路。图12的实施例是图1所示本发明第一实施例的差分放大器电路的具体示例，其中具有NMOS差分输入部的反馈型运算放大器电路增加了将非反相输入端变为反相输入端的开关10至16，和电容元件5。
参考图12，本发明第一实施例的差分放大器电路包括差分输入部，其包含源极彼此共连的输入晶体管111和112；连接在输入晶体管111和112彼此共连的源极与地位电源VSS之间的恒流源221；晶体管113，其源极连接至高位电源VDD，其漏极连接至输入晶体管111的漏极；晶体管114，其源极连接至高位电源VDD，其栅极连接至晶体管113的栅极，其漏极连接至输入晶体管112的漏极；开关15和16，其将晶体管113和114彼此共连的栅极连接至晶体管114或晶体管113的漏极；开关10，其将输入端1连接至输入晶体管111的栅极，以及电容元件5，其连接在输入晶体管112与电源VO(VO是任意电源)之间。
差分放大器电路进一步包括输出晶体管115，其源极连接至高位电源VDD，其漏极连接至输出端2；连接输出端2和输入晶体管112栅极的开关11；连接输出端2和输入晶体管111栅极的开关13；开关12和14，其连接输出晶体管115的栅极和输入晶体管111或输入晶体管112的漏极；连接在输出端2与低位电源VSS之间的恒流源122；连接至输出端2和输出晶体管115栅极的相位补偿电容116。
下面将描述图12的差分放大器电路操作。图13是根据第一实施例的差分放大器电路操作的时序图。图14示出根据图13的时序图的操作所得的输出波形。
参考图13，在偏移检测周期TO1中，开关10至12和15变为接通，开关13、14和16变为断开。这样，输入端1连接至输入晶体管111的栅极(端3)，输出端2连接至输入晶体管112的栅极(端4)，晶体管113和114彼此共连的栅极连接至晶体管114的漏极，输出晶体管115的栅极连接至晶体管113的漏极。此时，端3和4分别变成非反相输入端和反相输入端，连接至端4的电容元件5被加有偏移的电压充电。
接着，在校正后的电压输出周期TO2中，开关10至12和15变为断开，同时开关13、14和16变为接通。这样，输出端2连接至输入晶体管111的栅极(端3)，晶体管113和114彼此共连的栅极连接至晶体管113的漏极，输出晶体管115的栅极连接至晶体管114的漏极，端3和4分别变成反相输入端和非反相输入端。在周期TO2中，由于开关11变为断开，所以端4的电压变成在周期TO1保持在电容元件5上的电压(＝VIN+ΔV4)。当在TO1中对于输入电压VIN的输出偏移是ΔV4(输出电压VOUT＝VIN+ΔV4)时，TO2中的输出偏移变成端4的电压-ΔV4，因此，在TO2中的输出电压变成等于输入电压VIN。
如上所述，在本发明第一实施例的差分放大器电路中，所做的变换是端3和4在偏移检测周期TO1中分别作为非反相输入端和反相输入端，在校正后的电压输出周期TO2中端3和4分别作为反相输入端和非反相输入端。另外，在周期TO1中将输入电压VIN加至端3时的输出电压被储存在电容元件中，周期TO1中储存在电容元件5上的电压用作周期TO2中的端4的电压。这样，当在TO1中对于端3的电压(输入电压VIN)和输出偏移是ΔV4时，在TO2中对于端4的电压(＝VIN+ΔV4)的输出偏移变成-ΔV4，因此，在TO2中能获得与输入电压VIN相等的输出电压。
此外，由于输入电压在周期TO1中只连接至输入晶体管的栅极，因此类似于图17的常规示例差分放大器电路，输入电压VIN不受输出的影响，能得到偏移被校正的高精度输出电压，而不涉及输入电压VIN的电流供应能力。
图15示出本发明第二实施例的配置图。图15是图5的本发明第二实施例的差分放大器电路具体示例图，有带PMOS差分输入部的反馈型运算放大器电路。差分放大器电路包括将非反相输入端变为反相输入端的开关20至26和电容元件5。
参考图15，本发明第二实施例的差分放大器电路包括差分输入部201，其包含源极彼此共连的输入晶体管211和212；恒流源221，其连接在输入晶体管211和212的彼此共连的源极与高位电源VDD之间；晶体管213，其源极连接至低位电源Vss，其漏极连接至输入晶体管211的漏极；晶体管214，其源极连接至低位电源Vss，其栅极连接至晶体管213的栅极，其漏极连接至输入晶体管212的漏极；开关25和26，其将晶体管213和214彼此共连的栅极连接至晶体管214或晶体管213的漏极；开关10，其将输入端1连接至输入晶体管211的栅极，以及电容元件5，其连接在输入晶体管212与电源VO(VO是任意电源)之间。
差分放大器电路还包括输出晶体管215，其源极连接至低位电源Vss，其漏极连接至输出端2；连接输出端2和输入晶体管212栅极的开关23；开关22和24，其将输出晶体管215连接至输入晶体管211或输入晶体管212的漏极；连接输出端2和高位电源VDD的恒流源222；以及连接输出端2和输出晶体管215栅极的相位补偿电容元件216。
下面将描述图15所示的差分放大器电路的操作。图16是根据第二实施例的差分放大器电路操作的时序图。参考图16，在偏移检测周期TO1中，开关20至22和25变为接通，开关23、24和26变为断开。这样，输入端1连接至输入晶体管211的栅极(端3)，输出端2连接至输入晶体管212的栅极(端4)，晶体管213和214的栅极连接至晶体管214的漏极，输出晶体管215连接至晶体管213的漏极。此时，端3和4分别变成非反相输入端和反相输入端，与端4相连的电容元件5被加有偏移的电压充电。
然后，在校正后的电压输出周期TO2中，开关20至22和25变为断开，此时，开关23、24和26变为接通。这样，输出端2连接至输入晶体管211的栅极(端3)，晶体管213和214的栅极连接至晶体管213的漏极，输出晶体管215的栅极连接至晶体管214的漏极，端3和4分别变成反相输入端和非反相输入端。在周期TO2中，由于开关11变为断开，因此，端4的电压变成在周期TO1中电容元件5所保持的电压。当在周期TO1中对于输入电压的输出偏移是ΔV5(输出电压VOUT＝VIN+ΔV5)时，在TO2中对于端4的电压的输出偏移变成-ΔV5，因此，在TO2中的输出电压变成等于输入电压VIN。
如上所述，即使在本发明第二实施例的差分放大器电路中，类似于图12的差分放大器电路，所做的变换也是在偏移检测周期TO1中端3和4分别作为非反相输入端和反相输入端，而校正后的电压输出周期TO2中端3和4分别作为反相输入端和非反相输入端。另外，在周期TO1中将输入电压VIN加至端3时的输出电压被储存在电容元件中，周期TO1中电容元件5所储存的电压用作周期TO2中的端4的电压。这样，当TO1中对于端3的电压(输入电压VIN)的输出偏移是ΔV5时，在TO2中对于端4的电压(＝VIN+ΔV5)的输出偏移变成-ΔV5，因此，在TO2中能获得与输入电压VIN相等的输出电压。
此外，由于输入电压在周期TO1中只连接至输入晶体管的栅极，所以能校正差分放大器电路的偏移，甚至在输入电压VIN的电流供应能力小的时候，可得到高精度的输出电压。
下面将描述本发明的第五实施例。图17是本发明第一应用的方框图。在这个应用中，示出将本发明的差分放大器电路应用于有源矩阵型显示器中用作多输出驱动电路的示例。参考图17，有源矩阵型显示单元的驱动电路这样来配置，从提供在参考电压VH和VL之间的电阻串411的每个端(抽头)所产生多个灰度电压当中，根据数字视频信号。选择灰度电压用于译码器412a至412n的各个输出，并在输出电路413a至413n进行放大。从而驱动与输出端414相连的数据线。控制信号控制构成输出电路413a至413n的本发明差分放大器电路的开关。
本发明的差分放大器电路可用作图17所示的输出电路413a至413n。使用本发明的差分放大器电路的输出电路413a至413n能以高精度的电压驱动数据线，而与从译码器412a至412n所选择和输入的灰度电压的电流供应能力。
下面将描述本发明的第二应用。图18是描述应用的方框图。这个应用示出的情况是使用电阻器作为产生用于有源矩阵显示单元的多输出驱动电路的装置。在这个应用中，所示的例子是本发明的差分放大器电路应用于使用电荷再分配型D/A转换器的驱动电路，作为有源矩阵型显示单元所用的多输出驱动电路的灰度电压产生装置。
参考图18，本应用的有源矩阵型显示器驱动电路这样来配置，从译码器422a至422n中由伽马电压输入部421每次输出来的、与液晶的透射比-电压特性相应的伽马电压VR1至VRN当中，根据数字视频信号将两个相邻的伽马电压输入至电荷再分配型D/A转换器423。电荷再分配型D/A转换器423根据数字视频信号从两个输入的伽马电压产生灰度电压，以此驱动与输出端425相连的数据线。控制信号对构成输出电路424a至424n的本发明差分放大器电路的开关进行控制。
本发明的差分放大器电路能用作图18所示的输出电路424a至424n。在由电荷再分配型D/A转换器423产生的电压没有电流供应能力时，使用本发明差分放大器电路的输出电路424a至424n能与输入电压的电流供应能力无关地以高精度电压驱动数据线。
本发明的优点是在没有输入电压与电容器连接的第一状态中进行偏移检测操作，并且在第二状态中进行偏移校正操作，因此，即使在输入电流能力小的时候，也能得到消除偏移的高精度放大输出。
权利要求
1.一种差分放大器电路，其特征在于包括差分放大器装置，其具有第一和第二输入端和一个输出端；电容元件，其一端连接至预定的电源端，其另一端连接至所述第二输入端；和控制装置，其用于控制第一状态和第二状态之间的转换，其中在所述第一状态，所述第一输入端用作非反相输入端，同时所述第二输入端用作反相输入端，输入电压供给所述第一输入端，同时所述第二输入端连接至所述输出端；在所述第二状态，所述第一输入端用作反相输入端，同时所述第二输入端用作非反相输入端，所述第一输入端连接至所述输出端。
2.根据权利要求1的差分放大器电路，其特征在于在所述第一状态，加到所述第一输入端的输入电压的放大的电压存储在所述电容元件上，在所述第二状态，将被施加到所述第二输入端的存储在所述电容元件上的所述输入电压的放大的电压，输出至所述输出端。
3.根据权利要求1的差分放大器电路，其特征在于进一步包括提供在所述输出端与负载之间的开关，其中，所述控制装置在所述第一状态将所述开关变为断开。
4.一种差分放大器电路，其特征在于包括电路输入端和电路输出端；差分放大器装置，其具有包含第一和第二晶体管的差分晶体管对，用于驱动所述差分晶体管对的恒流源，与所述差分晶体管对的输出对连接的有源负载，和基于所述输出对的信号向所述电路输出端输出信号的输出电路；第一和第二开关，其连接所述差分晶体管对的输入对中的一个输入和每一所述电路输入端及所述电路输出端；第三开关，其连接所述输入对中的另一个输入和所述电路输出端；第四和第五开关，其将每一所述输出对连接至所述输出电路；和电容元件，其一端连接至预定的电源端，另一端连接至所述输入对中的所述另一个输入。
5.根据权利要求4的差分放大器电路，其特征在于进一步包括控制装置，其控制第一状态和第二状态之间的转换，其中在所述第一状态，所述第一、第三和第四开关变为接通，所述第二和第五开关变为断开；在所述第二状态，所述第一、第三和第四开关变为断开，所述第二和第五开关变为接通。
6.根据权利要求5的差分放大器电路，其特征在于在所述第一状态，基于要从所述电路输入端加至所述输入对中的一个输入的输入电压而放大的电压，保持在所述电容元件上；在所述第二状态，基于保持在所述电容元件上的将加至所述输入对中的另一个输入的电压而放大的电压，被输出至所述电路输出端。
7.根据权利要求5的差分放大器电路，其特征在于所述有源负载具有晶体管对，其包含其栅极和源极分别共连的第三和第四晶体管；第六开关，其连接与所述输出对中的一个输出相连的所述第三晶体管的漏极和所述晶体管对的栅极；和第七开关，其连接与所述输出对中的另一个输出相连的所述第四晶体管的漏极和所述晶体管对的栅极，所述控制装置进行控制，使得在所述第一状态，至少使所述第六开关变为断开和所述第七开关变为接通，以及在所述第二状态，至少使所述第六开关变为接通和所述第七开关变为断开。
8.根据权利要求5的差分放大器电路，其特征在于进一步包括提供在所述电路输出端与输出负载之间的开关，其中，所述控制装置在所述第一状态将所述开关变为断开。
9.根据权利要求1的差分放大器电路，其特征在于进一步包括装置，其用于在所述第二状态产生所述第一状态之后的电路的输入电压。
10.一种液晶显示单元的驱动电路，其特征在于其具有串联连接在第一和第二参考电压之间的多个电阻器，并包括灰度产生装置，其用于从所述多个电阻器的连接点分出的每一抽头产生灰度电压；和译码装置，其将数字信号作为输入，并选择和输出与所述灰度产生装置的输出电压相应的电压，并且，将所述译码装置的输出作为输入，分别驱动多条数据线，所述驱动电路包括与所述多条数据线相对应的根据权利要求1所述的多个差分放大器电路。
11.一种液晶显示单元的驱动电路，其特征在于包括用于输入多个参考电压的多个相应的参考电压输入端；译码装置，其用于根据数字视频信号选择和输出两个相邻的参考电压；D/A转换装置，其用于内插和输出由所述译码装置所选择的两个参考电压的中间电平的模拟信号，并将所述D/A转换装置的输出作为输入，分别驱动多条数据线，所述驱动电路包括与多条数据线相对应的根据权利要求1所述的多个差分放大器电路。
全文摘要
一种差分放大器电路，在电流供给输入小的情况下也能获得可输出偏移被校正的高精度电压。其具有第一和第二输入端和输出端，其中控制第一和第二状态之间的转换，在所述第一状态，第一输入端用作非反相输入端，第二输入端用作反相输入端，在第二状态，第一输入端用作反相输入端，第二输入端用作非反相输入端，还提供电容元件，其一端连接至预定的电源端，所进行的控制是，在第一状态，输入电压供给第一输入端，电容器的另一端连接至第二输入端和输出端，在第二状态，第一输入端连接至输出端，电容器的另一端连接至第二输入端。在输入电压没有连接至电容器的情况下，在第一状态进行偏移检测操作，在第二状态进行偏移校正操作。
文档编号H03F1/02GK1604464SQ200410012039
公开日2005年4月6日 申请日期2004年9月28日 优先权日2003年10月1日
发明者中平吉彦 申请人:日本电气株式会社, 恩益禧电子股份有限公司