专利名称：低通滤波电路及反馈系统的制作方法
技术领域：
本发明涉及一种低通滤波电路，特别涉及在相位同步电路和延迟锁定环电路等反馈系统中，比较适合作为环路滤波器用的低通滤波电路的技术。
背景技术：
反馈系统，特别是相位同步电路(以下，称为PLL)现在正成为半导体集成电路系统中不可缺少的构成要素，几乎所有的LSI中都安装有相位同步电路。并且，其应用范围跨越通信机器、微处理器、IC卡等多种领域。
图14表示一般的充电泵型PLL的结构。参照该图，对PLL的概要进行说明。相位比较器10比较提供给PLL的输入时钟CKin和反馈时钟CKdiv的相位差，并且输出与该相位差相对应的信号UP及信号DN。充电泵电路20根据信号UP及信号DN，输出电流Ip(吐出或者吸入)。环路滤波器30将电流Ip平滑化，且作为电压Vout输出。电压控制振荡器40根据电压Vout，使PLL的输出时钟CKout的频率发生变化。分频器50将输出时钟CKout进行N分频，且作为反馈时钟CKdiv反馈到相位比较器10。在重复以上步骤的过程中，输出时钟CKout渐渐收敛到所规定的频率，且被锁定。
环路滤波器30为前述PLL的构成要素中特别重要的要素。可以说，PLL的响应特性由环路滤波器30的滤波特性来决定。
图15表示一般的环路滤波器。其中的(a)为被动滤波器，(b)为主动滤波器。两者能够相互等效变换，两者的传递特性相同。从该图能够看出，环路滤波器30不管是被动型还是主动型，实际上为电阻元件与电容元件相组合而形成的低通滤波电路。
而根据PLL的控制理论，最好使PLL的响应频带宽度最大为输入时钟的10分之一左右的频率。根据该理论，以较低频率的基准时钟作为输入的PLL必须使环路滤波器的截止频率较低、响应频带宽度较窄。因此，以往的PLL中的环路滤波器具有较大的时间常数、也就是CR积。为了实现大的CR积，一般是使电容元件较大。
但是，使电容元件较大成为电路规模增大的要因。这会成为特别是具备多个PLL的半导体集成电路、例如微处理器等的深刻问题。并且，特别在IC卡中，从可靠性的方面考虑，必须要避免安装比卡的厚度厚的部品，因此实际上不可能采用在外部安装大型的电容元件的方法。所以，以往为了缩小环路滤波器的电容元件，采用了以下所述的方法。
第一个例子将通常串联的电容元件及电阻元件分离构成环路滤波器，且分别对这些元件提供电流，在加法电路中合计所产生的电压且输出(例如参照专利文献1)。这样一来，由于使提供给电容元件的电流小于提供给电阻元件的电流，因此能够维持与以往相同的滤波特性，同时，相对地实现电容元件的小型化。
第二个例子为本案发明人的专利申请(日本国专利申请2003-121647号，以下称为以前的申请)所明确指出的环路滤波器。图16表示以前的申请所明确指出的环路滤波器的一个例子。该环路滤波器输入将电流Ip按一定的比率内分的两个系统的电流。具体地说，环路滤波器输入分别来自输入端IN1及IN2的电流Ip/10及9Ip/10。并且，输出在电容元件31及电阻元件32之间所产生的电压。这样一来，能够保持与图15(a)所示的被动滤波器相同的传递特性，同时，大幅度地缩小电容元件31。
《专利文献1》专利第2778421号公报(第3页、图1)但是，由于在上述第1个例子中，即使在构成被动型的环路滤波器时也必须要加法电路，因此，增大了该部分的电路面积，也增加了电路的复杂度。而在上述第2个例子中，由于不需要加法电路，因此不会产生增大电路面积及电路复杂度的问题，但是恐怕会产生由于输入端IN2的电位非常接近接地电位而引起的各种问题。
首先，若输入端IN2的电位与接地电位接近的话，则控制给输入端IN2提供、停止电流的MOS晶体管(无图示)不能稳定地工作。因此，不能准确地给输入端IN2提供固定的电流，低通滤波电路的工作恐怕会不稳定。
并且，由于输入端IN2的电位非常接近于接地电位，因此印加在电容元件33的两端的电压变得非常地小，难以在电容元件33上使用MOS电容。若不印加阈值电压以上的电压，恐怕MOS电容的电容值会下降，不能作为电容发挥作用。
现在，PLL被大量地应用在数字电路，在很多数字电路的制造过程中不包含电容工艺。因此，在外部不能安装电容元件的条件限制下，PLL的环路滤波器中的电容元件用MOS电容构成。但是，如上所述，在以前的申请所明确指出的环路滤波器中，难以使用MOS电容构成电容元件33。因此，变成了例如使用布线间电容等构成电容元件33，这成了增大电路面积的主要原因。
发明内容
如上述问题所鉴，本发明的课题在于对于低通滤波电路，能够保持与以往相同的滤波特性，同时，实现电容元件的小型化，使其稳定地工作。并且，使用MOS电容构成这种低通滤波电路。并且，提供具备这种低通滤波电路作为环路滤波器的反馈系统。
为了解决上述课题，本发明所采用的第1个方案是，作为低通滤波电路，其包括拥有第1电容元件的第1元件块；拥有电阻元件及与该电阻元件串联的电源，一端连接在上述第1元件块的一端，另一端接收基准电压的第2元件块；拥有第2电容元件且与上述第2元件块并联的第3元件块；连接在上述第1元件块的另一端且接收第1电流的第1输入端；及连接在上述第1到第3元件块的连接处，接收相当于方向与上述第1电流相同且大小为其一定倍数的第2电流的第2输入端。该低通滤波电路以上述第1元件块的一端产生的电压作为输出。
因此，能够使流入第1元件块的电流小于流入第2及第3元件块的电流。也就是说，第2输入端接收的第2电流与流入第1元件块的电流合流，流入第2及第3元件块。因此，能够避免增大第2元件块中的电阻元件的电阻值，仅使第1元件块中的电容元件相对地缩小。并且，由于在第2元件块设置电源，因此在第2输入端一定印加有比该电源电压高的电压。所以，控制给第2输入端提供、停止电流的MOS晶体管能够稳定地工作，能够将所规定的电流准确地提供给第2输入端，并且，确保了印加在第2电容元件的两端的电压，较易使用MOS电容。
并且，本发明所采用的第2个方案是，作为低通滤波电路，其包括拥有第1电容元件且一端接收第1电压的第1元件块；拥有以在上述第1元件块的另一端产生的电压为输入的电压缓冲电路，及与该电压缓冲电路的输出侧串联的电阻元件，且一端连接在上述第1元件块的另一端的第2元件块；拥有第2电容元件且与上述第2元件块并联的第3元件块；连接在上述第1元件块的另一端且接收第1电流的第1输入端；及连接在上述第2及第3元件块的连接处，输入大小相当于上述第1电流的一定倍数的第2电流的第2输入端。该低通滤波电路以在上述第2及第3元件块的连接处产生的电压作为输出。
这样一来，能够避免第1元件块和第2及第3元件块串联，同时，输出在第1及第2元件块产生的电压的合计。并且，不需要合计电压用的加法电路。也就是说，能够使第1及第2输入端的电压保持较大，能够使第1及第2输入端稳定地接收第1及第2电流。并且，由于确保了印加在第1及第3元件块的电压，因此在第1及第2电容元件较易使用MOS电容。
并且，本发明所采用的第3个方案是，作为低通滤波电路，其包括拥有第1电容元件且一端接收第1电压的第1元件块；拥有电阻元件及与该电阻元件串联的电源且一端接收第2电压的第2元件块；拥有第2电容元件，一端连接在上述第2元件块的另一端，另一端接收上述第2电压的第3元件块；将在上述第1元件块的另一端产生的电压变成电流的第1电压电流变换电路；将在上述第2元件块的另一端产生的电压变成电流的第2电压电流变换电路；连接在上述第1元件块的另一端且接收第1电流的第1输入端；及连接在上述第2及第3元件块的连接处，接收大小相当于上述第1电流的一定倍数的第2电流的第2输入端。该低通滤波电路以由上述第1及第2电压电流变换电路所变换的电流的合计作为输出。
这样一来，能够避免第1元件块和第2及第3元件块串联，同时，输出与在第1及第2元件块产生的电压相对应的电流的合计。因此，不需要加法电路。也就是说，能够使第1及第2输入端的电压保持较大，且能够使第1及第2输入端稳定地接收第1及第2电流。并且，由于确保了印加在第1及第3元件块的电压，因此在第1及第2电容元件较易使用MOS电容。
最好上述第2元件块中的上述电阻元件为上述电源的内部电阻。或者，最好上述第2元件块中的上述电阻元件为上述电压缓冲电路的内部电阻。
并且，最好上述第2元件块中的上述电阻元件为开关电容电路。
并且，最好在上述第2及第3方法所涉及的低通滤波电路中，上述第1及第2电容元件都为MOS电容。
并且，本发明所采用的方案是，一种让根据输入时钟所产生的输出时钟反馈，使该输出时钟为所规定的特征的反馈系统，该反馈系统包括由上述低通滤波电路构成的环路滤波器；根据上述输入时钟和被反馈的时钟的相位差，产生输入到上述环路滤波器用的上述第1及第2电流的充电泵电路；及根据来自上述环路滤波器的输出信号产生上述输出时钟的输出时钟产生器。
这样一来，能够保持与以往相同的环路特性，同时，实现比以往小型的反馈环路。
(发明的效果)如上所述，根据本发明，能够在保持与以往相同的滤波特性的同时，实现由小型的电容元件构成的、能够稳定工作的低通滤波电路。并且，由于能够在电容元件上印加充足的电压，因此较易使用MOS电容。
特别是使用本发明所涉及的低通滤波电路作为PLL等反馈系统中的环路滤波器时，能够使环路滤波器中的电容元件小型化。而且，由于能够积极地使用MOS电容，因此在拥有反馈系统的数字电路的制造工艺中，不必设置电容工艺。这样一来，能够获得使反馈系统小型化及降低制造成本的效果。
附图的简单说明图1为本发明的第1实施例所涉及的反馈系统的结构图。
图2为表示将一般的被动滤波器换成本发明的第1实施例所涉及的环路滤波器的变换过程的图。
图3为本发明的第1实施例所涉及的环路滤波器中的电源的具体电路图。
图4为用开关电容电路构成本发明的第1实施例所涉及的环路滤波器中的电阻元件时的电路图。
图5为本发明的第2实施例所涉及的环路滤波器的结构图。
图6为在本发明的第2实施例所涉及的环路滤波器中的电压缓冲电路的具体电路图。
图7为在本发明的第2实施例所涉及的环路滤波器中的电压缓冲电路的其它具体电路图。
图8为图7所示的环路滤波器用的充电泵电路的电路图。
图9为本发明的第3实施例所涉及的环路滤波器的结构图。
图10为将本发明的PLL和DLL应用在IC卡上的例子。
图11为将本发明的PLL和DLL应用在COC部件的例子。
图12为将本发明的PLL和DLL安装在LSI垫片区域的例子。
图13为将本发明的PLL和DLL安装在微处理机上的例子。
图14为一般的充电泵型PLL的结构图。
图15为一般的环路滤波器的电路图。
图16为日本国专利申请2003-121647号所明确指出的环路滤波器的电路图。
(符号的说明)20A，20B-充电泵电路；30A，30B，30C-环路滤波器(低通滤波电路)；31-电容元件(第1电容元件，第1元件块)；32-电阻元件(第2元件块)；32-开关电容电路；33-电容元件(第2电容元件，第3元件块)；34-电源(第2元件块)；35，35A，35B-电压缓冲电路；36-NMOS晶体管(第1电压电流变换电路)；37-NMOS晶体管(第2电压电流变换电路)；40-电压控制振荡器(输出时钟产生器)；IN1-输入端(第1输入端)；IN2-输入端(第2输入端)。
具体实施例方式
以下，参照附图对本发明的实施例加以说明。
(第1实施例)
图1表示本发明的第1实施例所涉及的反馈系统的结构。本实施例所涉及的反馈系统为PLL，包括相位比较器10、充电泵电路20A、环路滤波器30A、作为输出时钟产生器的电压控制振荡器40、及分频器50。其中，相位比较器10、电压控制振荡器40及分频器50正如以上所说明的。以下，对充电泵电路20A及环路滤波器30A进行详细说明。
充电泵电路20A包括提供电流αIp及(1-α)Ip的充电用的电流源21及23、和放电用的电流源22及24。并且，若信号UP被提供，则控制开关SW1及SW3导通，电流αIp及(1-α)Ip被吐出。而若信号DN被提供，则控制开关SW2及SW4导通，电流αIp及(1-α)Ip被吸入。也就是说，从充电泵电路20A出入相当于将电流Ip内分成α∶(1-α)的两个系统的电流。
环路滤波器30A将从充电泵电路20A出入的电流αIp及(1-α)Ip分别输入到输入端IN1及IN2。在环路滤波器30A中，在输入端IN1及输入端IN2之间设置有作为第1元件块的电容元件31。并且，在输入端IN2及基准电压之间，设置有作为第2元件块的相互串联的电阻元件32及电源34、和与第2元件块并联的作为第3元件块的电容元件33。并且，环路滤波器30A输出输入端IN1的电压Vout，也就是在电容元件31的一端产生的电压。
在环路滤波器30A中，提供给输入端IN1的电流αIp流入电容元件31、及相互并联的电阻元件32及电容元件33。并且，提供给输入端IN2的与电流αIp方向相同的电流(1-α)Ip，流入并联的电阻元件32及电容元件33。所以，由于流入并联的电阻元件32及电容元件33的仅仅一部分电流流入电容元件31，因此能够相对地缩小该静电电容。并且，当使电容元件31小型化时，在电容元件31及电阻元件32之间产生的电压与不设置输入端IN2，也不使电容元件31小型化的情况下，将电流Ip提供给输入端IN1时产生的电压没有什么不同。
这里，参照图2，对将一般的被动滤波器换成本实施例所涉及的环路滤波器的方法加以说明。图2(a)所示的被动滤波器正是图15(a)所示的被动滤波器。在该被动滤波器中，当使电容元件31的电容值为CX，电阻元件32的电阻值为RX，及电容元件33的电容值为C3X时，通过按照以下的变换式(1)～(3)变换各个元件值，获得图2(b)所示的被动滤波器。C＝C3X+CX(1)C3=(C3X+CX)C3XCX----(2)]]>R=RXCX2(C3X+CX)2----(3)]]>并且，在该被动滤波器中，交换输入端IN1及接地端同时在电容元件31与电阻元件32之间设置输入端IN2，来将电流Ip/10及9Ip/10提供给输入端IN1及IN2。这样一来，获得了图2(c)所示的，将电容元件31缩小到以往的1/10的被动滤波器，也就是本实施例所涉及的环路滤波器30A。
返回到图1，在本实施例所涉及的环路滤波器30A中，电压Vth的电源34串联在电阻元件32。电压Vth为MOS晶体管的阈值电压。也就是说，由于输入端IN2的电压一定高于构成控制开关SW2的MOS晶体管的阈值电压，因此充电泵电路20A能够稳定地将固定的电流αIp提供给输入端IN2。并且，由于在电容元件33的两端一定印加有电压Vth以上的电压，因此使MOS电容的电容值增大且电容元件33作为电容稳定地发挥作用。
图3表示电源34的具体电路结构。电源34由二极管连接的NMOS晶体管341、及给NMOS晶体管341提供偏流Ibias的电流源342构成。也可以用电阻元件代替NMOS晶体管341，并且，也可以用其它的电阻性阻抗元件代替它。但是，要使电源34的内部电阻值，也就是NMOS晶体管341的电阻值RN、和图3所示的电阻元件32的电阻值Rr的合成电阻值成为图2(c)所示的电阻元件32的电阻值R。这样一来，通过将NMOS晶体管341的电阻值设定为R，能够省略电阻元件32。
而电阻元件32也可以由开关电容电路构成。图4(a)表示由开关电容电路(SCF电路)构成图2(c)所示的电阻元件32时的低通滤波电路。众所周知，开关电容电路为将电容取样进行电荷传送的电路，其与电阻的工作相同。图4(b)表示开关电容电路32′的结构例。开关电容电路32′中的各个开关与时钟CK及为其相反的时钟/CK相呼应进行开、关工作。若使开关电容电路32′中的电容值为C，时钟CK的频率即取样频率为f，则开关电容电路32′作为电阻值1/(2Cf)的电阻发挥作用。另外，能够用本实施例所涉及的PLL的输入时钟CKin或输出时钟CKout作为时钟CK。
以上，根据本实施例，在通过接收两个系统的电流实现电容元件31的小型化的环路滤波器30A中，确保了充电泵电路20A中的控制开关SW2能够工作时的输入端IN2的电压。这样一来，实现了固定的电流准确地出入环路滤波器30A，稳定正确的抽样工作。并且，由于确保了电容元件33的两端的电压，因此能够使电容元件33为MOS电容。而且，由于使输入端IN1接收的电流值较小，因此能够使电容元件31更小型化。
另外，在上述说明中，电源34的电压Vth为MOS晶体管的阈值电压，本发明对此不作限定。电压Vth只要为能够保证充电泵电路20A的恒流性的电压就行。
并且，也可以交换电源34与电阻元件32的连接顺序。也就是说，也可以将电源34的正极连接在输入端IN2及电容元件33，使电阻元件32的一端接收接地电位。
(第2实施例)由于在第1实施例所涉及的环路滤波器30A中，电容元件31与电容元件33串联，因此输入端IN1的电压被分压，分别印加在电容元件31及33。所以，若使电源34的电压Vth上升得过高，则印加在电容元件31的两端的电压反倒相对地变低了。并且，若该电压下降到MOS晶体管的阈值电压以下，则难以使用MOS电容构成电容元件31。因此，认为实现了将电容元件31和电容元件33并联，具有与以往相同的滤波特性的环路滤波器。
图5表示本发明的第2实施例所涉及的环路滤波器的结构。本实施例所涉及的环路滤波器30B包括作为第1电容元件块的电容元件31、作为第2元件块的相互串联的电阻元件32及电压缓冲电路35、及作为第3元件块的电容元件33。电容元件31的一端接收作为第1电压的接地电位，输入端IN1及电压缓冲电路35的输入侧连接在其另一端。电压缓冲电路35的输出侧连接在电阻元件32。输入端IN2及电阻元件32连接在电容元件33的一端，另一端接收作为第2电压的接地电位。并且，环路滤波器30B输出在电阻元件32与电容元件33的连接处产生的电压Vout。也就是说，环路滤波器30B实际上输出在电容元件31产生的电压和电容元件33产生的电压的合计电压。另外，电容元件31及33都为由NMOS晶体管构成的MOS电容。
能够用环路滤波器30B替换图1所示的PLL中的环路滤波器30A。此时，环路滤波器30B，例如从充电泵电路20A将电流Ip/10及电流Ip输入到输入端IN1及IN2，并且将在电阻元件32与电容元件33的连接处产生的电压Vout输出到电压控制振荡器40。也就是说，通过将相对较小的电流提供给电容元件31，能够使电容元件31的电容值小型化。
其次，对本实施例所涉及的环路滤波器30B所显示的与一般的被动滤波器相同的传递特性加以说明。现在，在图2(a)所示的被动滤波器中，若使输入电流为Ipx，且使来自电阻元件32与电容元件33的连接处的输出电压为Vout，则该被动滤波器的传递函数成为以下的式子(4)Vout/IPX=(1+C3XCX)(sCXRX+1)sCX(sRXC3XCXC3X+CX+1)----(4)]]>而环路滤波器30B的传递函数变成以下的式子(5)Vout/IP=sCR+1sC(sC3R+1)----(5)]]>这里，通过按照以下的变换式(6)～(9)改变各个元件值，式子(4)与式子(5)变得一样。R＝RX(6)C＝CX(7)C3=C3XCXC3X+CX----(8)]]>IP=(1+C3XCX)IPX----(9)]]>图6表示电压缓冲电路35A的具体电路结构。电压缓冲电路35A包括由PMOS晶体管351及352构成的电流镜电路353、产生电流镜电路353的输入侧电流的NMOS晶体管354、及接收电流镜电路353的输出电流且二极管连接的NMOS晶体管355。电压缓冲电路35A，在NMOS晶体管354的栅极接收在电容元件31产生的电压，输出在NMOS晶体管355产生的电压。这里，通过使NMOS晶体管354及355的跨导(任意值)相等，且使PMOS晶体管351及352的跨导(任意值)相等，交流电压增益几乎变成“1”。也就是说，电压缓冲电路35A作为电压缓冲器发挥作用。
另外，也可以用电阻元件代替NMOS晶体管355，也可以用其它的电阻性阻抗元件代替它。但是，要使电压缓冲电路35A的内部电阻值，也就是NMOS晶体管355的电阻值RN、和图6所示的电阻元件32的电阻值Rr的合成电阻值成为图5所示的电阻元件32的电阻值R。这样一来，通过将NMOS晶体管355的电阻值设定为R，能够省略电阻元件32。
当环路滤波器30B为图6所示的结构时，在输入电压Vout的电压控制振荡器40中，NMOS晶体管41产生电压控制振荡器40内的偏流。当使用PMOS作为产生该偏流的晶体管时，环路滤波器30B变成以下的结构。
图7表示电压缓冲电路35的其它具体电路结构。图7所示的电压缓冲电路35B为省略了图6所示的电压缓冲电路35A中的PMOS晶体管352及NMOS晶体管355的结构。电压缓冲电路35B，在NMOS晶体管354的栅极，接收在电容元件31产生的电压，输出在PMOS晶体管351产生的电压。这里，通过设定PMOS晶体管351及NMOS晶体管354的跨导使电压缓冲电路35B的交流电压增益几乎变为“1”，从而使电压缓冲电路35B作为电压缓冲器发挥作用。
在图7所示的结构中，电容元件33由PMOS晶体管构成，连接在作为第2电压的电源电压。并且，输入端IN2接收的电流Ip与输入端IN1接收的电流Ip/10方向相反。并且，在输入电压Vout的电压控制振荡器40中，PMOS晶体管42产生电压控制振荡器40内的偏流。
图8表示图7所示的环路滤波器30B用的充电泵电路。充电泵电路20B包括电流源21、22、23及24，其中，电流源21及23只不过是将提供电流Ip的以往的电流源分割，使供给电流成为α∶(1-α)。电流源22及24也一样。并且，若信号UP被提供，则控制开关SW1、SW3及SW5导通，由电流源21及23提供的为电流的合成的电流Ip被吐出，同时，电流αIp被吸入。而若信号DN被提供，则控制开关SW2、SW4及SW6导通，由电流源22及24提供的为电流的合成的电流Ip被吸入，同时，电流αIp被吐出。
而图7所示的环路滤波器30B的传递函数为以下的式子(10)Vout/IP=RP{sCRN(1+RrRP)+1}sCRN{sC3(RP+Rr)+1}----(10)]]>这里，通过按照以下的变换式(11)及(12)改变各个元件值，RP＝RN(11)R＝RP+Rr(12)式子(10)和式子(5)变得一样。因此，式子(10)和式子(4)变得一样。
另外，也可以用电阻元件代替PMOS晶体管341，也可以用其它的电阻性阻抗元件代替它。但是，要使电压缓冲电路35B的内部电阻值，也就是PMOS晶体管351的电阻值RP、和图7所示的电阻元件32的电阻值Rr的合成电阻值成为图5所示的电阻元件32的电阻值R。这样一来，通过将PMOS晶体管351的电阻值设定为R，能够省略电阻元件32。
以上，根据本实施例，由于将电容元件31与电容元件33并联，因此比较容易在这些元件上印加大的电压。所以，在电容元件31及33上比较容易使用MOS电容。并且，通过使输入端IN1接收的电流值较小，能够使电容元件31更小型化。
另外，与第1实施例一样，也可以用开关电容电路构成环路滤波器30B中的电阻元件32。
并且，当然也可以用例如布线间电容等代替MOS电容构成电容元件31及33。
(第3实施例)在第2实施例中，当在环路滤波器30B的输出电压Vout与电压控制振荡器40的振荡频率之间有明显的线形性，并且，在不必使电压控制振荡器40的振荡频率发生大的变化时，也可以用输出一定的电压的电源代替电压缓冲电路35连接在电阻元件32。以下，对用环路滤波器30B中的电源代替电压缓冲电路35而构成的环路滤波器进行说明。
图9表示本发明的第3实施例所涉及的环路滤波器的结构。本实施例所涉及的环路滤波器30C包括作为第1元件块的电容元件31、作为第2元件块的相互串联的电阻元件32及电源34、作为第3元件块的电容元件33、作为第1电压电流变换电路的NMOS晶体管36、及作为第2电压电流变换电路的NMOS晶体管37。电容元件31的一端接收作为第1电压的接地电位，输入端IN1及NMOS晶体管36的栅极连接在另一端。电源34的负极接收作为第2电压的接地电位，电阻元件32连接在正极。电容元件33与相互串联的电阻元件32及电源34并联。并且，输入端IN2连接在电阻元件32与电容元件33的连接处。另外，电容元件31及33都为由NMOS晶体管构成的MOS电容。
由于在第1实施例已经对电源34的电压Vth进行了说明，因此在此省略说明。
NMOS晶体管36，在栅极接收在电容元件31产生的电压V1，在源极、漏极之间流入与电压V1对应的电流I1。而NMOS晶体管37，在栅极接收在电容元件33产生的电压V2，在源极、漏极之间流入与电压V2对应的电流I2。并且，电流I1及I2的合流的电流Ib作为偏流提供给电压控制振荡器40。这样一来，通过将电容元件31及33产生的电压变换成电流，且合计该电流，能够较容易地实现与第2实施例相同的传递特性。
若从另一个角度来看的话，本实施例所涉及的环路滤波器30C，由第1实施例所涉及的环路滤波器30A中的电容元件31构成的块、与由电阻元件32、电源34及电容元件33构成的块并联组成。并且，环路滤波器30C用将电压V1及V2变换成电流I1及I2，且输出这些电流I1及I2的合计，来代替输出在这些元件块产生的电压V1及V2的合计。
以上，根据本实施例，由于电容元件31与电容元件33并联，因此较易在这些元件上印加大的电压。所以，较易使用MOS电容构成电容元件31及33。并且，通过使输入端IN1接收的电流值较小，能够使电容元件31更小型化。
另外，与第1实施例一样，也可以用开关电容电路构成环路滤波器30C中的电阻元件32。
并且，当然也可以用例如布线间电容等来代替MOS电容构成电容元件31及33。
在第1到第3实施例中，用PLL作为反馈系统，本发明对此不作限定。在图1，通过省略分频器50，且用作为输出时钟产生器的电压控制延迟电路代替电压控制振荡器40，能够构成延迟锁定环电路(以下，称为DLL)。
(本发明所涉及的反馈系统的应用例)由于本发明的PLL及DLL不需要大规模的电容元件，就能够使电路规模小型化，并且，容易使用MOS电容，因此应用在以下的产品中倍受瞩目。
图10为在IC卡用的LSI上使用本发明的PLL和DLL的例子。由于使用在IC卡的LSI在安装面积上有限，因此能够用更小的电路面积构成本发明的PLL和DLL作为IC卡使用特别合适。
图11为将本发明的PLL和DLL应用在COC(chip on chip)部件上的例子。在COC结构中，上层的半导体集成电路的电路面积有限。因此，本发明的PLL和DLL很有效。
图12为将本发明的PLL和DLL安装在LSI垫片上的例子。与COC结构一样，能够安装在LSI垫片上的电路面积有限。因此，本发明的PLL和DLL很有效。
图13为将本发明的PLL和DLL作为微处理机中的时钟产生器安装的例子。现在，非常多的PLL和DLL被安装在微处理机中。而且，通过在微处理机中使用本发明的PLL和DLL，在大幅度减少微处理机全体的电路面积方面倍受瞩目。因此，通过将本发明的PLL和DLL适用在微处理机上，能够得到很好的效果。
权利要求
1.一种低域滤波电路，其特征在于包括拥有第1电容元件的第1元件块，拥有电阻元件及与该电阻元件串联的电源、一端连接在上述第1元件块的一端、另一端接收基准电压的第2元件块，拥有第2电容元件且与上述第2元件块并联的第3元件块，连接在上述第1元件块的另一端且接收第1电流的第1输入端，及连接在上述第1到第3元件块的连接处、接收相当于方向与上述第1电流相同且大小为其一定倍数的第2电流的第2输入端；输出在上述第1元件块的一端产生的电压。
2.一种低通滤波电路，其特征在于包括拥有第1电容元件且一端接收第1电压的第1元件块，拥有以在上述第1元件块的另一端产生的电压作为输入的电压缓冲电路、及与该电压缓冲电路的输出侧串联的电阻元件、且一端连接在上述第1元件块的另一端的第2元件块，拥有第2电容元件、一端连接在上述第2元件块的另一端、另一端接收第2电压的第3元件块，连接在上述第1元件块的另一端且接收第1电流的第1输入端，及连接在上述第2及第3元件块的连接处、输入大小相当于上述第1电流的一定倍数的第2电流的第2输入端；输出在上述第2及第3元件块的连接处产生的电压。
3.一种低通滤波电路，其特征在于包括拥有第1电容元件、一端接收第1电压的第1元件块，拥有电阻元件及与该电阻元件串联的电源且一端接收第2电压的第2元件块，拥有第2电容元件、且与上述第2元件块并联的第3元件块，将在上述第1元件块的另一端产生的电压变换成电流的第1电压电流变换电路，将在上述第2元件块的另一端产生的电压变换成电流的第2电压电流变换电路，连接在上述第1元件块的另一端且接收第1电流的第1输入端，及连接在上述第2及第3元件块的连接处、接收大小相当于上述第1电流的一定倍数的第2电流的第2输入端；输出由上述第1及第2电压电流变换电路所变换的电流的合计。
4.根据权利要求第1项或第3项所述的低通滤波电路，其特征在于上述第2元件块中的上述电阻元件为上述电源的内部电阻。
5.根据权利要求第2项所述的低通滤波电路，其特征在于上述第2元件块中的上述电阻元件为上述电压缓冲电路的内部电阻。
6.根据权利要求第1项到第3项中的任意一项所述的低通滤波电路，其特征在于上述第2元件块中的上述电阻元件为开关电容电路。
7.根据权利要求第2项或第3项所述的低通滤波电路，其特征在于上述第1及第2电容元件都为MOS电容。
8.一种让根据输入时钟所产生的输出时钟反馈，使该输出时钟为所规定的特性的反馈系统，其特征在于包括由权利要求第1项到第3项中的任意一项所述的低通滤波电路构成的环路滤波器；根据上述输入时钟和被反馈的时钟的相位差，产生输入到上述环路滤波器用的上述第1及第2电流的充电泵电路；及根据来自上述环路滤波器的输出信号，产生上述输出时钟的输出时钟产生器。
全文摘要
本发明公开了一种低通滤波电路及反馈系统。其目的在于对于低通滤波电路，能够在保持与以往相同的滤波特性的同时，实现电容元件的小型化，使其安定的工作。并且，使用MOS电容作为电容元件。在由第1电容元件(31)、及与其串联的电阻元件(32)及第2电容元件(33)构成的低通滤波电路中，连接在第1电容元件(31)的一端的第1输入端(IN1)接收第1电流(Ip/10)，同时，连接在另一端的第2输入端(IN2)接收第2电流(9Ip/10)。这里，第1电容元件(31)的电容值根据第1电流的大小来设定。并且，设置与电阻元件(32)串联的电源(34)，使在第2输入端(IN2)与接地端之间一定印加有MOS晶体管的阈值电压以上的电压。
文档编号H03H11/40GK1578152SQ20041003530
公开日2005年2月9日 申请日期2004年4月15日 优先权日2003年6月27日
发明者道正志郎, 森江隆史, 曾川和昭 申请人:松下电器产业株式会社