专利名称：使用双二进制传信的电底板传输的制作方法
技术领域：
本发明涉及信号处理，并具体涉及通过电底板(例如，以GHz速度)传输数据。
背景技术：
在诸如高速路由器和交叉连接交换机的核心光学产品中需要吉赫兹速度数据速率。许多这样的大规模系统需要使用很少的功率并为了降低成本而在较小的区域内路由成百乃至成千的信号。典型地，这种路由发生在被称作高速底板的多层板上。在这种结构上为吉赫兹速度线路速率保持信号完整是非常困难的，并且这已经产生了重要的研究领域。许多厂商正寻求若干解决方案以保持底板信号传输的完整性。这些技术基本上分为两类被动和主动。
被动解决方案包括使用高质量的微波基底材料，创新的通孔技术和新连接器技术。尽管这些技术能够帮助解决传输问题，但是通常需要使用高成本的微波基底和特殊的高带宽底板连接器。而且，非常长的迹线长度仍旧可能导致不可被接受的传输特性。
主动解决方案包括自适应均衡、预加重、PAM-4及其组合。尽管这些解决方案能够甚至为长的迹线长度提供极好的性能，但是功率消耗和成本会成为问题。典型地，提供均衡或预加重的主动解决方案必须校正整个NRZ数据带宽。对于许多低质量传输系统而言，存在的问题是频率响应滚降严重，并且使用厚底板上的通孔产生了有用频率范围内的空白。贯穿空白的均衡或预加重需要使用更高阶网络，以及所产生的校正将对温度和参数变化非常敏感。
一种针对差的高频响应的解决方案是使用多级编码来压缩带宽。一些厂商目前连同均衡一起使用PAM-4以解决该问题。尽管已经表明这种技术甚至在长迹线上可提供非常好的性能，但是这些电路典型地很复杂，导致难以提供紧凑的集成以及相对于标准的NRZ传信显著增加的功率消耗。
发明内容
根据本发明的原理，通过为电底板使用电子双二进制传信以提供带宽减少和适于大规模集成的简化实现，从而解决了现有技术中的这些问题。本发明的双二进制传信结构的原理在于，整形来自发送机的复合数据频谱，以便在通过电底板之后在接收机处可获得的产生波形为双二进制信号。
根据以下详细的描述、附属权利要求书和附图，本发明的其他方面、特征和优点将变得更加显而易见，其中相同的附图标记标识相似或相同的元件。
图1所示为根据本发明一个实施例的传输系统的方框图；图2a所示为根据本发明的一个实施例，能够用于图1的均衡滤波器的通用两抽头FIR预加重滤波器的方框图；图2b所示为图2a的两抽头FIR预加重滤波器的特定固定实现的可能IC实现的方框图；图3所示为根据本发明的一个实施例能够，用于图1的双二进制到二进制(D/B)转换器的一种D/B转换器的方框图；图4图示了图3的D/B转换器的一种示例性配置；以及图5所示为根据本发明的另一个实施例，能够用作图1中D/B转换器的一种D/B转换器的方框图。
具体实施例方式
这里所称的“一个实施例”或“实施例”指的是结合该实施例描述的特定特征、结构或特性能够包括在本发明的至少一个实施例中。本说明书各处出现的短语“在一个实施例中”不必全都涉及相同的实施例，也不必是相互排斥其他实施例的单独的或替换的实施例。
系统概念图1所示为根据本发明一个实施例的传输系统100的方框图。二进制数据发送机102提供要通过(例如，低成本的)电底板108发送的不归零(NRZ)二进制数据流。双二进制预编码器104控制NRZ二进制数据流中的数据比特，以便在接收机处给定比特中的错误不依赖于先前的比特，正如在David R.Smith的“数字传输系统”(VanNostand Reinhold 1985，第212-217页)中所述，其中的教导在此包含引作参考。
均衡滤波器106在通过电底板108发送信号之前整形信号的复合频谱的幅度和相位。均衡滤波器106如此设计，以便滤波器106和底板108的组合可有效地作为二进制到双二进制转换器工作。换言之，当由均衡滤波器106滤波NRZ二进制数据信号然后通过电底板108发送滤波的信号时，所产生的信号(提供给双二进制到二进制转换器110)看似为对应于原始NRZ二进制数据信号的双二进制数据信号。
双二进制传信使用三种信号电平来编码数据，例如为“+1”、“0”和“-1”。在每个传信间隔(时隙)发送对应于这些电平其中之一的信号(即，双二进制符号)。双二进制信号典型地使用特定的变换规则由相应的二进制信号产生。尽管这两种信号携带相同的信息，但是，与二进制信号相比，双二进制信号的带宽以信噪比为代价可减少到原来的1/2。
已经为根据相应的二进制序列ak配置双二进制序列bk建议了大量的不同变换，这里k＝1、2、3...。根据一种变换，对于任何特定的k＝m，当am＝0时，bm＝0。当am＝1时，bm等于+1或-1，bm的极性根据在bm之前的最后一个非零符号bm-i的极性而确定，这里i为正整数。更具体而言，当i为奇数时，bm的极性与bm-i的极性相同；以及当i为偶数时，bm的极性与bm-i的极性相反。由于这种变换的特性，双二进制序列在连续时隙中没有“+1”和“-1”电平之间的跃迁。而只能发生(i)“0”和“+1”以及(ii)“0”和“-1”电平之间的跃迁。根据已知的bk重构ak相对直接。更具体而言，当bm＝±1时，am＝1；以及当bm＝0时，am＝0。
理想二进制到双二进制(B/D)转换器的传递函数HB/D表示为Z变换1+z-1，或等同表示为傅里叶变换(1+e-jωT)，这里T为比特周期。为了组合均衡滤波器106和电底板108以作为B/D转换器工作，均衡滤波器106的传递函数HFIR和电底板108的传递函数HB的乘积应该充分地接近于理想B/D的传递函数HB/D。
典型低成本电底板的频率滚降比理想的B/D转换器的频率滚降更为急剧。因此，如图1的曲线图形部分所指示，均衡滤波器106优选地被设计为加重双二进制信号的更高频率分量以及平整整个频带上的群时延响应。而且如图1所示，所产生的均衡滤波器106和电底板108的组合响应在大约四分之一比特率时接近于贝塞耳低通滤波器。
由于双二进制数据频谱在二分之一比特率时具有空白，因此当与加重未编码的NRZ数据相比时，高频加重的量显著减少。另外，在底板传递函数中产生的空白作为通孔谐振的结果，典型地在当前底板和10Gb/s传输的情况下朝频谱的更高端变得更加突出。这样，所关注频谱分量低于二分之一比特率的事实提供了显著的优点。
在通过电底板108发送滤波的信号之后，双二进制到二进制(D/B)转换器110将所产生、接收的双二进制信号转换回NRZ二进制信号，然后在二进制数据接收机112对其进行进一步处理(例如，解码)。
尽管优选使用有限冲击响应(FIR)滤波器实现均衡滤波器106，但是还能够使用任何其他合适的滤波器实现。而且，尽管如图1示出了在通过电底板108发送信号之前实现均衡滤波器106，但是也可在通过电底板108发送信号之后代替或除了均衡滤波器106之外还应用一个均衡滤波器。
在传输系统100中，二进制数据发送机102、双二进制预编码器104和均衡滤波器106可以说成是传输系统的发送机子系统的组件，而D/B转换器110和二进制数据接收机112可以说成是传输系统的接收机子系统的组件，这里电底板108形成了发送机子系统和接收机子系统之间的信号传输通道。
双二进制均衡滤波器的合成均衡滤波器106优选地整形复合数据频谱的幅度和相位，以便提供给双二进制到二进制转换器110的数据实际上是双二进制数据。这能够通过使用一个加重高频分量以及平整底板群时延的滤波器来实现。通常，FIR滤波器实现的频率响应HFIR(ω)将具有如下公式(1)所给出的形式HFIR(ω)=Σq=0Ncqe-jqωT,---(1)]]>这里cq为滤波器抽头系数，T为比特周期，以及ω为角频率。如果HB(ω)为电底板108的复合频率响应，那么滤波器响应HFIR(ω)则由如下公式(2)给出HFIR(ω)=HBID(ω)HB(ω),---(2)]]>这里滤波器和底板的组合响应HB/D(ω)理想地为二进制到双二进制转换器的频率响应(1+e-jωT)，并且能够利用Z变换1+z-1而被实现为延迟和加法滤波器。
通常，使用公式(2)可能导致一个滤波器具有许多的系数。对于一个高速、离散时间实现来说，不期望如此。相反，Lp范数用于执行以下的表达式(3)的优化以获得滤波器响应HFIR(ω)minC,K,τc[∫0ωmax|e1(ω,C,K)|p+|e2(ω,C,τc)|pdω]1/p,--(3)]]>这里e1(ω，C，K)＝log|HB/D(ω)|-Klog|HB(ω)HFIR(C，ω)|，e2(ω，C，τc)＝∠[HB/D(ω)]-τcω-∠[HB(ω)HFIR(C，ω)]，K为标量常量，τc为群时延常量，C＝[c0，c1，...，cN]为FIR滤波器的系数，P为正偶整数，以及∠X表示复函数X的自变量(即复函数和实轴之间的角度)。使用放置在数据发送机一侧的离散时间FIR滤波器实现均衡滤波器106能够使用最小数量的门电路和模拟功能而完成这项任务。
图2a所示为根据本发明的一个实施例能够用于图1的均衡滤波器106的通用两抽头FIR预加重滤波器200a的方框图。尽管这对于均衡滤波器106不是最通用的表示，但是应该认为对于绝大多数情况这都已经足够了，同时它还提供了简单性。例如，在其他的实现中，滤波器能够具有多于两个的抽头。
特别是，数据源(例如，触发器)202提供输入信号给求和放大器204以及提供反向的输入信号给一系列延迟信号的延迟单元(例如，触发器)206。除了系列中的最后延迟(206-k)之外，每个延迟206的反向输出Q被施加到不同的反向器208以产生到选择器210的一个输入，该选择器还从最后的延迟206-k接收延迟的反向数据流。
选择器210根据抽头选择器控制信号212选择一个输入。所选择的输入施加到衰减器214，该衰减器根据衰减选择器控制信号216衰减选择的输入。产生的衰减值在求和放大器204中添加到原始数据流中以产生预加重的输出信号。
抽头选择器控制信号212能够选择任何一项输入t0，...，tk，这里t0对应于“非预加重”选择。通常，抽头ti提供i×T的延迟，这里T为比特周期。选择器210所选择的延迟取决于信道的脉冲响应。
通过这种方式，FIR预加重滤波器200a能够添加一个原始信号的延迟和定标的复制给该原始信号，以便根据公式(1)实现该响应。注意到并不需要反向放大器实现公式(1)中用于负滤波器系数的减号。由于在系统中该点上输入数据完全为数字的，因此反向的数据流能够用于实现相同的效果。根据这种实现，FIR滤波器可能为自适应的或者可具有固定抽头延迟和幅度。
图2b所示为用于特定电底板的图2a所示两抽头FIR预加重滤波器的特定固定实现的可能IC实现的方框图。滤波器200b包括数据源(触发器)202、求和放大器204、延迟206-1和206-2以及6dB衰减器214。如图2b所示，在求和放大器204中将反向信号添加到原始数据信号之前，在延迟206延迟反向的数据信号并在衰减器214衰减该信号，以产生滤波的信号。用于其他电底板的滤波器能够具有不同数量的延迟和或/抽头和/或不同的衰减程度。
双二进制到二进制转换器图3所示为根据本发明的一个实施例能够用于图1的D/B转换器110的双二进制到二进制(D/B)转换器308的方框图。在于2003年7月30日提交的作为Adamiecki 2-6的美国专利申请第10/630422号中详细描述了D/B转换器的这种实现，其中的教导在此包含引作参考。当用硬件实现时，能够使用平衡输入、异或门来实现转换器308，其中正确地设定这些门限。转换器308在或高于10Gb/s上相对好地工作，同时，可以相对较小并且低成本实现。另外，转换器308能够以相对简单的方式被适配以在甚至更高的比特率上工作，且适于相对容易地包含在用于图1传输系统100的集成器件(例如ASIC)中。
如图3所示，使用优选具有大约1/(2Tb)带宽的宽带分路器312将施加到转换器308上的双二进制输入信号s(t)分为两个信号复制，即sa(t)和sb(t)，这里Tb为原始二进制输入流的比特周期。复制sa(t)施加到第一比较器314a的反向输入端，其非反向输入接收第一门限电压V1。同理，复制sb(t)施加到第二比较器314b的非反向输入端，其反向输入端接收第二门限电压V2。每个比较器314的输出x为如下产生的数字信号。当V-≥V+时，x＝0；以及当V-＜V+时，x＝1，这里V-和V+为分别施加到比较器的反向和非反向输入端的电压。
每个比较器314的输出施加到产生二进制输出序列pk’的异或(XOR)门316上。比较器314a、比较器314b和XOR门316都优选具有大约1/Tb的带宽。
图4图示了转换器308的一个示例性配置。更具体而言，将门限电压V1和V2设定为大约V0/2和-V0/2，这里V0为一个对应于信号复制sa(t)和sb(t)中的最大双二进制信号电平的电压。图4中所示的信号迹线从左到右对应于双二进制序列“+1、0、-1”。
表I示例了根据图4配置的转换器308的操作。如表I所指示，如此配置的转换器308将图4所示的信号正确地转换为二进制序列“101”。
图5所示为根据本发明的另一个实施例，能够用作图1中D/B转换器110的D/B转换器508的方框图。转换器508类似于图3的转换器308并包括一个宽带分路器512、两个比较器514a-b以及逻辑门516。转换器508的308之间一个不同之处在于在转换器508中，将信号复制sa(t)施加到比较器514a的非反向输入端，以及将门限电压V1施加到比较器514a的反向输入端。为了提供正确的输出数据，D/B转换器的逻辑门516为异或非(XNOR)门。
表II示例了根据图4配置的转换器508的操作。如表II所指示，类似于图3的转换器308，转换器508也将图4所示的信号正确地转换为二进制序列“101”。
有利地，适于相对高比特率的本发明的转换器不需要如现有技术D/B转换器中所用的复杂的微波匹配电路。而且，发明者自己的研究表明在基于磷酸铟的集成电路中实施的本发明的D/B转换器(i)健壮且相对廉价以及(ii)应该在高达40Gb/s的比特率时相对好地工作。
本发明为特定应用提供了向后兼容性，其中二进制数据速率为双二进制数据速率的四分之一或小于后者。例如，通过适当设定D/B转换器的门限电压电平V1和V2，能够配置一个具备处理10Gb/s双二进制信号能力的实施例来处理2.5Gb/s(或更低)的NRZ二进制信号。
一种可能的配置是设定V1 0和V2 V0。在这种配置中，图3的比较器314b的输出总是为零。另一种可能的配置是设定V1 0和V2 -V0。在这种配置中，比较器314b的输出总为1。再一个可能的配置为设定V1 -V0和V2 0。在这种配置中，图3的比较器314a的输出总为零。又一个可能的配置为设定V1 V0和V2 0。在这种配置中，比较器314a的输出总为1。这些配置中每一个都有效地关闭图3中的一个比较器，籍此使得D/B转换器308能作为单门限的二进制接收机工作。
尽管已经参考示例性的实施例描述了本发明，但是这种描述并无意作为限制。本发明能够用于模拟或数字信号处理。数据序列可由不归零(NRZ)或归零(RZ)信号表示。本发明的D/B转换器可基于一对配置被不同和适当选择的比较器。逻辑门可实现为现有技术中所已知的适当逻辑元件的组合。例如，图5的XNOR门516可实现为XOR门加一个反向器。尽管本发明能够用于大约10Gb/s的数据速率，但是本发明可被类似设计为在其他选择的、高于或低于10Gb/s的比特率上工作。
已经以包含位于电底板之前的双二进制预编码器、均衡(预加重)滤波器，以及位于电底板之后的双二进制到二进制转换器的传输系统的情形描述了本发明。但是本发明并不局限于此。根据特定应用，双二进制预编码器可以是可选的。同理，如上所述，除了或代替预加重滤波器，可在电底板之后实现均衡(预加重)滤波器。而且，在电底板传递函数自身充分接近于二进制到双二进制转换器的传递函数的应用中，理论上能够不利用任何位于底板之前或之后的均衡滤波器而实现传输系统。而且，可能存在所产生的双二进制信号不需要转换回到二进制信号的应用。在这种情况下，理论上能够不用D/B转换器就能实现传输系统。
如本说明书中所使用的术语“电底板”通常指的是两个或更多不同的计算机之间、位于计算机或其他数字电子设备内的两个或更多不同电路板之间、或者甚至是位于单个电路板内的两个或更多不同模块之间的任何电通道。
所述实施例的各种修改以及本发明的其他实施例对于本发明所属领域的普通技术人员而言都是显而易见的，并且都被认为位于以下权利要求书所表达的本发明的原理和范围之内。
尽管以下方法权利要求中的步骤可能以加有对应标记的特定顺序进行叙述，除非声明另外隐含指用于实现部分或全部这些步骤的特定顺序，这些步骤不必旨在局限于以该特定顺序而实现。
权利要求
1.一种处理数据信号的方法，包括通过电底板发送数据信号；以及在通过电底板发送数据信号之后接收该数据信号，其中将接收的数据信号解译为双二进制数据信号。
2.根据权利要求1所述的方法，还包括在将数据信号解译为双二进制数据信号之前滤波该数据信号，其中所述滤波和通过电底板发送的组合接近于二进制到双二进制转换。
3.根据权利要求2所述的方法，其中设计该滤波为加重数据信号中的高频分量并平整电底板的群时延。
4.根据权利要求1所述的方法，其中对所接收的数据信号施加双二进制到二进制(D/B)转换以产生二进制数据信号。
5.根据权利要求1所述的方法，还包括预编码二进制数据信号，其中通过电底板发送的数据信号基于该预编码的二进制数据信号；在将数据信号解译为双二进制数据信号之前滤波该数据信号，其中所述滤波和通过电底板发送的组合接近于二进制到双二进制转换；以及对所接收的数据信号施加双二进制到二进制转换以产生二进制数据信号。
6.一种用于数据信号的传输系统，包括适于通过电底板发送数据信号的发送机子系统；以及适于在通过电底板发送数据信号之后接收该数据信号的接收机子系统，其中接收的数据信号被解译为双二进制数据信号。
7.根据权利要求6所述的系统，还包括一个适于在将数据信号解译为双二进制数据信号之前滤波该数据信号的滤波器，其中所述滤波器和电底板的组合接近于二进制到双二进制转换器。
8.根据权利要求7所述的系统，其中该滤波器被设计为加重数据信号中的高频分量并平整电底板的群时延。
9.根据权利要求6所述的系统，其中接收机子系统包括一个双二进制到二进制(D/B)转换器，该转换器适于对所接收的数据信号施加双二进制到二进制转换以产生二进制数据信号。
10.根据权利要求6所述的系统，其中所述发送机子系统包括一个适于预编码二进制数据信号的预编码器，其中通过电底板发送的数据信号基于被预编码的二进制数据信号；所述系统包括一个适于在将数据信号解译为双二进制数据信号之前滤波该数据信号的滤波器，其中所述滤波和通过电底板发送的组合接近于二进制到双二进制转换；以及所述接收机子系统包括一个适于对所接收的数据信号施加双二进制到二进制转换以产生二进制数据信号的双二进制到二进制转换器。
全文摘要
通过电底板发送一个(二进制)信号，并将接收的信号解译为双二进制信号。为了保证接收的信号能够被正确地解译为双二进制信号，优选地在解译数据信号之前滤波该信号。滤波器优选地被如此设计，以便滤波器和底板的组合接近于二进制到双二进制转换器。在一个实施例中，在发送之前给该数据信号施加(基于FIR的)均衡滤波器以加重高频分量和平整底板的群时延。通过(1)分路双二进制信号，(2)给适当的门限比较器施加每个复制，以及(3)给适当的(例如，XOR)逻辑门施加比较器输出，将所产生的、接收的双二进制信号转换为二进制信号。该传输系统能够在相对廉价的电底板上发送高速数据(例如，大于10Gb/s)。
文档编号H03M5/00GK1625113SQ20041009831
公开日2005年6月8日 申请日期2004年12月3日 优先权日2003年12月4日
发明者安德鲁·L.·亚达米奇, 杰弗里·H.·辛司基 申请人:朗迅科技公司