专利名称：一种改进型信号发生器的制作方法
技术领域：
本实用新型涉及无线电技术中的基本模块电路，更具体地指一种改进型信号发生器。
背景技术：
在采用D/A转换技术实现的信号发生器中，输出信号是通过D/A转换器将波形存储器中的波形数据转换成模拟量来实现的，而D/A转换器的时钟频率最终决定了输出信号的频率，传统的信号发生器的电原理框图如图1所示，它包括加法器、寄存器、随机存储器、D/A转换器、低通滤波器，加法器和寄存器构成相位累加器。
传统信号发生器工作流程原理为波形样本送入随机存储器RAM，然后按所需信号的频率计算相应的相位增量，再将相位增量送入相位累加器，最后系统在系统时钟的控制下开始同步工作。
由于信号发生器的输出频率要求连续可调，因此当采用固定的系统时钟信号时，输出频率的变换是采用更改相位累加器中的频率控制字来改变的，而改变相位累加器的频率控制字步长实现信号发生器的结构较为繁琐；由于频率控制字的长度决定了信号发生器的频率分辨率，要提高信号发生器的分辨率就有一定的困难；更重要的是由于频率控制字不断改变输出信号的相位，在产生相位不连续的信号时会有占空比误差和频率误差。
发明内容
本实用新型的目的是针对传统的信号发生器存在的上述缺点，提供一种结构较为简单、分辨率较高、占空比和频率误差小的改进型信号发生器。
为了实现上述目的，本实用新型采用如下技术方案该改进型信号发生器，
包括一个基准时钟、一个直接数字频率合成器、一个地址发生器、一个随机存储器、一个D/A转换器，所述基准时钟的输出端与直接数字频率合成器的时钟信号输入端相连，直接数字频率合成器的输出端分别与地址发生器的时钟输入端、随机存储器的时钟输入端、D/A转换器的时钟输入端相连，地址发生器的地址输出端与随机存储器的地址线相连，随机存储器的数据输出端与D/A转换器的数据线相连，D/A转换器的输出端为信号输出。
所述基准时钟包括晶振Y1，晶振Y1一端接地，另一端接到频率合成器的9脚。
所述的直接数字频率合成器采用型号为AD9851的直接数字频率合成芯片。
所述的地址发生器采用型号为ICM7240IJE的计数器。
所述的随机存储器采用型号为DS1220Y100的存储器芯片。
所述的D/A转换器采用型号为ADV7128的D/A转换器芯片。
在本实用新型的技术方案中，由于采用了直接数字频率合成器，直接数字频率合成器可以达到很高的频率分辨率和非常快的频率转换时间。可以获得分辨率极高的时钟信号，这样可以通过系统时钟信号频率的改变来控制最后的输出频率。另外还取消相位累加器，既简化了电路结构又解决了在产生相位不连续的信号时会有占空比误差和频率误差的问题，
图1是传统的信号发生器方框原理示意图。
图2是本实用新型的信号发生器方框原理示意图。
图3是本实用新型的基准时钟及直接数字频率合成器电原理示意图。
图4是本实用新型的地址发生器电原理示意图。
具体实施方式
请参阅图2，本实用新型的信号发生器包括一个基准时钟、一个直接数字频率合成器、一个地址发生器、一个随机存储器、一个D/A转换器。
所述基准时钟的输出端与直接数字频率合成器的时钟信号输入端相连，直接数字频率合成器的输出端分别与地址发生器的时钟输入端、随机存储器的时钟输入端、D/A转换器的时钟输入端相连，地址发生器的地址输出端与随机存储器的地址线相连，随机存储器的数据输出端与D/A转换器的数据线相连，D/A转换器的输出端为信号输出。
外部的计算机将波形数据信号送入到随机存储器，再将频率信号送入到直接数字频率合成器。由数字频率合器器产生系统时钟信号驱动地址发生器工作，将地址信号送入随机存储器，然后随机存储器将波形数据送入D/A转换器，D/A转换器在系统时钟的控制下工作，产生所需的波形信号。
请参阅图3并结合图2，基准时钟采用晶体振荡器Y1，晶振Y1一端接地，另一端接到频率合成器的9脚。
直接数字频率合成器采用的是AD9851芯片，外部计算机将频率控制字送入AD9851芯片的第1，2，3，4，25，26，27，28，7，8，17脚，AD9851芯片的第13脚输出系统时钟信号，第21脚输出符合系统时钟频率要求的正弦波信号，该信号是电流信号，电流大小由电阻R1决定，该信号通过电阻R2转换成电压信号送回AD9851第15脚，通过AD9851的内部比较器转换成方波在AD9851第13脚输出，作为系统时钟信号供系统使用。电阻R3决定AD9851内部比较器的门限。直接数字频率合成器也可用其他芯片实现。
请参阅图4，地址发生器采用型号ICM7240IJE芯片，ICM7240IJE芯片将系统时钟进行多次分频。电阻R1起上拉电阻作用。地址发生器也可采用型号74系列芯片。
随机存储器可用型号为DS1220Y100(24)芯片，也可采用其他型号的RAM芯片，D/A转换器可采用型号为ADV7128芯片，也可采用其他型号D/A转换芯片。
由于随机存储器和D/A转换器均为成熟常用模块，在此就不作一一公开其电路和详细说明。
本实用新型的信号发生器与传统的信号发生器相比，具有以下的优点1)、输出信号频率调整方便，由于采用了频率分辨率极高的直接数字频率合成器作为系统的时钟信号，因此当输出信号频率需要调整时，只需调节直接数字频率合成器的频率，就可获得所需的输出频率。
2)、输出相位及频率无误差，由于D/A转换器将随机存储器中的所有数据都进行D/A转换，不会发生数据丢失情况，因此产生的信号不会有相位误差和频率误差。
本实用新型信号发生器电路简单、控制方便、可用于各种仪器的设计。经过多次实际试验，本实用新型工作稳定、可靠，输出信号符合设计要求。
当然，本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本实用新型，而并非用作为对本实用新型的限定，只要在本实用新型的实质精神范围内，对以上所述实施例的变化、变型都将落在本实用新型权利要求书的范围内。
权利要求1.一种改进型信号发生器，其特征在于包括一个基准时钟、一个直接数字频率合成器、一个地址发生器、一个随机存储器、一个D/A转换器，所述基准时钟的输出端与直接数字频率合成器的时钟信号输入端相连，直接数字频率合成器的输出端分别与地址发生器的时钟输入端、随机存储器的时钟输入端、D/A转换器的时钟输入端相连，地址发生器的地址输出端与随机存储器的地址线相连，随机存储器的数据输出端与D/A转换器的数据线相连，D/A转换器的输出端为信号输出。
2.根据权利要求1所述的改进型信号发生器，其特征在于所述基准时钟包括晶振Y1，晶振Y1一端接地，另一端接到频率合成器的9脚。
3.根据权利要求1所述的改进型信号发生器，其特征在于所述的直接数字频率合成器采用型号为AD9851的直接数字频率合成芯片。
4.根据权利要求1所述的改进型信号发生器，其特征在于所述的地址发生器采用型号为ICM7240IJE的计数器。
5.根据权利要求1所述的改进型信号发生器，其特征在于所述的随机存储器采用型号为DS1220Y100的存储器芯片。
6.根据权利要求1所述的改进型信号发生器，其特征在于所述的D/A转换器采用型号为ADV7128的D/A转换器芯片。
专利摘要本实用新型公开了一种改进型信号发生器，包括一个基准时钟、一个直接数字频率合成器、一个地址发生器、一个随机存储器、一个D/A转换器所述基准时钟的输出端与直接数字频率合成器的时钟信号输入端相连，直接数字频率合成器的输出端分别与地址发生器的时钟输入端、随机存储器的时钟输入端、D/A转换器的时钟输入端相连，地址发生器的地址输出端与随机存储器的地址线相连，随机存储器的数据输出端与D/A转换器的数据线相连，D/A转换器的输出端为信号输出。由于采用直接数字频率合成器作为系统时钟，可以使整个发生器结构简单，控制方便，并消除了相位和频率误差。
文档编号H03B28/00GK2750567SQ20042011037
公开日2006年1月4日 申请日期2004年11月26日 优先权日2004年11月26日
发明者纪晨华, 龙程 申请人:中国电子科技集团公司第五十研究所