专利名称：辅助输出驱动器的制作方法
技术领域：
此处所说明的技术一般地涉及集成电路(“IC”)领域；于下文中，IC结构及装置亦是有关于“芯片(chip)”及“片(dice)”或“片(die)”。
背景技术：
集成电路领域的技术是已相当发达。许多出版物说明使用于可一般地应用于复杂、三维、IC结构及装置的生产的集成电路的生产中的普遍习知技术细节；参见例如Silicon Processes，Vol.1-3，copyright 1995，Lattice Press，Lattice Semiconductor Corporation，Hillsboro，Oregon。不仅如此，此种处理的个别步骤可使用商业上可用的IC生产机器而实施。于下文中，此等机器及广泛使用的生产步骤技术的使用将被简单地称为“处于已知方式中”。由于对本发明的了解有具体的帮助，适当的技术数据是依据目前的技术而揭露于此处；对熟于此技者而言此领域的未来发展要求适当的调整是相当明显的。
利用IC芯片的特定商业产品要求数字输出信号的状态保持为预定逻辑信号，高(HIGH)或低(LOW)，即使供应电压是低于输出级驱动器场效应晶体管(FET)的阈值电压。举例言之，电压监视仪器需要精确地传送其所监视的电路的真实输出。此等产品的其他典型为上电复位产生器、微处理器监视器、及芯片选择驱动器。
当供应电压变为低于输出级驱动器FET的阈值电压时，已知的互补金属氧化物半导体(CMOS)的电路设计可能未导致“保证的”输出状态的效果。另一方面，降低阈值电压可改良IC的性能，但一般而言其要求晶片电平IC晶粒生产处理的改变。然而，降低阈值电压可能具有诸如增加泄漏电流的不欲电气效果。因此，IC设计者需就竞争利益加以考量。
供商业产品用的改良电子电路确实有个需求，其中输出级信号是性能的决定性因素。
发明内容
本发明一般而言可提供用以于电源供应电压变为低于期待电平时，可确保预定输出的集成电路输出驱动器级。
前文所述的内容并未企图包含本发明的所有方面、目标、优点、及特征，亦未企图由此内容暗示对本发明范围的任何限制。
图1是根据本发明的典型实施例的电气示意图。
图2是根据本发明的另一典型实施例的电气示意图。
于图式中，相同的参考标号表示相同的特征。除非特别注释，否则说明书中的图式应理解不是按比例绘制的。
具体实施例方式
较佳实施例的详细说明图1是根据本发明的第一典型实施例的电路100的电气示意图。标准电气工程符号及协定被显示于此布局中，使得熟于此技者将可确知此等部件及其相应的互连。于此处所说明的典型实施例是使用具有特定晶体管极性实施的半导体装置加以说明的同时，熟于此技者将可知道相反极性装置的实施亦可被使用。此等典型实施例并未企图限制本发明的范围且此等例示实施例亦未暗示此种企图。一实验性实施是构建于双极互补金属氧化物半导体(BiCMOS)技术处理中；装置的尺寸等可调整为对熟于此技者而言是明显的，以缩放此等部件并将本发明适配于特定实施。
CMOS输出驱动器101是典型已知的方式输出驱动器具有四个金属氧化物半导体场效应晶体管(“MOSFET”)MP1、MP2、MN1、及MN2且于电路板上的输出驱动级形成未显示的芯片。驱动器101是设计为可用以于输入节点103接收来自板上芯片电路(未显示)的以“In”符号105表示的数字逻辑信号，并可于输出驱动器级输出节点107提供放大的输出信号。诸如已知方式的DC电压源(未显示)的电源供应电压Vss可提供额定设计电压，或可为电气接地点。举例言之，供此实施例的MOSFETMP1、MP2、MN1、及MN2用的漏极源极偏置电压VDD可为已知方式的3.3伏特±0.3的DC源(未显示)。
一般而言，当电压VDD是为其设计额定值时，其将远高于供MOSFETMP1、MP2、MN1、及MN2用的阈值电压，当信号In105为低(LOW)时，输出驱动器级输出节点107的电压将为低，且当信号In105为高(HIGH)时，输出驱动器级输出节点107的电压将为高。然而，当信号In105为低且电压VDD达到或低于阈值电压时，由于MOSFET MN2的栅极线109并没有足够的电压可将MOSFET MN2保持为导通(ON)状态，因此输出节点107处的输出驱动器级的状态可自低状态向上浮动。
依据本发明的双极CMOS(BiCMOS)实施的典型实施例，辅助驱动器111是被增加至芯片输出级。辅助驱动器111的功能为用以补充驱动于低VDD电压的输出信号及用以确保芯片的输出垫113处的输出保持为低。芯片的输出垫113是经由线115及辅助驱动器输出节点117连接至CMOS输出驱动器101的输出节点107。
当电压VDD是为其设计额定值或高于其设计额定值时，辅助驱动器MOSFET MN4的栅极119是被上拉，亦即，其可被认为是位于逻辑高电平。此可移除来自npn型双极晶体管Q3的基极驱动信号。移除来自双极晶体管Q3的基极驱动信号就移除了来自pnp型双极晶体管Q2的基极驱动信号。因此，由于VDD＝HIGH，辅助驱动器111是为关闭(OFF)且因此其并未影响输出垫113处的输出信号的状态。
当电压VDD降低为低于供辅助驱动器MOSFET MN4用的阈值电压时，漏极121是藉由跨依特定实施而有适当尺寸的偏置电阻器R16的电压降而上拉。以箭头123表示的流经电阻器R16的电流I被强制于到npn型双极晶体管Q3的基极125的电路路径上。双极晶体管Q3的集电极127可自晶体管Q2的基极126抽取电流。晶体管Q2的集电极129可将电流推入npn型双极晶体管Q1的基极131。现在晶体管Q1的集电极133可将节点117抽取为低(LOW)。如此一来，输出垫113的低(LOW)条件可适当地维持。换言之，于电压VDD变为低于供驱动CMOS输出驱动器101用的设计阈值电压时，藉由开启辅助驱动器111，相关输出垫113处的低(LOW)输出信号可被保证。
应注意者为，本发明的电路100的另一优点为即使自装置输出至正向电源有显著的外部阻抗，诸如经由未显示出的上拉电阻器，输出垫113低(LOW)条件可保持为低(LOW)数字信号值。
于此较佳实施例中，辅助驱动器MOSFET MN4的阈值电压应是基本地等效于CMOS输出驱动器MOSFET MN2的阈值电压。以此方式，当其最被需要时，辅助驱动器111将开始操作于供应电压。
于此较佳实施例中，另一MOSFET晶体管M13是连接于辅助驱动器111，使得自集电极127至发射极128的泄漏电流不会错误地将晶体管Q1及Q2变为导通(ON)。
类似地，于此较佳实施例中，另一MOSFET晶体管M12是连接于辅助驱动器111，使得自集电极129至发射极130的晶体管Q2的泄漏电流不会错误地将晶体管Q1变为导通(ON)。
于此较佳实施例中，电阻器Resd133被提供以保护辅助驱动器MOSFET MN4的栅极不受进入供应电压VDD或VSS的静电放电的影响。
如此一来，其可确知电路100是能够提供基本数量的汲入(sink)电流，于是即使电压VDD降为低于所指定者输出电压将为逻辑低。任何电路100所需驱动的上拉电阻电压降将亦可被设立于逻辑低。驱动的最大数量是藉由双极晶体管的增益及偏置电阻器R16的值而确定。
图2是根据本发明的另一典型实施例的电气示意图。熟于此技者将可确知此为图1所显示的电路100的互补版本，用以保证输出213于低电源供应电压电平的节点217保持为高(HIGH)。
类似于图1，CMOS输出驱动器101是典型已知的方式，输出驱动器具有四个金属氧化物半导体场效应晶体管(MOSFET)MP1、MP2、MN1、及MN2且可于电路板上的输出驱动器级形成未显示的芯片。其可类似地有利于确保输出驱动器输出信号线115的逻辑信号为高(HIGH)。再者，然而，当该In信号105为高并且电压VDD接近或降为低于输出驱动器MOSFET MP1、MP2、MN1、及MN2阈值电压时，由于随后栅极209上没有足够的电压用以驱动MOSFET MP2以维持导通条件，CMOS输出驱动器101的输出状态可于其输出线115上向下浮动。当电压VDD降为低于供输出驱动器级MOFET MP1、MP2、MN1、及MN2用所需的阈值电压电平时，辅助驱动器211被加入以补充CMOS输出驱动器101。
当电压VDD是为其设计额定电平时，辅助驱动器MOSFET MP4的栅极219被下拉，亦即变为逻辑低(LOW)电平。此将自pnp型双极晶体管Q3’移除基极驱动信号。结果，基极驱动信号是自依次由pnp型双极晶体管Q1’移除基极驱动信号的npn双极晶体管Q2’移除。如此一来，对位于其额定电平的电压VDD而言，辅助驱动器是保持为关闭(OFF)条件。
当电压VDD降为低于其设计额定电平且因此是不足以供CMOS输出驱动器101的操作用时，晶体管MP4的漏极221是藉由偏置电阻器R16’而下拉。通过R16’的以箭头223表示的标识为“I”的电流仅可来自双极晶体管Q3’的基极225。而后晶体管Q3’的集电极227将电流推入晶体管Q2’的基极226。反过来，晶体管Q2’的集电极229自晶体管Q1’的基极231拉出电流。晶体管Q1’的集电极233是被拉至逻辑电平高(HIGH)，即使输出垫213至接地点间存有诸如未显示的下拉电阻器的显著外部阻抗，此仍可发生。
类似于图1的实施例，供辅助驱动器211晶体管MP4用的阈值电压应是基本地与供CMOS输出驱动器201晶体管MP2用的阈值电压相同，以使辅助驱动器211仅于供应电压VDD在其额定设计值以外时开始操作。
于较佳实施例中，静电放电保护电阻器Resd232被提供以保护晶体管MP4的栅极219。
于较佳实施例中，辅助驱动器MOSFET晶体管M13’被连接以使自晶体管Q3’的发射极228至集电极227的泄漏电流不会错误地导通(ON)晶体管Q2’及Q1’。
于较佳实施例中，辅助驱动器MOSFET晶体管M12’是连接为可使自Q2’的集电极230至发射极229的泄漏电流不会错误地导通(ON)晶体管Q1’。
如此一来，其可确知电路200是可提供基本数量的源电流，使得即使供应电压VDD降为低于所指定的值时输出电压为逻辑高。任何电路200可能必需驱动的下拉电阻电压降亦将被建立为逻辑高(HIGH)。驱动的最大数量是藉由双极晶体管的增益及偏置电阻器R16’的值而确定。
对此处所说明的二典型实施例而言，应注意的重要事项为一旦供应电压降为辅助驱动器111或211变为激活的电平，输出状态113及213相应地将独立于输入状态，而为期望的状态，亦即，图1的低(LOW)或图2的高(HIGH)。于许多情形中，一旦供应电压变为过低，无论驱动输入105的是什么，其将不再为已知、已定义状态。
前文所述的典型及较佳实施例的详细说明是依据法律的要求而以说明及揭露的目的表现。其并未企图耗尽本发明亦未企图将本发明限制于所说明的精确形式，但仅是企图令熟于此技者了解本发明是如何适于供特定使用或实施之用。对熟于此技者而言，修改及改变的可能性是为明显的。包括容限、特征维度、特定操作条件、工程规格或类似物的典型实施例说明并未有限制的意图，且此等说明可于实施间改变或随技术状态改变，且未有任何限制的暗示。申请人已就目前技术状态进行揭露，但亦尝试研发，且未来可就此等研发进行修改，亦即，依据当时的技术状态进行修改。申请人希冀以所书写的权利要求及可应用的等效物界定本发明的范围。除非有特别陈述，单一请求元件参考并未企图意指是为唯一。不仅如此，本揭露中并未有任何元件、部件、方法、或处理步骤企图作为公众用途，无论该元件、部件、或步骤是否清楚列举于权利要求。
主要元件符号说明100、200…电路101…CMOS输出驱动器103、117…输入节点105…信号In107…输出节点109…栅极线111、211…辅助驱动器113…输出垫115…线119、209、219…栅极121、221…漏极125、126、131、225、231…基极127、129、133、227、229、230、233…集电极128、130、228…发射极213…输出217…节点I…电流MP1、MP2、MP4、MN1、MN2、M12、M13、M12’、M13’…金属氧化物半导体场效应晶体管Q1、Q2、Q3、Q1’、Q2’、Q3’…晶体管R16、R16’、Resd133、Resd232…电阻器VDD、Vss…电压
权利要求
1.一种输出驱动器电路装置，该输出驱动器电路装置连接于一集成电路的一输出垫并具有一预定电源供应电压额定电平，所述装置包含MOSFET第一级，其包括用以放大输入信号的装置及用以输出输出信号状态的装置；以及BiCMOSFET第二级，其包括用以于该电源供应电压额定电平小于令该MOSFET第一级维持该输出信号状态所要求的阈值电压时，自动地将该输出信号维持于该输出信号状态的装置。
2.如权利要求第1项所述的装置，其中该第二级包括用以将该输出信号状态维持于数字逻辑低的BiCMOSFET部件。
3.如权利要求第2项所述的装置，其包含该第二级可提供基本数量的汲入电流，使得即使该电源供应电压降为低于该额定电平时该输出信号为该数字逻辑低，。
4.如权利要求第1项所述的装置，其中该第二级包括用以将该输出信号状态维持为数字高的BiCMOSFET部件。
5.如权利要求第4项所述的装置，其包含该第二级可提供基本数量的源电流，使得即使该电源供应电压降为低于该额定电平时该输出信号是为该数字逻辑高，。
6.如权利要求第1项所述的装置，其中当该电源供应电压额定电平是基本地等于但不小于该阈值电压时，该第二级是为维持于所需的状态的BiCMOSFET辅助输出驱动器。
7.如权利要求第6项所述的装置，其中该BiCMOSFET辅助输出驱动器的输出驱动连接的MOSFET的阈值电压基本地等效于该第一级的输出驱动MOSFET的阈值电压。
8.如权利要求第6项所述的装置，其更包含用以于该电源供应电压额定电平是位于设计准则操作范围内时，防止双极部件的泄漏电流将该BiCMOSFET辅助输出驱动器变为开启状态的装置。
9.如权利要求第1项所述的装置，其更包含该第二级包括用以保护该第二级使其不受至电源供应节点的静电放电的装置。
10.如权利要求第1项所述的装置，其中至该输出垫的驱动的最大数量是藉由该BiCMOSFET第二级的双极晶体管的相应增益及用于其的偏置电阻器的电阻值而确定。
11.一种供用于集成电路的输出垫的CMOS输出驱动器电路用的辅助输出信号驱动器装置，其具有一具有一操作范围的给定电源供应电压，其中该操作范围可维持用于该输出驱动器电路的MOSFET部件用的阈值电压，该辅助输出信号驱动器装置包含自一系列的双极晶体管耦接于该输出垫的输出节点，该双极晶体管具有用以确定流至该处的电流的预定偏置电阻器；以及连接至该偏置电阻器的MOS晶体管，该MOS晶体管是用以分流通过该偏置电阻器的电流，使得当该电源供应电压基本位于该操作范围内时，该MOS晶体管可防止该电流驱动该序列的第一双极晶体管的基极，且当该电源供应是低于该操作范围时，该MOS晶体管不分流通过该偏置电阻器的该电流，且该电流是因此驱动该系列的该第一双极晶体管的该基极。
12.如权利要求第11项所述的装置，其中当该MOS晶体管驱动该电流时，该装置可提供基本数量的汲入电流，使得即使该电源供应电压降为低于该操作范围时该输出信号是该数字逻辑低。
13.如权利要求第11项所述的装置，其中当该MOS晶体管驱动该电流时，该装置可提供基本数量的源电流，使得即使该电源供应电压降为低于该操作范围时该输出信号为该数字逻辑高。
14.如权利要求第11项所述的装置，其中该BiCMOSFET辅助输出驱动器的一输出驱动连接的MOSFET的阈值电压基本等效于该第一级的输出驱动MOSFET的阈值电压。
15.一种供具有VDD电源供应操作范围的集成电路用的输出驱动器电路，该电路包含用以放大一输入信号至该输出驱动器电路使其可输出一数字信号状态电平的MOSFET装置；以及耦接于用于放大的该装置的BiCMOS装置，该BiCMOS装置是用以于VDD电源供应电压降为低于该VDD电源供应电压操作范围时，用以维持藉由该电路输出的该数字信号状态电平，其中该用于维持的BiCMOS装置是于该VDD电源供应电压是位于该VDD电源供应电压操作范围内时不启动。
全文摘要
本发明提供一种BiCMOS辅助输出驱动器，以在集成电路芯片电源供应电压是超出其额定范围时，维持输出逻辑信号电平。当电源供应电压电平是位于供MOSFET输出驱动器级用的设计容限内时，辅助输出驱动器被关闭；当低于设计容限时，辅助输出驱动器是被接通。当电源供应滑到低于其设计容限范围时，驱动器级输出逻辑信号电平是藉由辅助输出驱动器而维持于期望的状态电平。
文档编号H03K19/0185GK1649269SQ20051000299
公开日2005年8月3日 申请日期2005年1月27日 优先权日2004年1月28日
发明者道格拉斯·保罗·安德森 申请人:麦可瑞尔股份有限公司