专利名称：用于8至14调变或8至16调变的译码系统的制作方法
技术领域：
本发明涉及关于译码的技术领域，尤指一种用于8至14调变或8至16调变(EFM/ESM)的译码系统。
背景技术：
在一个具有交叉数据干扰(intersymbol interference、ISI)的环境中，因为所读取的数据受到前后数据位的影响，所以常以部份响应最大可能(PRML，Partial Response Maximum Likelihood)的技术以消除接收数据中的交叉数据干扰(ISI)现象。一般使用Viterbi译码以解出具交叉数据干扰的信号。
Viterbi译码是依据一些条件机率，以检查可能的路径并选择最佳的路径。图1是一PRabba信道模型，图2是PRabba信道模型中，a为1、b为2时的Trellis示意图。
在DVD及CD数据中，由于使用8至14调变或8至16调变(eight to fourteenmodulation/eight to sixteen modulation、EFM/ESM)，故数据串中并没有连串长度(run length)为1及2的数据串。故在解EFM/ESM调变数据串时，图2的Trellis图可简化成图3的Trellis图，也就是排除连串长度为1及2的数据串。在图3中，虚线代表a4为-1，实线代表a4为+1。图4是使用简化Trellis图进行Viterbi译码的示意图，其中输入序列为{-1、-1、-1、-1、+1、+1、+1、-1、-1、-1、-1、-1、+1、+1、+1、+1、+1、+1}。输出的序列为{4、0、-4、-6、-4、0、4、4、0、-4、-6、-6、-4、0、4、6、6、6}。一开始，由节点(-1-1-1)为起始，依据接收的数据计算列0至列1的路径值。节点(-1-1-1)具有两个分支，分别连接至节点(-1-1-1)及节点(-1-1+1)。计算节点(-1-1-1)至节点(-1-1-1)的路径值，是将输出的数据(4)代入路径值公式中，也就是将s＝4代入9+3s及4+2s，可分别得到21及12。分别将21及12标示于列1的节点(-1-1-1)及节点(-1-1+1)上方。计算列1至列2的路径值时，此时，将s＝0代入9+3s、4+2s及0中，可分别得到9、4及0，再将9与21相加、4与21相加、0与12相加，而得到累积的路径值30、25、12，再将30、25、12标示于列2的节点(-1-1-1)、(-1-1+1)及节点(-1+1+1)上方。依序类推。然而，DVD及CD光驱的读取速度快速增加，习知技术是将译码芯片的时序提高。此虽可解决译码问题，但是却会增加译码芯片设计困难度，同时也因工作频率提高，也产生芯片功率消耗变大及散热问题。所以公知的DVD及CD光驱译码系统仍有予以改善的需求。
发明内容
本发明的目的是在提供用于8至14调变或8至16调变(EFM/ESM)的译码系统，以避免公知技术所产生译码芯片设计困难度的问题，更降低芯片功率消耗变大及散热的问题。
依据本发明的一特色，是提出一种用于8至14调变或8至16调变(EFM/ESM)的译码系统，该系统包含一模拟至数字转换装置、一适应性等化装置及一Viterbi译码装置。该模拟至数字转换装置接收一EFM或ESM调变特性的模拟信号，并将的转换为具有EFM或ESM调变特性的数字信号；该适应性等化装置耦合至该模拟至数字转换装置，以将该具有EFM或ESM调变特性的数字信号换成具有最小相位特性的第一信号；该Viterbi译码装置耦合至该适应性等化装置，以接收该第一信号，并依据Viterbi算法及一信道模型以产生一译码信号；其中，该Viterbi译码装置在计算一分支至一节点的路径值时，依据该EFM或ESM调变特性，舍弃不存在的路径。
依据本发明的另一特色，是提出一种用于8至14调变或8至16调变(EFM/ESM)调变的译码系统，该系统包含一模拟至数字转换装置、一分割电路、一频率及相位回复装置、一适应性等化装置及一Viterbi译码装置。该模拟至数字转换装置是接收一EFM或ESM调变特性的模拟信号，并将的转换为具有EFM或ESM调变特性的数字信号；该分割电路具有磁滞(hysteresis)特性，以将该EFM或ESM调变特性的模拟信号转换为一第二信号；该频率及相位回复装置耦合至该分割电路及该模拟至数字转换装置，以依据该第二信号产生一调整信号，以调整该模拟至数字转换装置的取样时间，以回复该EFM或ESM调变特性的模拟信号的频率及相位；该适应性等化装置耦合至该模拟至数字转换装置，以将该具有EFM或ESM调变特性的数字信号转换成具有最小相位特性的第一信号；该Viterbi译码装置耦合至该适应性等化装置，以接收该第一信号，并依据Viterbi算法及一信道模型以产生一译码信号；其中，该Viterbi译码装置在计算一分支至一节点的路径值时，依据该EFM或ESM调变特性，舍弃不存在的路径。
由于本发明设计新颖，能提供产业上利用，且确有增进功效，故依法申请发明专利。
图1是一PRabba信道模型的示意图。
图2是PRabba信道模型中a为1、b为2时的Trellis示意图。
图3是PRabba信道模型的简化Trellis示意图。
图4是使用简化Trellis图进行Viterbi译码的示意图。
图5是本发明的使用于EFM或ESM调变的译码系统的方块图。
图6是将图3的Trellis图由2列扩大成4列的示意图。
图7是本发明的修正Trellis图。
图8是本发明依据图7的Viterbi译码示意图。
图9A是本发明的一PRaa信道模型的简化Trellis图。
图9B是本发明依据图9的修正Trellis图。
图10A是本发明的一PRaba信道模型的简化Trellis图。
图10B是本发明依据图10的修正Trellis图。
符号说明模拟至数字转换装置 510适应性等化装置 520Viterbi译码装置 530分割电路540频率及相位回复装置 550具体实施方式
图5是本发明的使用于8至14调变或8至16调变(EFM/ESM)的译码系统的方块图，其包含一模拟至数字转换装置510、一适应性等化装置520、一Viterbi译码装置530、一分割电路540及一频率及相位回复装置550。
模拟至数字转换装置510是接收一EFM或ESM调变特性的模拟信号，并将的转换为具有EFM或ESM调变特性的数字信号。分割电路(slicer)540，其具有磁滞(hysteresis)特性，其判别输入信号的大小，当输入信号大于第一磁滞值时，输出为正电位。而当输入信号小于第二磁滞值时，输出则为零。分割电路540将该EFM或ESM调变特性的模拟信号转换为一第二信号。频率及相位回复装置550耦合至该分割电路540及该模拟至数字转换装置510，以依据该第二信号产生一调整信号，以调整该模拟至数字转换装置的取样时间，故频率及相位回复装置550是利用分割电路540所产生的信号，以回复EFM或ESM调变特性的模拟信号的频率及相位。
适应性等化装置520耦合至该模拟至数字转换装置510，以将该具有EFM或ESM调变特性的数字信号转换成具有最小相位特性的第一信号。Viterbi译码装置530是耦合至该适应性等化装置520，以接收该第一信号，并依据Viterbi算法及一信道模型以产生一译码信号。其中，该Viterbi译码装置在计算一分支至一节点的路径值时，依据该EFM或ESM调变特性，舍弃不存在的路径。
图6是将图3的Trellis图由2列扩大成4列。由图6可知，当列1及列3的节点被决定后，列2的节点可唯一地被决定。也就是，当译码路径经由列1节点(-1-1-1)及列3节点(-1-1+1)时，该译码路径必定经过列2的节点(-1-1-1)，如图6中较黑的粗线表示。同理，当译码路径经由列2节点(-1-1-1)及列节4点(-1+1+1)时，该译码路径必定经过列3的节点(-1-1+1)。
依据上述，可将图3的Trellis图改成如图7所示。图7是本发明的修正Trellis图，其一次可对2个位进行译码。例如，列1节点(-1-1-1-1)遇到(-1-1)译码数据时，则至列2节点(-1-1-1-1)，图7中以虚线 表示。列1节点(-1-1-1-1)遇到(-1+1)译码数据时，则至列2节点(-1-1-1+1)，图7中以一点虚线 表示。列1节点(-1-1-1-1)遇到(+1+1)译码数据时，则至列2节点(-1-1+1+1)，图7中以实线(→)表示。由于使用EFM/ESM调变，故数据串中并没有连串长度为1及2的数据串，因此列1节点(-1-1-1-1)不会遇到(+1-1)译码数据。列1节点(+1+1+1+1)遇到(+1+1)译码数据时，则至列2节点(+1+1+1-1)，图7中以两点虚线 表示。
由图7的修正Trellis图，将图4的Viterbi译码图重画如图8所示。图8是依据本发明技术的Viterbi译码示意图。输入序列为{-1、-1、-1、-1、+1、+1、+1、-1、-1、-1、-1、-1、+1、+1、+1、+1、+1、+1}。一开始， 由节点(-1-1-1-1)为起始，依据接收的数据计算列0至列1的路径值。节点(-1-1-1-1)具有3个分支，分别连接至节点(-1-1-1-1)、(-1-1-1+1)及(-1-1+1+1)。计算节点(-1-1-1-1)至节点(-1-1-1-1)的路径值，是将输出的数据(4)代入路径值公式中，也就是将s＝4代入3s+9、2s+4及0，可分别得到21、12及0。分别将21、12及0标示于列1的节点(-1-1-1-1)、(-1-1-1+1)及(-1-1+1+1)上方。计算列1至列2的路径值时，由于一次译码二个位，故此时将s＝-4代入3s+9、2s+4、0、-2s+4、-2s+4及-3s+9中，可分别得到-3、-4、0、12及21，再计算累积的路径值而得到18、17、21、24、12及21，再将18、17、21、24、12及21标示于列2的节点(-1-1-1-1)、(-1-1-1+1)、(-1-1+1+1)、(-1+1+1+1)、(+1+1+1-1)及(+1+1+1+1)上方。依序类推即可图8的Viterbi译码示意图。
Vitebi译码装置530是依据图7的修正Trellis图进行Viterbi译码。由于Viterbi译码装置530一次使用2个位，故其取样率(sampling rate)可由1/T降低至1/(2T)。而适应性等化装置520的处理时间可由1T增加至2T。
适应性等化装置520的点(tabs)是与传输信道的脉冲响应(impulse response)有关，一传输信道的脉冲响应在时间轴分布越长，适应性等化装置520所需使用的点(tabs)越多。于本发明中，由于适应性等化装置520的处理时间由1T增加至2T，故其所需使用的点(tabs)可以减少。相对应地，Trellis图的译码深度(depth)也可减少。此不仅可减少所需的内存，更可降低译码芯片的功率消耗。
图9A是一PRaa信道模型的简化Trellis图，图9B是本发明的修正Trellis图。图10A是一PRaba信道模型的简化Trellis图，图10B是本发明的修正Trellis图。
综上所述，本发明的模拟至数字转换装置510、一适应性等化装置520、一Viterbi译码装置530、一分割电路540及一频率及相位回复装置550的工作频率可较公知技术减少一半，同时适应性等化装置520的点(tabs)及Trellis图的译码深度(depth)也可减少，此可解决公知技术芯片设计困难度的问题，同时避免公知技术中芯片功率消耗变大及散热问题。
上述较佳具体实施例仅是为了方便说明而举例而已，本发明所主张的保护范围应以权利要求所述为准，而非仅限于上述实施例。
权利要求
1.一种用于8至14调变或8至16调变的译码系统，其特征在于，该系统包含一模拟至数字转换装置，是接收一EFM或ESM调变特性的模拟信号，并将其转换为具有EFM或ESM调变特性的数字信号；一适应性等化装置，耦合至该模拟至数字转换装置，以将该具有EFM或ESM调变特性的数字信号换成具有最小相位特性的第一信号；以及一Viterbi译码装置，是耦合至该适应性等化装置，以接收该第一信号，并依据Viterbi算法及一信道模型以产生一译码信号；其中，该Viterbi译码装置在计算一分支至一节点的路径值时，依据该EFM或ESM调变特性，舍弃不存在的路径。
2.如权利要求1所述的系统，其特征在于，还包含一分割电路，其具有磁滞特性，以将该EFM或ESM调变特性的模拟信号转换为一第二信号；以及一频率及相位回复装置，耦合至该分割电路及该模拟至数字转换装置，以依据该第二信号产生一调整信号，以调整该模拟至数字转换装置的取样时间，以回复该EFM或ESM调变特性的模拟信号的频率及相位。
3.如权利要求1所述的系统，其特征在于，当该EFM或ESM调变特性的模拟信号大于一第一磁滞值时，该第二信号为正电位，当该EFM或ESM调变特性的模拟信号小于一第二磁滞值时，该第二信号电压为0。
4.如权利要求1所述的系统，其特征在于，该信道模型为PRabba。
5.如权利要求1所述的系统，其特征在于，该信道模型为PRaa。
6.如权利要求1所述的系统，其特征在于，该信道模型为PRaba。
7.一种用于8至14调变或8至16调变的译码系统，其特征在于，该系统包含一模拟至数字转换装置，是接收一EFM或ESM调变特性的模拟信号，并将的转换为具有EFM或ESM调变特性的数字信号；一分割电路，其具有磁滞特性，以将该EFM或ESM调变特性的模拟信号转换为一第二信号；一频率及相位回复装置，耦合至该分割电路及该模拟至数字转换装置，以依据该第二信号产生一调整信号，以调整该模拟至数字转换装置的取样时间，以回复该EFM或ESM调变特性的模拟信号的频率及相位；一适应性等化装置，耦合至该模拟至数字转换装置，以将该具有EFM或ESM调变特性的数字信号转换成具有最小相位特性的第一信号；以及一Viterbi译码装置，是耦合至该适应性等化装置，以接收该第一信号，并依据Viterbi算法及一信道模型以产生一译码信号；其中，该Viterbi译码装置在计算一分支至一节点的路径值时，依据该EFM或ESM调变特性，舍弃不存在的路径。
8.如权利要求7所述的系统，其特征在于，当该EFM或ESM调变特性的模拟信号大于一第一磁滞值时，该第二信号为正电位，当该EFM或ESM调变特性的模拟信号小于一第二磁滞值时，该第二信号电压为0。
9.如权利要求7所述的系统，其特征在于，该信道模型为PRabba。
10.如权利要求7所述的系统，其特征在于，该信道模型为PRaa。
11.如权利要求7项所述的系统，其特征在于，该信道模型为PRaba。
全文摘要
本发明提出一种用于8至14调变或8至16调变(EFM/ESM)的译码系统，其包含一模拟至数字转换装置、一适应性等化装置及一Viterbi译码装置。模拟至数字转换装置接收一EFM或ESM调变特性的模拟信号，并将其转换为具有EFM或ESM调变特性的数字信号；适应性等化装置将具有EFM或ESM调变特性的数字信号换成具有最小相位特性的第一信号；该Viterbi译码装置接收第一信号，并依据Viterbi算法及一信道模型以产生一译码信号；其中，Viterbi译码装置在计算一分支至一节点的路径值时，依据EFM或ESM调变特性，舍弃不存在的路径。
文档编号H03M13/00GK1848274SQ20051006425
公开日2006年10月18日 申请日期2005年4月12日 优先权日2005年4月12日
发明者林文昌 申请人:宏阳科技股份有限公司