专利名称：基站的线性化装置和方法
技术领域：
本发明总的来说涉及通信系统，且更具体地说，涉及装置和方法。
背景技术：
CDMA是一种基于赋值的扩频码维持多个无线连接的通信技术。这种技术由于其允许在相同的频段同时传输多个信号而具有优点。因此，CDMA技术已经被应用在第二代移动通信终端中，也被用作第三代移动通信中的基本技术。用于高速数据传输服务的先进的CDMA方法的一个例子是CDMA2000系统。
结构上，从CDMA基站的射频(RF)端产生很多非线性分量。实际上，已经确定产生于功率放大器和RF上变频器链的非线性分量使得基站的传输性能下降。
为解决这些问题，开发了很多方法以提高链中的线性功率放大器(PLA)的线性特性。通过使用前馈方法实现增加的线性度。虽然这种技术可以保证很好的线性度，但是过于昂贵，需要重复的人工调谐操作，而且效率低。作为选择，开发了使用数字预失真(DPD)和高功率放大器(HPA)的方法。DPD和HPA的基本设计如图1中所示。
图1所示为根据现有技术的用于CDMA基站中的线性化装置的结构。这个装置100包括链路现场可编程门阵列(FPGA)110，合成器120，DPD130，数字积分解调器(DQDM)，FPGA140和RF上变频器150。链路FPGA接收并滤波来自基站的上行信道插件的信号。合成器120组合从链路FPGA输出的信号。DPD130转换其功率关于合成器120的输出已经被放大的信号为基带信号，并用计算的补偿(失真)在其上进行数字预失真。数字积分解调器(DQDM)FPGA140重新排列从前端从DPD输入的数据，同步并将其输出，并采样从反馈路径接收到的中频(IF)信号以将其加倍并输出到DPD。而且，RF上变频器150将从DQDM FPGA输出的数字信号转换为模拟信号并将其上变频为RF信号。
还包括用于放大RF上变频器150的输出的功率放大器160，和用于转换由功率放大器160放大的模拟信号为数字信号、并在其上执行下变频的RF下变频器170。最后，数字信号处理器(DSP)180控制每个单元的工作。
工作中，链路FPGA110接收来自基站的上行信道插件的信号，对它滤波，并传递到合成器120。然后合成器合成各个信号并将其传递到DPD。DPD将来自合成器的信号预失真并将其输出到DQDM FPGA。
DQDM FPGA 140重新排列和同步输入数据并将其输出到RF上变频器150。RF上变频器150将数字信号转化为模拟信号，将其上变频为RF信号，并传递到功率放大器160。然后，功率放大器放大RF信号并通过天线(没有示出)越过大气干扰将其放射。
因此，RF下变频起170接收由衰减功率放大器160的输出得到的模拟信号，将其转换为数字信号，将其转换为基带信号，并将其输出到数字预失真器130。在这期间，RF下变频器持续监视和计算从功率放大器和RF上变频器产生的非线性分量，并输出相反的补偿信号。
图2是现有技术的CDMA基站的线性化装置的性能测量结果的示意图。注意测量性能很好，接近使用现有的LPA的性能，具有降低的内部调制失真(IMD)和高线性度。然而，关于功率放大器150的效率，由于过多的补偿而存在显著的浪费因素。
在自适应地执行数字预失真功能的过程中，通过沿反馈路径反馈功率放大器150的输出，可得到高精确的、甚至不允许要求较小误差的时钟机制。这经证明是昂贵的并且增加系统复杂度。
此外，使用DPD和HPA在成本以及增加系统复杂度方面是有竞争力的。另外，实现合适的性能并持续维持这些部分的性能是困难的。此外，在设计中反馈路径作为基本元件的应用增加了产品的单位成本。
而且，DPD130的主环路增益，主相位旋转，主延时和群组延迟偏离被初始计算为常数值。一旦这些值计算出来，就不能再更新它们了。
另外地，功率放大器160的与频率相关的变化，时间滞后，以及存储效应部分需要持续更新，但是它们的通过自适应操作减少误差阶的功能太小而可以忽略。因此，如果给RF上变频器150和功率放大器160足够的训练时间，反馈路径的RF下变频器170和DSP 180就不需要被安装在电路板上了。
由于数字预失真的限制和数字模块的时钟速率有密切的关系，而且DPD函数实际上基于非实时地操作，使用DPD和HPA方法的非线性补偿存在显著的缺点。此外，在功率放大器的效率方面，现有技术的DPD和HPA方法不能主动在峰值均值比(PAR)上产生改变。
发明内容
本发明的目标是至少解决上面的问题和/或缺点并提供至少下面描述的优点。
本发明的另一目标是提供一种能够实现低成本、高性能线性化技术的线性化装置和方法，其同时改进基站的多载波传输期间的功耗放大器的效率。
为至少达到上面的所有或部分目标，提供了根据本发明的一个实施例的一种基站的线性化装置，其包括用于接收来自基站上行信道插件的信号的数字收发器(DTRA)组件单元，其执行信号的滤波，预失真和RF处理；放大DTRA的输出并将其输出的功率放大器；以及数字预失真(DPD)单元，其用于接收功率放大器的输出并根据主增益，主相位和主延时在输出上执行修正，逆FFT FIR滤波器估计，使得能够在DTRA进行修正。
根据另一实施例，本发明提供一种CDMA基站的线性化方法，其包括输入训练信号并根据主增益，主相位和主延时计算修正值以修正静态非线性分量；执行逆FFT FIR滤波器估计；并接收并滤波来自上行信道插件的信号；耦合滤波后的信号；实现由训练控制的数字预失真，并放大功率和将其传输。
本发明的其它优点、目的和特征将在随后的说明中部分地描述，经过以下检验或从本发明的实践中学习，上述优点、目的和特征对于本领域的普通技术人员来说是显而易见的。本发明的目的和优点可以如所附说明书及其权利要求书和附图中所特别指出的来实现和获得。
参考下面的附图详细描述本发明，其中相同的数字表示相同的元件图1是现有技术的CDMA基站的线性化装置的示意图；图2是说明图1中现有技术的装置的性能测量结果的频谱时标图；图3是根据本发明的一个实施例的适于用在基站中的示例性线性化装置的示意图；图4是根据本发明的一个实施例的具有单独的DPD单元的示例性线性化装置的示意图；
图5所示是根据本发明的一个实施例的适于用在基站中的包含在示例性线性化方法中的步骤的流程图；以及图6是根据至少本发明的一个实施例的每级的误差收敛效应的示意图。
具体实施例方式
图3所示为适合于用在，例如，根据本发明的一个实施例的基站中的线性化装置300。
所述的装置包含数字收发器组件(DTRA)单元310，放大器320，和数字预失真(DPD)单元330。DTRA单元接收来自基站的上行信道插件的信号，并对信号执行滤波，预失真以及RF处理。放大器320放大DTRA单元310的输出的功率。另外，数字预失真(DPD)单元330接收放大器320的输出，并根据，例如，包括主增益，主相位和主延时的参数对信号执行修正和逆快速傅立叶变化有限冲击响应(FFTFIR)滤波器估计，以使能在DTRA中进行修正。
DTRA单元包含链路FPGA312，合成器314，DPD 316，以及RF上变频器318。FPGA接收和滤波来自基站的上行信道插件的信号。合成器314合成链路FPGA输出的信号。DPD 316根据主增益，主相位，主延时执行修正，和根据关于合成器输出的逆FFT FIR滤波器估计执行数字预失真。RF上变频器318接收DPD的输出，将其转换为模拟信号，将模拟信号上变频为RF信号，并将结果输出到放大器320。
DPD单元包含RF下变频器332，DQDM FPGA 334，以及控制单元336。RF下变频器接收放大器320放大的信号，将其转换为数字信号，在数字信号上执行下变频。DQDM(数字积分解调器)FPGA 334执行DQDM以采样RF下变频器332输入的IF信号，将其加倍并输出。另外，控制器336基于根据主增益，主相位，主延时执行的修正和逆FFT FIR滤波器估计输出控制信号到DTRA单元的DPD 316中。
例如，DPD单元可以由单片模板构成。用这种方式构成时，而且当充分执行训练时，例如，训练完成时，DPD单元330可以从线性化装置中分离出来。因此，当在基站系统中实际安装线性化装置时，其可以只包括DTRA单元410和放大器420，如图4中所示的例子。
DPD单元也可以被用于以单片模板调谐多个DTRA单元310。在以这种方式使用时，在实际的基站安装线性化装置时，DPD单元可以被删除以减少反馈路径。这可以达到降低成本的效果，同时可以使电路板的结构简化。这将降低故障率同时甚至可以降低来自反馈路径的干扰。
DPD的RF下变频器332和控制器336可以在闭环环路中用模块实现。之后这个环路可以用于计算初始延时或自适应执行操作的IMD(内部调制失真)分量。根据一个实施例，RF下变频器332和控制器336可以由信号模具构成而且可以在线性化装置被实际安装在基站时被包含。
图5是根据本发明一个实施例的在CDMA基站执行的线性化方法中的步骤的流程图。这个方法包括执行训练以修正静态非线性分量的过程(步骤S510和S520)，从实际基站系统发射由训练控制的信号的过程(步骤S530到S570)。执行训练以修正静态非线性分量的过程可以包括输入训练信号然后基于主增益，主相位和主延时计算修正值(步骤S510)，以及执行逆FFT FIR滤波器估计(步骤S520)。
发射由训练控制的信号的过程可以包含接收和滤波来自上行信道插件的信号(步骤S530)，合成滤波后的信号(步骤S540)，执行由训练控制的数字预失真(步骤S550)，以及放大其功率并将其发射(步骤S560和S570)。这里参考图3和图4更详细地说明这个过程。
DTRA单元310和DPD单元330可以被连接起来形成闭环环路。可以通过给DPD316输入数字训练信号计算对应于主增益，主相位和主延时的修正值。可以用下面的方程进行这些计算R(τ)=|Σt=-TTVm(t)Vf(t-τ)*|--------(1)]]>θ=Arg((Σt=-TTVm(t)Vf(t-τ)*)|τ=Rmax)----(2)]]>G=E{Vm(t)2}E{Vf(t)2}----(3)]]>其中“R”为主延迟时间，θ为主相位，“G”为主增益，“T”和“t”为时间，Vm(t)为输入信号，Vf(t)为反馈信号，以及“E”为能量。
一旦主延迟时间，主相位和主增益这三个参数被计算，缩放，以及旋转，就可以执行匹配放大器320的反馈信号Vf(t)到输入信号Vm(t)的延迟计算。例如，可以用简单复合增益和大量无线电波延时滤波器实现。一旦完成上述的计算，同步放大器320的估计输出波形，并且匹配幅度和相位。
第二个过程涉及执行逆FFT FIR滤波器估计(步骤S520)。为了实现在宽带频率区域以增益水平使用频率作为变量的函数，通过将窄带信号延伸到整个带宽来计算幅度和相位。通过应用信号来使用频率作为变量，可以计算精确的函数，将放大器320的饱和区以外的功率和PAR一起考虑，每个信号都具有足够的尺寸和窄分辨率。
根据每个频率的增益向量(k)和相位的响应被一个一个地和输入数字信号映射，而且通过下面所示的方程可以得到相关的计算Gain Responsekfrequency amplitude=E(Vf(t)Vf(t)*)E(Vm(t)Vm(t)*)|Vm(t)=Amplitude]]>
(4)Phase Response kfrequency.amplitude＝Arg(Vf(t)Vf(t)*)|Vm(t)＝Amplitude(5)如上面方程中所示，表示滤波器320的宽频带的每个响应的单独FIR滤波器通过常数(Arg)幅度和变化频率的交叉尺度将向量看为矩阵。另外，通过时间轴上的逆快速傅立叶变换计算滤波器接头。
根据每个输入信号的128的幅度重复这个过程。之后这样的滤波器设置可以被作为功率放大器模型存储在DPD 316的RAM(随机存取存储器)中。
因此，为了实现上述的一系列过程的自适应操作，DTRA单元310执行一个过程(即，修正静态分量的训练过程)以降低功率放大器模型的误差级别。
图6为根据本发明的一个实施例的每级得到的误差收敛效应的示意图。这里，可以看到只用第一级的“主延时，增益&相位修正”和第二级的“逆FFT FIR滤波器估计”误差幅度可以被降低到10E-3。因此，本发明在基站中的实际应用不存在现有技术中的问题，即使在一直执行到步骤No.2时。
同时，可以看到在功率放大器20的晶体管芯片的特性的基础上温度和IMD变化量可以被看作无穷小。这产生少量的误差。为了对其进行补偿，可以使用现有的LP。然而，在迄今所用的LPA结构中，虽然LPA的容量被降低到一半或者更多，其性能并不受到图6所示的通过实验的观察到的影响。也就是说，当使用一直执行到步骤No.2的LPA时，已经证明现有的30瓦特的额定功率的功率放大器320可以用在70瓦特或以上。这已经通过实验证实。可以解决补偿非线性分量的时间延迟问题，由于DPD 316工作在非实时情况且其工作频率有限该非线性分量只能被看作本质特性。
当充分执行训练后，线性化装置400可以被实际安装在系统中，除了和DTRA单元310相连的DPD单元330以外，图4中只示出了DTRA单元410和放大器420。因此，其内部模块可以被简化，单元成本可以降低，也可以达到快速误差收敛时间。在基站系统中安装的线性化装置400执行接收来自上行信道插件的信号并将其发射的步骤S530到S570。
在这种方式中，结合前馈方法不仅可以改善功率放大器的效率，也能够实现高性能的线性化技术。这可能通过补充DTRA的数字预失真功能实现，该DTRA在基站的多载波传输中处理线性化提高功能，其存储效应比较弱。
本发明的线性化装置和方法有很多优点。例如，可以补充DTRA的数字预失真功能，其在基站的多载波传输中处理线性化提高功能，存储效应比较弱。因此，与前馈方法结合可以改进功率放大器的效率，也可以实现高性能的线性化技术。
本发明的其他优点包括1)功率放大器的线性化性能可以达到最大化2)RF处理模块的单元成本可以减少3)可以满足对现有领域感兴趣的那些人对于LPA结构的偏好4)功率放大器的功耗利用率可以被提高5)可以通过删除收发器的反馈路径降低单元成本和获得价格竞争力前面所述的实施例和优点仅是示范性的，不解释为对本发明的限制。本公开的内容可应用于其他类型的装置。本发明的说明书是说明性的，并不限制权利要求书的范围。对本领域的技术人员来说，许多替换、修改和变动都是显而易见的。在权利要求书中，装置加功能的句子意在包含在此所描述的实现所引用的功能的结构。不仅是结构的等效物，也包括等效的结构。
权利要求
1.一种线性化装置，其包括数字收发器(DTRA)组件单元，其接收来自基站的上行信道插件的信号，执行信号的滤波，预失真和RF处理；功率放大器，其放大DTRA的输出；以及数字预失真(DPD)单元，其连接功率放大器的输出，并根据主增益，主相位和主延时，基于逆FFT FIR滤波器估计执行预失真。
2.如权利要求1所述的装置，其中，该DTRA单元包括链路FPGA，其用于接收和滤波来自基站的上行信道插件的信号；合成器，其用于合成从链路FPGA输出的信号；DPD，其用于根据所述的主增益，主相位，主延时执行修正以及根据关于合成器输出的逆FFT FIR滤波器估计执行数字预失真；以及RF上变频器，其用于接收DPD的输出，将其转化为模拟信号，将模拟信号上变频为RF信号，并输出到放大器。
3.如权利要求1所述的装置，其中，该DPD单元包括RF下变频器，其用于接收来自功率放大器的放大的信号，将其转化为数字信号，并在数字信号上进行下变频；以及控制器，其用于接收RF下变频器的输出，根据基于主增益，主相位，主延时进行的修正和逆FFT FIT滤波器估计输出控制信号到DTRA单元的DPD。
4.如权利要求3所述的装置，其中，该DPD单元根据主增益、主相位和主延时，通过复合增益和大量无线电波延时滤波器计算修正值。
5.如权利要求1所述的装置，其中，该DPD单元被在训练完成时从线性化装置中分离出来。
6.一种线性化装置，其包括链路FPGA，其接收和滤波来自基站的上行信道插件的信号；合成器，其合成来自链路FPGA的信号；DPD，其根据主增益，主相位，主延时执行修正，以及根据关于合成器输出的逆FFT FIR滤波器估计执行数字预失真；RF上变频器，其将DPD的输出转化为模拟信号，将模拟信号上变频为RF信号；和放大器，其在传输之前放大RF上变频器的输出功率。
7.如权利要求6所述的装置，进一步包括RF下变频器，其将来自功率放大器的放大的信号转换为数字信号并在数字信号上执行下变频；以及控制器，其接收RF下变频器的输出，并根据基于主增益、主相位和主延时的修正和逆FFT FIR滤波器估计输出控制信号到DTRA单元的DPD。
8.一种基站的线性化方法，其包括执行训练以修正静态非线性分量；以及滤波并放大由训练控制的信号；从基站系统发射滤波和放大的信号。
9.如权利要求8所述的方法，其中，该执行训练的步骤包括输入训练信号并根据主增益、主相位和主延时计算修正值；以及执行逆FFT FIR滤波器估计。
10.如权利要求9所述的方法，其中，该根据主增益、主相位和主延时计算修正值的步骤包括计算主增益、主相位和主延时时间的参数；以及执行缩放，旋转和延时计算以匹配输入信号和反馈信号。
11.如权利要求8所述的方法，其中，该发射信号的步骤包括接收并滤波从上行信道插件发射的信号；合成滤波后的信号；执行由训练控制的信号预失真；以及放大预失真后的信号的功率并将其发射。
12.一种线性化装置，其包括数字收发器电路，其RF处理来自外部源的信号；放大器，其放大数字收发器电路的输出；以及第一数字预失真电路，其基于以一个或多个预定参数为基础的逆FFT FIR滤波器估计预失真放大器的输出。
13.如权利要求12所述的装置，其中，该外部源是基站的上行信道插件。
14.如权利要求12所述的装置，其中，所述预定参数包括主增益，主相位和主延时。
15.如权利要求12所述的装置，其中，该数字收发器包括链路FPGA，其滤波来自外部源的信号；合成器，其合成从链路FPGA输出的信号；第二数字预失真电路，其根据所述一个或多个参数执行修正，以及基于关于合成器的输出的逆FFTFIR滤波器估计执行数字预失真；以及RF上变频器，其将第二数字预失真电路的输出转换为模拟信号，将模拟信号上变频为RF信号，将RF信号输出到放大器。
16.如权利要求13所述的装置，其中，该第一数字预失真电路包括RF下变频器，其将来自功率放大器的放大的信号转换为数字信号，且之后对数字信号下变频；以及控制器，其接收RF下变频器的输出并根据基于所述的一个或多个预定参数进行的修正以及逆FFT FIR滤波器估计输出控制信号。
17.如权利要求16所述的装置，其中，该第一预失真电路通过复合增益和主要无线电波延时滤波器，计算基于主增益，主相位，主延时的修正值。
全文摘要
一种线性化装置，其包括RF处理来自外部源的信号的数字收发器电路，放大数字收发器电路的输出的放大器，以及基于以一个或多个预定参数为基础的逆FFT FIR滤波器估计预失真放大器的输出的第一数字预失真电路。外部源可以是基站的上行信道插件，而预定参数可以包含主增益，主相位，主延时中的一个或多个。
文档编号H03F3/20GK1790921SQ20051013693
公开日2006年6月21日 申请日期2005年12月15日 优先权日2004年12月15日
发明者姜亨昌 申请人:LG－Nortel株式会社