专利名称：信道级联码编译码装置的制作方法
技术领域：
本实用新型涉及卫星通信领域中的一种信道级联码编译码装置，适用于保障各种功率受限的卫星通信系统中数据传输的可靠性。
背景技术：
由于卫星通信信道距离长，容易受到多方面的干扰，信道质量较差，为了达到理想的通信效果，常需要较大的发射功率，这样既加重了功放的负荷，又增大了天线的口径，大大增加了通信系统的整体成本，给用户使用增加了经济负担。
发明内容
本实用新型的目的在于避免上述背景技术中的不足之处而提供一种纠错能力强、数据速率变化范围宽、占用带宽窄的信道级联码编译码装置。并且本实用新型还具有集成化程度高、体积小、功耗低、工作温度范围宽、性能可靠、接口方便、成本低等特点。
本实用新型的目的是这样实现的它由输入缓冲器1、Reed-Solomon编码时钟变换电路2、卷积编码时钟变换电路3、级联码编译码电路4、监控电路5、输出缓冲器6、外码译码电路7、Reed-Solomon译码时钟变换电路8、供电电路9、卷积译码时钟变换电路10、Viterbi译码器11组成，其中输入缓冲器1的入端口1通过数据线与编码输入端口A连接，输入缓冲器1的入端口4通过数据线与译码输入端口B连接，输入缓冲器1的出端口2与级联码编码电路4的入端口1连接，输入缓冲器1的出端口3与Viterbi译码器11的入端口1连接，级联码编码电路4的出入端口2与Reed-Solomon编码时钟变换电路2的出入端口1连接，级联码编码电路4的出入端口3与卷积编码时钟变换电路3的出入端1连接，级联码编码电路4的出端口4与输出缓冲器6的入端口1连接，级联码编码电路4的入端口5与监控电路5的出端口1连接，监控电路5的出入端口2与设备监控接口E连接，监控电路5的出端口3与外码译码电路7的入端口2连接、监控电路5的出入端口4与Viterbi译码器的出入端口2连接，输出缓冲器6的入端口4与外码译码电路7的出端口3连接，输出缓冲器6的出端口2通过数据线与编码输出端口C连接，输出缓冲器6的出端口3通过数据线与译码输出端口D连接，外码译码电路7的入端口1与Viterbi译码电路11的出端口3连接，外码译码电路的出入端口4与Reed-Solomon译码时钟变换电路8的出入端口1连接，Viterbi译码器11的出入端口4与卷积编码时钟变换电路10的出入端口1连接，供电电路9的电压输出端口+V1、+V2分别与各部件相应电源端连接。
本实用新型的目的还可以通过以下措施达到本实用新型级联码编码电路4由扰码电路12、分频器13、16、Reed-Solomon编码器14、控制逻辑解释电路15、交织器17、差分编码电路18、卷积编码电路19、删余电路20组成，其中，扰码电路12的入端1至2脚与输入缓冲器1的出端3至4脚连接、出端3至4脚与交织器17的入端10至11脚连接、出端5至13脚通过9根数据线与Reed-Solomon编码器14的入端1至9脚连接、出端14脚接地端、入端15脚接供电电路9出端+V1电压端，分频器13的入端1至9脚通过9根数据线与控制逻辑解释电路15的出端1至9脚连接、出入端10至11脚与Reed-Solomon编码器14出入端24至25脚连接、出入端12至13脚与Reed-Solomon编码时钟变换电路2的出入端1至2脚连接、入端14脚接供电电路9出端+V1电压端、出端15脚接地端，Reed-Solomon编码器14的出端10至18脚通过9根数据线与交织器17的入端1至9脚连接、入端19至23脚通过5根数据线与控制逻辑解释电路15的出端10至14脚连接、入端26脚、27脚分别接供电电路9出端+V1、+V2电压端、出端28脚接地端，控制逻辑解释电路15的出端15至16脚与交织器17的入端15至16脚连接、出端17至20脚通过4根数据线与删余电路20的入端1至4脚连接、出端20至28脚通过9根数据线与分频器16的入端1至9脚连接、入端29至38脚通过10根数据线与监控电路5的出端1至10脚连接、入端39脚接供电电路9出端+V1电压端、出端40脚接地端，分频器16的出入端10至11脚与删余电路20的出入端11-12脚连接、出入端12至13脚与卷积编码时钟变换电路3的出入端1至2脚连接、入端15脚接供电电路9出端+V1电压端、出端16脚接地端，交织器17的出端12至14脚与差分电路18的入端1至3脚连接、入端17脚与供电电路9出端+V1电压端连接、出端18脚接地端，差分编码18的出端4至5脚与卷积编码19的入端1至2脚连接、入端6脚与供电电路9出端+V1电压端连接、出端7脚接地端，卷积编码电路19的出端3至5脚与删余电路20的入端5至7脚连接、入端6脚接供电电路9出端+V1电压端、出端7脚接地端，删余电路20的出端8至10脚与输出缓冲器6的1至3脚连接、入端13脚接供电电路9出端+V1电压端、入端14脚接地端。
本实用新型外码译码电路7由搜帧电路21、解交织器22、Reed-Solomon译码器23、解扰电路24、分频器25、控制逻辑解释电路26组成，其中，搜帧电路21的入端1至3脚与Viterbi译码器11的出端32至34脚连接、出端4至5脚与Reed-Solomon译码器23的入端10至11脚、解扰电路24的入端3至4脚并连连接、出端6至14脚通过9根数据线与解交织器22的入端1至9脚连接、入端15脚接供电电路9出端+V1电压端、出端16脚接地端，解交织器22的出端10至18脚通过9根数据线与Reed-Solomon译码器23的入端1至9脚连接、入端19至20脚与控制逻辑解释电路26的出端1至2脚连接、入端21脚接供电电路9出端+V1电压端、出端22脚接地端，Reed-Solomon译码器23的出端12至13脚与解扰电路24的入端1至2脚连接、出入端14至15脚与分频器25的出入端10至11脚连接、入端16至20脚通过5根数据线与控制逻辑解释电路26的3至7脚连接、入端19脚、20脚分别接供电电路9出端+V1、+V2电压端、出端21脚接地端，解扰电路24的出端5至6脚与输出缓冲器6的入端4至5脚连接、入端7脚接供电电路9出端+V1电压端、出端8脚接地端，分频器25的入端1至9脚通过9根数据线与控制逻辑解释电路26的出端8至16脚连接、出入端12至13脚与Reed-Solomon译码时钟变换电路8的出入端1至2脚连接、出端14脚接地端、入端15脚接供电电路9出端+V1电压端，控制逻辑解释电路26的入端17至25脚通过10根数据线与监控电路5的出端1至10脚连接、出端26脚接地端、入端27脚接供电电路9出端+V1电压端。
本实用新型与背景技术相比具有如下优点1.本实用新型采用Reed-Solomon编码器14和卷积编码电路19分别作为外码和内码进行级联纠错，卷积码对随机误码纠错能力较强，而Reed-Solomon码(与交织相结合)对突发误码纠错能力较强，两者相结合则基本能满足无线信道的纠错要求，节省了发射功率，且具有较强的纠错能力。
2.本实用新型的Reed-Solomon编码器14可在(126，112)、(194，178)、(208，192)、(219，201)、(225，205)五种码长上变化，卷积码电路19可在1/2、3/4、7/8、2/3(TCM)四种码率上变化，交织深度也是4、8可变，三者相结合，能够满足大多数卫星信道和大多数通信协议的带宽要求和延时要求。
3.本实用新型的4种时钟变换电路能够适应9.6kHz～8448MHz的宽频变化范围，满足了中低速通信系统对各种传输速率的要求。
4.本实用新型采用工业级大规模数字集成电路、专用芯片和高性能锁相环设计，可靠性高、接口方便、体积小、成本低、工作温度范围宽。
图1是本实用新型的电原理方框图。
图2是本实用新型级联码编码电路4的逻辑电原理图。
图3是本实用新型外码译码电路7的逻辑电原理图。
具体实施方式
参照图1至图3，本实用新型由输入缓冲器1、Reed-Solomon编码时钟变换电路2、卷积编码时钟变换电路3、级联码编码电路4、监控电路5、输出缓冲器6、外码译码电路7、Reed-Solomon译码时钟变换电路8、供电电路9、卷积译码时钟变换电路10、Viterbi译码器11组成。图1是本实用新型的电原理方框图，实施例按图1连接线路。其中，监控电路5的出入端口2是一个符合ITU-T V.24标准的通用串行总线，通过数据线与设备监控接口E连接，以实现控制本实用新型的工作参数，并读取误码率；监控电路5的出端口1与级联码编码电路4的入端口5连接，用于控制Reed-Solomon编码的码长、交织的深度和卷积编码的码型；监控电路5的出端口3与外码译码电路7的入端口2连接，用于控制Reed-Solomon译码的码长和解交织的深度；监控电路的5的出入端口4与Viterbi译码器11的出入端口2连接，用于控制卷积译码的码型并读取误码率；输入缓冲器1和输出缓冲器6，用于隔离本装置的内部和外部信号，对内部集成电路芯片起到保护作用；Viterbi译码器11采用Viterbi算法对卷积码进行纠错译码，并提供译码前误码率；Reed-Solomon编码时钟变换电路2、卷积编码时钟变换电路3、Reed-Solomon译码时钟变换电路8、卷积译码时钟变换电路10采用高频宽范围的频率锁相环，为相应的编码或译码提供时钟；实施例输入缓冲器1、输出缓冲器6采用总线缓冲器74LVC245集成电路制作；Reed-Solomon编码时钟变换电路2、卷积编码时钟变换电路3、Reed-Solomon译码时钟变换电路8、卷积译码时钟变换电路10采用锁相环路集成芯片TLC2932制作；监控电路5采用专用MCU电路89C52、专用集成电路74LVC573制作；供电电路9采用线性电压变换器LTC1546制作，为整个装置提供可靠的电源，其输出+V1为3.3V，+V2为2.5V；Viterbi译码器11采用集成电路Q1900制作。
本实用新型的级联码编码电路4由扰码电路12、分频器13、16、Reed-Solomon编码器14、控制逻辑解释电路15、交织器17、差分编码电路18、卷积编码电路19、删余电路20组成。图2是本实用新型级联码编码电路4的逻辑电原理图，实施例按图2连接线路。其中，控制逻辑解释电路15的入端口29至38脚与监控电路5的出端口1-10脚连接，用于接收监控电路5的控制参数、出端1至9脚及20至28脚分别与分频器13、16的各入端1至9脚连接，用于控制不同的分频比、出端10至14脚与Reed-Solomon编码器14的19至23脚连接，用于控制Reed-Solomon编码的码长、出端15-16脚与交织器17的15至16脚连接，用于控制交织深度、出端17至20脚与删余电路20的1至4脚连接，用于控制卷积编码的码型。扰码电路12的入端1至2脚与输入缓冲器1的出端3至4脚连接，用于接收待编码的时钟与数据、出端3至4脚与交织器17的入端10-11脚连接，用于提供交织帧头的起始位置。分频器13的出入端12至13脚与Reed-Solomon编码时钟变换电路2的出入端1-2脚连接，用于提供参考时钟并接收锁相时钟、出入端10至11脚与Reed-Solomon编码器14的出入端24至25脚连接，用于接收Reed-Solomon编码前的时钟并提供Reed-Solomon编码后的时钟。分频器16的出入端12至13脚与卷积编码时钟变换电路3的1至2脚连接，用于提供参考时钟并接收锁相时钟、出入端10至11脚与删余电路20的出入端11至12脚连接，用于接收卷积编码前的时钟并提供卷积编码后的时钟。扰码电路12、Reed-Solomon编码器14、交织器17、差分编码电路18、卷积编码电路19、删余电路20各个电路模块级联，用于完成对数据和时钟的级联码编码处理。删余电路20的出端8至10脚与输出缓冲器6的入端1至3脚连接，用于输出级联码编码后的数据和时钟。实施例扰码电路12、分频器13、16、Reed-Solomon编码器14、控制逻辑解释电路15、差分编码电路18、卷积编码电路19、删余电路20采用ALTERA公司的一块可编程器件EPF10K20制作，交织器17采用专用集成电路双端口RAM IDT7132制作。
本实用新型的外码译码电路7由搜帧电路21、解交织器22、Reed-Solomon译码器23、解扰电路24、分频器25、控制逻辑解释电路26组成。图3是本实用新型外码译码电路7的逻辑电原理图，实施例按图3连接线路。其中，控制逻辑解释电路26的入端17至25脚与监控电路5的出端1至10脚连接，用于接收参数控制命令、出端1至2脚与解交织器22的入端19至20脚连接，用于控制解交织深度、出端3至7脚与Reed-Solomon译码器23的入端16至20脚连接，用于控制译码码长、出端8至16脚与分频器25的入端1至9脚连接，用于控制分频比。搜帧电路21的入端1至3脚与Viterbi译码器11的出端32至34脚连接，用于接收卷积译码的结果、出端4至5脚与Reed-Solomon译码器23的入端10至11脚及解扰电路24的入端3至4脚并连连接，用于标示译码和解扰的起始位置。搜帧电路21、解交织电路22、Reed-Solomon译码器23、解扰电路24相互级联，用于完成对数据和时钟的外码译码过程。解扰电路24的出端5至6脚与输出缓冲器6的入端4至5脚连接，用于输出译码结果。分频器25的出入端10至11脚与Reed-Solomon译码器23的出入端14至15脚连接，用于接收译码前的时钟并提供译码后的时钟、出入端12至13脚与Reed-Solomon译码时钟变换电路8的出入端1至2脚连接，用于接收锁相时钟和提供参考时钟。实施例搜帧电路21、解交织器22、Reed-Solomon译码器23、解扰电路24、分频器25、控制逻辑解释电路26采用ALTERA公司的一块可编程逻辑器件EP20K200制作。
本实用新型简要工作原理如下本实用新型是一种全双工的级联码编译码装置，主要由输入缓冲器1、Reed-Solomon编码时钟变换电路2、卷积编码时钟变换电路3、级联码编码电路4、监控电路5、输出缓冲器6、外码译码电路7、Reed-Solomon译码时钟变换电路8、供电电路9、卷积译码时钟变换电路10、组成，完成了Reed-Solomon码包括符号交织和卷积码编译码的全部处理过程，并为了提供良好的传输频谱特性而加入了扰码，为了纠正解调过程中的相位模糊度而加入了差分编码；4个时钟变换电路采用高性能锁相环路技术，为各种不同形式的编译码提供相应的时钟。Reed-Solomon编译码器14、23采用时域快速算法，根据不同的设置直接生成各种不同码长的码字；卷积编码电路19在统一的1/2编码的基础上，根据设置进行删除空位，从而生成3/4、7/8等码型；Viterbi译码器11采用了Viterbi译码算法，达到了较理想的译码效果；采用分立器件的输入输出缓冲器1、6，从而对内部的大规模数字集成电路起到了更强的保护作用。
本实用新型的安装结构如下本实用新型作为卫星通信终端设备调制解调器信道单元的一部分，图1、图2、图3中各部件电路安装在信道单元印制板上，具体位置可以具体安排，方便时，建议将调制解调器与信道单元相关的接口直接安装在信道单元的电路板上，组装成本实用新型。
权利要求1.一种由输入缓冲器(1)、Reed-Solomon编码时钟变换电路(2)、卷积编码时钟变换电路(3)、监控电路(5)、输出缓冲器(6)、Reed-Solomon译码时钟变换电路(8)、供电电路(9)、卷积译码时钟变换电路(10)、Viterbi译码器(11)组成的信道级联码编译码装置，其特征在于还由级联码编码电路(4)、外码译码电路(7)组成，其中输入缓冲器(1)的入端口1通过数据线与编码输入端口(A)连接，输入缓冲器(1)的入端口4通过数据线与译码输入端口(B)连接，输入缓冲器(1)的出端口2与级联码编码电路(4)的入端口1连接，输入缓冲器(1)的出端口3与Viterbi译码器(11)的入端口1连接，级联码编码电路(4)的出入端口2与Reed-Solomon编码时钟变换电路(2)的出入端口1连接，级联码编码电路(4)的出入端口3与卷积编码时钟变换电路(3)的出入端1连接，级联码编码电路(4)的出端口4与输出缓冲器(6)的入端口1连接，级联码编码电路(4)的入端口5与监控电路(5)的出端口1连接，监控电路(5)的出入端口2与设备监控接口(E)连接，监控电路(5)的出端口3与外码译码电路(7)的入端口2连接、监控电路(5)的出入端口4与Viterbi译码器的出入端口2连接，输出缓冲器(6)的入端口4与外码译码电路(7)的出端口3连接，输出缓冲器(6)的出端口2通过数据线与编码输出端口(C)连接，输出缓冲器(6)的出端口3通过数据线与译码输出端口(D)连接，外码译码电路(7)的入端口1与Viterbi译码电路(11)的出端口3连接，外码译码电路(7)的出入端口4与Reed-Solomon译码时钟变换电路(8)的出入端口1连接，Viterbi译码器(11)的出入端口4与卷积编码时钟变换电路(10)的出入端口1连接，供电电路(9)的电压输出端口+V1、+V2分别与各部件相应电源端连接。
2.根据权利要求1所述的信道级联码编译码装置，其特征在于级联码编码电路(4)由扰码电路(12)、分频器(13)、(16)、Reed-Solomon编码器(14)、控制逻辑解释电路(15)、交织器(17)、差分编码电路(18)、卷积编码电路(19)、删余电路(20)组成，其中，扰码电路(12)的入端1至2脚与输入缓冲器1的出端3至4脚连接、出端3至4脚与交织器(17)的入端10至11脚连接、出端5至13脚通过9根数据线与Reed-Solomon编码器(14)的入端1至9脚连接、出端14脚接地端、入端15脚接供电电路(9)出端+V1电压端，分频器(13)的入端1至9脚通过9根数据线与控制逻辑解释电路(15)的出端1至9脚连接、出入端10至11脚与Reed-Solomon编码器(14)出入端24至25脚连接、出入端12至13脚与Reed-Solomon编码时钟变换电路(2)的出入端1至2脚连接、入端14脚接供电电路(9)出端+V1电压端、出端15脚接地端，Reed-Solomon编码器(14)的出端10至18脚通过9根数据线与交织器(17)的入端1至9脚连接、入端19至23脚通过5根数据线与控制逻辑解释电路(15)的出端10至14脚连接、入端26脚、27脚分别接供电电路(9)出端+V1、+V2电压端、出端28脚接地端，控制逻辑解释电路(15)的出端15至16脚与交织器(17)的入端15至16脚连接、出端17至20脚通过4根数据线与删余电路(20)的入端1至4脚连接、出端20至28脚通过9根数据线与分频器(16)的入端1至9脚连接、入端29至38脚通过10根数据线与监控电路(5)的出端1至10脚连接、入端39脚接供电电路(9)出端+V1电压端、出端40脚接地端，分频器(16)的出入端10至11脚与删余电路(20)的出入端11-12脚连接、出入端12至13脚与卷积编码时钟变换电路(3)的出入端1至2脚连接、入端15脚接供电电路(9)出端+V1电压端、出端16脚接地端，交织器(17)的出端12至14脚与差分电路(18)的入端1至3脚连接、入端17脚与供电电路(9)出端+V1电压端连接、出端18脚接地端，差分编码(18)的出端4至5脚与卷积编码(19)的入端1至2脚连接、入端6脚与供电电路(9)出端+V1电压端连接、出端7脚接地端，卷积编码电路(19)的出端3至5脚与删余电路(20)的入端5至7脚连接、入端6脚接供电电路(9)出端+V1电压端、出端7脚接地端，删余电路(20)的出端8至10脚与输出缓冲器(6)的1至3脚连接、入端13脚接供电电路(9)出端+V1电压端、入端14脚接地端。
3.根据权利1或2所述的信道级联码编译码装置，其特征在于外码译码电路(7)由搜帧电路(21)、解交织器(22)、Reed-Solomon译码器(23)、解扰电路(24)、分频器(25)、控制逻辑解释电路(26)组成，其中，搜帧电路(21)的入端1至3脚与Viterbi译码器(11)的出端32至34脚连接、出端4至5脚与Reed-Solomon译码器(23)的入端10至11脚、解扰电路(24)的入端3至4脚并连连接、出端6至14脚通过9根数据线与解交织器(22)的入端1至9脚连接、入端15脚接供电电路(9)出端+V1电压端、出端16脚接地端，解交织器(22)的出端10至18脚通过9根数据线与Reed-Solomon译码器(23)的入端1至9脚连接、入端19至20脚与控制逻辑解释电路(26)的出端1至2脚连接、入端21脚接供电电路(9)出端+V1电压端、出端22脚接地端，Reed-Solomon译码器(23)的出端12至13脚与解扰电路(24)的入端1至2脚连接、出入端14至15脚与分频器(25)的出入端10至11脚连接、入端16至20脚通过5根数据线与控制逻辑解释电路(26)的3至7脚连接、入端19脚、20脚分别接供电电路(9)出端+V1、+V2电压端、出端21脚接地端，解扰电路(24)的出端5至6脚与输出缓冲器6的入端4至5脚连接、入端7脚接供电电路(9)出端+V1电压端、出端8脚接地端，分频器(25)的入端1至9脚通过9根数据线与控制逻辑解释电路(26)的出端8至16脚连接、出入端12至13脚与Reed-Solomon译码时钟变换电路(8)的出入端1至2脚连接、出端14脚接地端、入端15脚接供电电路(9)出端+V1电压端，控制逻辑解释电路(26)的入端17至25脚通过10根数据线与监控电路(5)的出端1至10脚连接、出端26脚接地端、入端27脚接供电电路(9)出端+V1电压端。
专利摘要本实用新型公开了一种信道级联码编译码装置，它涉及卫星通信领域中调制解调器的信道编译码器。它由输入输出缓冲器、Reed－Solomon编译码及卷积码编译码时钟变换电路、级联码编码电路、监控电路、外码译码电路、Viterbi译码器、供电电路组成。它利用现代数字信号处理技术完成了Reed－Solomon码和卷积码编译码的全部数据处理和速率变化过程，并加入了扰码和差分编码，提高了纠错能力和传输频谱特性，实现了级联码编译码装置。它具有编码增益高、速率变化范围宽、级联码形式可变、实时输出误码率的特点。还具有接口方便、体积小、成本低、工作温度范围宽、性能稳定可靠等优点，特别适用于各种功率受限的通信信道，达到较低的系统误码率。
文档编号H03M13/00GK2819662SQ20052002493
公开日2006年9月20日 申请日期2005年9月27日 优先权日2005年9月27日
发明者刘冀, 于开勇, 李勇 申请人:中国电子科技集团公司第五十四研究所