专利名称：反交叉传导驱动器控制电路及方法
技术领域：
本发明涉及电源开关驱动器电路，尤其涉及被设计成防止一对串联连接的电源开关之间的交叉传导的驱动器电路。
相关技术的描述许多电路包括由串联连接的两个电源开关组成的输出级，其中每一开关将相应的电流传导至该级输出的共用节点或从该共用节点传导相应电流。这些开关一般连接于电源电压与接地之间；因此，重要的是一次仅关闭一开关，以防止“击穿”电流流经两个开关。
已开发出若干″反交叉传导″技术以确保二开关不同时关闭。
图1中示出了一种典型方法。一对电源开关，在此称为第一及第二场效晶体管(FET)Q1及Q2，其电流电路串联连接于电源电压VCC与接地之间。“高侧”晶体管Q1及“低侧”晶体管Q2在一共用节点10处连接在一起，该共用节点10提供该级的输出OUT。分别藉由高侧及低侧驱动器电路12及14所提供的相应控制信号DRVH及DRVL来控制这些晶体管。Q1在受DRVH驱动而导通时向节点10传导一电流，而Q2在受DRVL驱动而导通时传导来自节点10的电流。提供一输入信号IN以控制这些开关当处于“高位”时，将驱动导通Q1(而Q2将截止)，而当处于“低位”时，将驱动导通Q2(而Q1将截止)。
为防止Q1与Q2同时导通，该驱动器电路可采用一反交叉传导技术。这一般涉及将驱动信号DRVH及DRVL用作充当用于相反驱动器的″锁定″信号的反馈信号。例如，在图1中，将该输入信号IN及其互补的 连同相应的锁定信号Llock及Hlock提供给相应的逻辑门16及18；将门16及18的输出分别提供给驱动器电路12及14。由相应的比较器20及22提供锁定信号Hlock及Llock比较器20在相应的输入处接收DRVH及一参考电压REF，而其输出Hlock在DRVH＞REF时变低。同样地，比较器22在相应的输入处接收DRVL及REF，而其输出Llock在DRVL＞REF时变低。以此方式，当DRVH为高且Q1导通时，Hlock为低而 由门16锁定，从而令DRVL保持为低而令Q2保持截止。当DRVL为高而Q2导通时，Llock为低而IN被锁定，从而令DRVH保持为低而令Q1保持截止。
此方法对于大多数情况而言很有效，但对于间隔比该反馈回路的稳定时间短的输入事件而言可能并不可靠。例如，IN上的一窄脉冲可能开始经由驱动器电路12来传播，然后当该脉冲下降时则经由驱动器电路14来传播。若经由驱动器电路12的传播延迟比该脉冲宽度长，则可能出现导致Q1与Q2同时导通的竞态条件。这称为″交叉传导″，它会导致消耗过多电流并可能损坏电源装置的击穿电流。
发明概述提出了一种克服上面提到的问题的反交叉传导驱动器控制电路及方法；本发明防止发生竞态条件，并因此避免依据本发明控制的串联电源装置之间的交叉传导。
本发明采用横跨每一电源装置驱动器的输入及输出连接的各个状态机。这些状态机被配置成评估每一驱动器的真实状态，因为所有进出该驱动器的信息都受到监视。通过监视每一驱动器的输入及输出，当驱动器已完其受请求的任务时，这些状态机可作出精确的指示。例如，当向开关驱动器提供开启及关闭这些电源装置之一的命令时，该状态机确保该任务在执行任何新任务之前完成。
本发明可适用于驱动两个受各自的驱动器电路控制并串联连接的电源装置(一般是FET)。这些状态机中的每一个都接收这些驱动器电路之一的输入及输出，并产生一“锁定”信号作为响应。该锁定信号用于禁止相反的驱动器在规定条件下工作。
状态机的锁定信号具有“锁定”与“非锁定”状态。依据本发明的基本状态机被配置成当其连接所横跨的驱动器电路接收一旨在关闭该驱动器的电源开关的“开启”请求信号时，将其锁定信号从“非锁定”状态切换为“锁定”状态。该锁定信号被连接成尽职相反的驱动器在其“锁定”状态下工作。因此，当驱动器电路接收一“关闭”请求信号时，该驱动器输出信号从“开启”切换为“关闭”；若该请求信号在该驱动器的整个关闭周期期间保持其“关闭”状态，则状态机将其锁定信号设定为其非锁定状态，从而允许驱动该相反驱动器。当如此配置时，防止第一及第二驱动器电路的输出同时处于其“开启”状态并由此防止其对应的电源开关同时处于其“开启”状态。
结合附图，从以下详细描述中，本领域的技术人员将会明白本发明的其他特征及优点。
附图简述图1是示出一已知的反交叉传导驱动器控制电路的示意图。
图2是依据本发明的反交叉传导驱动器控制电路的示意图。
图3是本发明可使用的基本状态机的概念图。
图4是本发明可使用的状态机的一种可能的实现的示意图。
图5是本发明可使用的状态机的全状态图。
图6a是本发明可使用的另一基本状态机的概念图。
图6b是本发明可使用的状态机的另一种可能的实现的示意图。
图6c是本发明可使用的状态机的全状态图。
图7是采用本发明的原理的驱动器控制系统的框图/示意图。
发明详述本发明是一种反交叉传导驱动器控制电路及方法，它能可靠地防止击穿电流，而无论驱动器电路的输入脉冲的宽度或特定特征(包括传播延迟)如何。
图2示出本发明的基本原理。该电路适用于驱动两个串联连接于第一电源电压(VCC)与第二电源电压(可包括接地)之间的电源装置。在图2中，该电源装置被示为FET(Q1及Q2)，但也可驱动双极晶体管或其他类型的开关器件。该电源装置在开关节点SW处连接在一起，该开关节点SW一般提供最终输出(OUT)。
受本驱动器控制电路控制的电源装置通过各自的驱动器电路102及104(一般分别称为“高侧”与“低侧”驱动器)来驱动。高侧驱动器102接收输入信号Hto(to＝开启)并产生输出DRVH，而低侧驱动器104接收输入信号Lto并产生输出DRVL。每一驱动器电路缓冲其输入信号，按特定应用所需的提供增益、隔离及/或电平移动。
本文将信号Hto和Lto称为″驱动器开启″信号。每一信号都具有“开启”状态与一“关闭状态”。在该开启信号已经由驱动器电路传播后，当驱动器开启信号之一从其“关闭”状态切换到其“开启”状态时，其对应的驱动器电路输出也从“关闭”切换到“开启”。如本文中所使用的，当驱动器电路输出为“开启”时，对应的电源装置受驱动而开启以便传导电流。取决于特定应用，“开启”和“关闭”状态可以分别对应于“高”和“低”逻辑电平，或分别对应于“低”和“高”逻辑电平。在图2所示的示例性实施例中，“开启”和“关闭”状态分别对应于“高”和“低”逻辑电平。
逻辑门106在其多个输入中的一输入处接收输入信号IN，而在其另一输入处接收“锁定”信号“Loff”，并且在其输出处提供驱动器开启信号Hto。同样地，逻辑门108在其多个输入中的一输入处接收输入信号 而在其另一输入处接收“锁定”信号“Hoff”，并在其输出处提供驱动器开启信号Lto。
输入信号IN与 一般为互补，即，它们可能无竞态，也可能并非无竞态，而且每一信号都具有“开启”及“关闭”状态。在操作中，当IN从“关闭”切换到“开启”时， 从“开启”切换到“关闭”，Q1将会受驱动而开启，而Q2将会受驱动而关闭。当IN为“关闭”时， 及Q2为“开启”，而IN及Q1为关闭。
通过使用锁定信号Loff和Hoff来防止交叉传导，其中每一信号都具有“锁定”与“非锁定”状态。当如图2所示的示例性实施例中所示的连接至AND门106和108时，该“锁定”状态对应于逻辑“0”，以使该门的另一输入处的信号不能传递到该门的输出，而“非锁定”对应于逻辑“1”，以使该门的另一输入传递到该门的输出。例如，当Loff为“0”时，信号Hto为“0”，而因此DRVH也为“0”且Q1为关闭，而无论输入信号IN的状态如何；即，当Loff处于其锁定状态时，高侧电源装置的操作被“锁定”。
锁定信号Hoff和Loff分别由状态机HSM和LSM来提供。每一状态机都横跨一对应的驱动器电路的输入和输出连接HSM横跨驱动器电路102，而LSM横跨驱动器电路104。此配置使得能监视进出每一驱动器电路的所有信息。因此，通过正确地配置状态机，可针对事件的任何组合而采取适当的行动。
可将向驱动器电路102和104的Hto和Lto输入的动作分别视为开启或关闭对应的驱动器及其电源装置的请求。实际上，驱动器有时成功地完成任务，而有时却并非如此，例如，在很窄的输入脉冲情况下或在外部故障条件产生横跨该电源开关的短路时。该状态机被配置成在未成功完成任务之时以一期望的可预测方式作出响应。驱动器输入和输入的每次交换都会引起状态机的已定义的响应。通过监视每一驱动器的输入和输出，该状态机可准确地指示状态机的相应驱动器何时已完成其受请求的任务。例如，当向开关驱动器提供开启和关闭电源装置之一的命令时，对应的状态机确保在执行任何新任务之前完成此任务。
最起码，高侧状态机HSM接收Hto和DRVH作为输入，而低侧状态机LSM接收Lto和DRVL。图3中显示了示出低侧状态机LSM的操作的概念图。假定已完成先前所请求的所有任务而使得Hoff与Loff都处于其非锁定状态(逻辑“1”)，即状态“S0”。状态机LSM保持处于状态S0，直至它检测到驱动器开启信号Lto已切换到其“开启”状态。当发生这一情况时，LSM转变为其S1状态，而锁定信号Loff被设定为其锁定状态(逻辑“0”)。这将驱动器开启信号Hto置于其“关闭”状态，进而将DRVH和Q1置于其“关闭”状态。只要Loff保持处于其锁定状态，DRVH和Q1就将保持关闭。
状态机LSM被配置成使得当处于状态S1时，Lto的额外出现令其保持于S1。这意味着随后对关闭Q2的请求会被忽略，直至完成当前任务。
LSM保持处于S1，直到它检测到低侧驱动器输出信号DRVL已切换到其“开启”状态，此时控制转移到状态S2。Loff保持设定为“0”。LSM被配置成使得在处于状态S2时，Lto的额外出现使其转变为S1，且随后对关闭Q2的请求同样被忽略，直至完成当前任务。
当处于状态S2时，状态机LSM监视低侧驱动器输出信号DRVL。当它检测到DRVL已切换到其“关闭”状态时，LSM返回到状态S0并将Loff设定回“1”以指示已完成当前任务。在Loff设定为“1”的条件下，允许高侧驱动器在输入信号IN请求时驱动开启Q1。
典型的状态机实现较佳地还包括一个或多个“超时”电路以避免出现“受阻”情形。例如，在已于高侧驱动器上检测到“关闭事件”后，允许由HSM来开启低侧驱动器。为何不一定能检测到此“事件”或转变，有如下多个合理原因-高侧MOSFET(假定为MOSFET电源开关)因过热及烧断而形成源极与漏极短路；-先前向高侧驱动器提出的开启请求过短以致于它从不经由高侧驱动器而传播。高侧驱动器实际上从不开启，因此从不会检测到关闭事件。
为避免无休止地等待一不会来临的事件，这些状态机中至少有一个较佳地包括一超时电路以提供散逸机制。通过等待一段适当安全的时间，可假定早先发出的所有命令从未被接收或出现某一方面的故障。
图3的状态图中以信号 反映此机制。该信号基于信号Lto，不同之处在于它在Lto从“0”切换到“1”时从“1”切换到“0”，而在Lto从“1”切换到“0”之后经过一段预定时间从“0”切换到“1”。在如图3所示地使用时，状态机LSM在DRVL变高或 变高的情况下从状态S1转变为S2。以此方式，若DRVL从未切换，则状态机不会始终停留于S1。一旦处于状态S2，则若DRVL从“1”切换到“0”，或者仅保持于“0”，则状态机转变回状态S0。
一般将以类似于LSM的实现的方式来实现高侧状态机HSM，不似之处在于后者的输入将会是Hto和DRVH，而其输出将会是Hoff。HSM还可使用如上面结合LSM讨论的超时电路。
还可将状态机HSM及LSM配置成接收附加输入，当产生Loff和Hoff时可对该附加输入加以考虑。例如，在某些应用中，重要的是知道开关节点SW的状态。该节点可驱动例如外部电感器，而且适当的可以是处于控制地位的状态机锁定相反的状态机，直至节点SW处的电压变为零。一般地，可将每一锁定信号定义为任何数目的输入的函数，例如Hoff＝f(Hto，DRVH，节点SW， Loff＝f(Lto，DRVL，节点SW， 其中 类似于 不同之处在于它是Hto而非Lto的延迟形式。
一旦定义要由每一状态机来执行的功能，就能确定实现。例如，图4中示出了图3的低侧状态图的一种可能的实现，它作为可设定的下降沿检测器来工作。分别将输入信号 Lto和DRVL提供给NAND(与非)门A1、A2和A3。该电路的互连建立门A1及A2作为第一SR锁存器(其中 连接至“复位”输入而Lto连接至“设置”输入)，而门A3和A4提供第二SR锁存器(其中DRVL连接至“复位”输入)。
应注意，图4所示的电路仅是图3所示的状态图的一种可能的实现，而图3的状态图仅是依据本发明的低侧状态机的一种可能的实现。唯一重要的是各个状态机横跨高侧及低侧驱动器电路的输入及输出而连接，且状态机被配置成防止受驱动的电源装置之间的交叉传导。
图5示出对应于图4所示的低侧状态机的全状态图，它包括中间状态(指示为“i”)。每一状态以对应于图4所示的低侧状态机的输出Q1、Q0、P0的三个二进制值来标记。
图6a示出高侧状态机HSM的一种可能的状态图，图6b示出高侧状态图的一种可能的实现，而图6c示出对应于图6a的实现的全状态图。这些图与图3至5所示的低侧状态图很相似，不似之处仅在于在这些图中，超时信号被配置成覆盖Hto与DRVH，从而无论驱动器的状态如何都指示任务已完成。图6a中可看出这一点，其中使用信号 该信号在高侧驱动器开启信号Hto下降后经过一预定时间延迟会变高。 的出现使得状态机从状态S1变为状态S2，和/或从状态S2变回S0。
图6b示出与图4所示的略有不同的一种实现。分别将输入信号 和Hto提供给NAND门A5及A6。但是，在此在将信号DRVH提供给NAND门A7之前，对信号DRVH与开关节点SW处的信号进行NOR(或非)运算。该电路的互连建立门A5和A6作为第一SR锁存器(其中 连接至“复位”输入而Hto连接至“设置”输入)，而门A7及A8提供第二SR锁存器(其中DRVL+SW连接至“复位”输入)。 至A7的连接实现如上所述的超时覆盖功能。
图6c中示出的高侧全状态图与图5所示的低侧全状态图类似，不同之处在于上述超时覆盖功能的实现。
图7示出一完整的驱动器控制系统的一个可能的实施例。该系统可包括控制逻辑块200以接收若干不同输入并产生向逻辑门106和108的输出。向块200的输入可包括，例如输入信号IN、欠压锁定信号(UVLO)、关闭信号(SD)、急剧短路信号(CB)以及低侧驱动器关闭信号(DRVLSD)。一旦定义了系统的输入及其功能，就可导出关于驱动器开启信号Hto和Lto的稳态布尔等式。例如，提供给低侧逻辑门108的控制逻辑块200的输出Lreq可由下式给出Lreq=IN‾·SD·UVLO+CB,]]>而提供给高侧逻辑门106的控制逻辑块输出Hreq可由下式给出Hreq=IN·SD·UVLO·DRVLSD·CB‾]]>信号Lreq与Hreq一般是互补的，即，它们可能无竞态特可能并非无竞态。
系统的操作完全通过由向以上等式添加锁定信号Hoff和Loff来定义，如下Lto＝Hoff·Lreq，以及Hto＝Loff·Hreq。
控制逻辑块200一般包含基本组合逻辑，它被配置成基于输入项来实现Lreq和Hreq的基本布尔等式。这些等式可以是任何所需组合，且将不会引起交叉传导，即使这些等式有小缺点。例如，图2示出最简单的组合逻辑，其中IN及 分别充当项“Hreq”及“Lreq”。自然地， 始终是IN的延迟形式。当IN从0变为1时，Hreq在Lreq变低之前变高，但本发明的状态机封锁该竞态条件。
应注意，上面示出的输入及等式仅是示例性的。所提供的实际输入以及定义Hto的Lto的等式取决于特定应用。
尽管已示出并描述了本发明的特定实施例，但本领域的技术人员将会发现许多变化及替换实施例。因此，本发明旨在仅受所附权利要求书限制。
权利要求
1.一种反交叉传导驱动器控制电路，包含第一和第二一般为互补的输入信号(IN、 )，其中每一信号都具有开启与关闭状态；第一和第二锁定信号(Loff、Hoff)，它们具有锁定与非锁定状态；第一驱动器开启信号(Hto)，它具有开启与关闭状态，当所述第一输入信号处于其开启状态而所述第一锁定信号处于其非锁定状态时，所述第一驱动器开启信号处于其开启状态；第二驱动器开启信号(Lto)，它具有开启与关闭状态，当所述第二输入信号处于其开启状态而所述第二锁定信号处于其非锁定状态时，所述第二驱动器开启信号处于其开启状态；第一和第二驱动器电路(102、104)，它们在各自的输入处接收所述等第一和第二驱动器开启信号并在跟踪所述第一和第二驱动器开启信号的各自的输出处产生具有开启和关闭状态的第一和第二驱动器电路输出(DRVH、DRVL)，所述等第一及第二驱动器电路输出在处于其开启状态时适用于致动第一和第二电源装置(Q1、Q2)，所述第一和第二电源装置(Q1、Q2)在受致动时传导相应的电流；第一预定任务，它必须在要致动所述第二电源装置之前完成；第二预定任务，它必须在要致动所述第一电源装置之前完成；第一状态机(HSM)，它在输出处提供所述第二锁定信号，所述第一状态机被配置成监视所述第一预定任务的状态，并在完成所述第一预定任务时将所述第二锁定信号从其锁定状态切换到其非锁定状态；第二状态机(LSM)，它在输出处提供所述第一锁定信号，所述第二状态机被配置成监视所述第二预定任务的状态，并在完成所述第二预定任务时将所述第一锁定信号从其锁定状态切换到其非锁定状态；从而防止所述第一及第二驱动器电路输出同时处于其开启状态。
2.如权利要求1所述的控制电路，其特征在于，所述第一预定任务包含检测所述第一驱动器控制电路的输出从其开启状态切换到其关闭状态，而所述第二预定任务包含检测所述第二驱动器电路的输出从其开启状态切换到其关闭状态。
3.一种反交叉传导驱动器控制电路，包含第一和第二一般为互补的输入信号(IN、 )，其中每一信号都具有开启与关闭状态；第一逻辑门(106)，它被连接成在相应的输入处接收所述第一输入信号和第一锁定信号(Loff)，并被配置成提供具有开启和关闭状态的第一驱动器开启信号(Hto)，所述第一锁定信号具有锁定与非锁定状态，所述第一逻辑门被配置成在所述第一锁定信号处于其非锁定状态且所述第一输入信号处于其开启状态时将所述第一驱动器开启信号设定为其开启状态，而在其他情况下将所述第一驱动器开启信号设定为其关闭状态；第二逻辑门(108)，它被连接成在相应的输入处接收所述第二输入信号和第二锁定信号(Hoff)，并被配置成提供具有开启与关闭状态的第二驱动器开启信号(Lto)，所述第二锁定信号具有锁定与非锁定状态，所述第二逻辑门被配置成在所述第二锁定信号处于其非锁定状态且所述第二输入信号处于其开启状态时将所述第二驱动器开启信号设定为其开启状态，而在其他情况下将所述第二驱动器开启信号设定为其关闭状态；第一驱动器电路(102)，它具有被连接成接收所述第一驱动器开启信号的输入以及具有开启和关闭状态的输出，所述第一驱动器电路的输出跟踪所述第一驱动器开启信号，所述第一驱动器电路的输出在处于所述开启状态时适用于致动第一电源装置，所述第一电源装置在受到致动时传导电流；第二驱动器电路(104)，它具有被连接成接收所述第二驱动器开启信号的输入以及具有开启和关闭状态的输出，所述第二驱动器电路的输出跟踪所述第二驱动器开启信号，所述第二驱动器电路的输出在处于所述开启状态时适用于致动第二电源装置，所述第二电源装置在受到致动时传导电流；第一状态机(HSM)，它在相应的输入处接收所述第一驱动器开启信号和所述第一驱动器电路输出，并在输出处提供所述第二锁定信号，所述第一状态机被配置成在所述第一驱动器开启信号从其关闭状态切换到其开启状态时将所述第二锁定信号从其非锁定状态切换到其锁定状态，而在所述第一驱动器电路输出从其开启状态切换到其关闭状态时将所述第二锁定信号从其锁定状态切换到其非锁定状态，以及第二状态机(LSM)，它在相应的输入处接收所述第二驱动器开启信号和所述第二驱动器电路输出，并在输出处提供所述第一锁定信号，所述第二状态机被配置成在所述第二驱动器开启信号从其关闭状态切换到其开启状态时将所述第一锁定信号从其非锁定状态切换到其锁定状态，而在所述第二驱动器电路输出从其开启状态切换到其关闭状态时将所述第一锁定信号从其锁定状态切换到其非锁定状态，从而防止所述第一和第二驱动器电路输出同时处于其开启状态。
4.如权利要求3所述的控制电路，其特征在于，所述逻辑门是AND门，且所述开启和关闭状态分别是“高”和“低”逻辑电平。
5.如权利要求3所述的控制电路，其特征在于，还包含第一和第二电源装置(Q1、Q2)，所述电源装置分别响应于所述第一和第二驱动器电路的输出来传导相应的电流。
6.如权利要求5所述的控制电路，其特征在于，所述第一和第二电源装置是其漏极-源极电路串联连接的场效晶体管。
7.如权利要求3所述的控制电路，其特征在于，所述状态机中的每一个状态机被配置成当提供给所述状态机的驱动器开启信号从关闭切换到开启时，从其中所述状态机的锁定信号处于所述非锁定状态的第一状态(S0)转变为其中所述锁定信号处于所述锁定状态的第二状态(S1)；当提供给所述状态机的驱动器电路输出从关闭切换到开启时，从状态S1转变为其中所述锁定信号处于所述锁定状态的第三状态(S2)；以及当提供给所述状态机的驱动器电路输出从开启切换到关闭时，从状态S2转变为状态S0，从而将所述锁定信号从其锁定状态切换到其非锁定状态。
8.如权利要求7所述的控制电路，其特征在于，所述状态机中的每一个状态机还被配置成若在所述状态机处于状态S1时提供给所述状态机的驱动器开启信号从关闭切换到开启，则保持处于状态S1；以及若在所述状态机处于状态S2时提供给所述状态机的驱动器开启信号从关闭切换到开启，则从状态S2转变为状态S1。
9.如权利要求7所述的控制电路，其特征在于，所述状态机中的至少一个还被配置成产生一超时信号 当提供给所述状态机的所述驱动器开启信号从关闭切换到开启时，所述超时信号从开启切换到关闭，而在提供给所述状态机的所述驱动器开启信号从开启切换到关闭后经过一段预定时间，所述超时信号从开启切换到关闭，所述状态机被配置成当所述超时信号从关闭切换到开启时、或当提供给所述状态机的驱动器电路输出从关闭切换到开启时，从状态S1转变为状态S2。
10.如权利要求9所述的控制电路，其特征在于，所述至少一个状态机中的至少一个还被配置成当所述超时信号从关闭切换到开启时、或当提供给所述状态机的驱动器电路输出从开启切换到关闭时，从状态S2转变为状态S0。
11.如权利要求7所述的控制电路，其特征在于，还包含控制逻辑(200)，所述控制逻辑接收多个输入项并基于所述输入项来输出所述第一和第二一般为互补的输入信号。
12.一种反交叉传导驱动器控制电路，包含第一和第二电源装置(Q1、Q2)，它们在受到致动时分别响应于第一(DRVH)和第二(DRVL)驱动器电路输出而传导相应的电流；控制逻辑(200)，它接收多个输入项并输出第一输入信号(Hreq)，它在要致动所述第一电源装置时达到“高”逻辑电平，而在其他情况下达到“低”逻辑电平；以及一般与所述第一输入信号互补的第二输入信号(Lreq)，它在要致动所述第二电源装置时达到“高”逻辑电平，而在其他情况下达到“低”逻辑电平；第一AND门(106)，它被连接成在相应的输入处接收Hreq与具有“低”和“高”逻辑状态的第一锁定信号(Loff)，并被配置成提供第一驱动器开启信号(Hto)，其中Hto＝Hreq·Loff；第二AND门(108)，它被连接成在相应的输入处接收Lreq与具有“低”和“高”逻辑状态的第二锁定信号(Hoff)，并被配置成提供第二驱动器开启信号(Hoff)，其中Lto＝Lreq·Hoff；第一驱动器电路(102)，它具有被连接成接收Hto的输入以及跟踪Hto的输出(DRVH)，所述DRVH输出在为“高”时致动所述第一电源装置；第二驱动器电路(104)，它具有被连接成接收Lto的输入以及跟踪Lto的输出(DRVL)，所述DRVL输出在为“高”时致动所述第二电源装置；第一状态机(HSM)，它在相应的输入处接收Hto和DRVH，并在输出处提供Hoff，所述第一状态机被配置成在Hto从“低”切换到“高”时将Hoff从“高”切换到“低”，而在DRVH从“高”切换到“低”时将Hoff从“低”切换到“高”，以及第二状态机(LSM)，它在相应的输入处接收Lto和DRVL，并在输出处提供Loff，所述第二状态机被配置成在Lto从“低”切换到“高”时将Loff从“高”切换到“低”，以及在DRVL从“高”切换到“低”时将Loff从“低”切换到“高”，以及从而防止DRVH和DRVL同时为“高”，由此防止同时致动所述第一和第二电源装置。
13.如权利要求12所述的控制电路，其特征在于，所述第一和第二电源装置是其漏极-源极电路串联连接的场效晶体管。
14.如权利要求12所述的控制电路，其特征在于，所述状态机中的每一个状态机被配置成当提供给所述状态机的驱动器开启信号从“低”切换到“高”时，从其中所述状态机的锁定信号为“高”的第一状态(S0)转变为其中所述锁定信号为“低”的第二状态(S1)；当提供给所述状态机的驱动器电路输出从“低”切换到“高”时，从状态S1转变为其中所述锁定信号为“低”的第三状态(S2)；当提供给所述状态机的驱动器电路输出从“高”切换到“低”时，从状态S2转变为状态S0，从而将所述锁定信号从“低”切换到“高”；若在所述状态机处于状态S1时提供给所述状态机的驱动器开启信号从“低”切换到“高”，则保持处于状态S1；以及若在所述状态机处于状态S2时提供给所述状态机的驱动器开启信号从“低”切换到“高”，则从状态S2转变为状态S1。
15.如权利要求14所述的控制电路，其特征在于，所述状态机中的至少一个还被配置成产生一超时信号 当提供给所述状态机的所述驱动器开启信号从“低”切换到“高”时，所述超时信号从“高”切换到“低”，而在提供给所述状态机的所述驱动器开启信号从“高”切换到“低”后经过一段预定时间，所述超时信号从“低”切换到“高”，所述状态机被配置成当 从“低”切换到“高”时、或当提供给所述状态机的驱动器电路输出从“低”切换到“高”时，从状态S1转变为状态S2。
16.如权利要求14所述的控制电路，其特征在于，所述第二状态机包含第一逻辑门，它被配置成产生输出Q1=Lto‾·P1‾;]]>第二逻辑门，它被配置成产生输出Q0=Q1‾·P0‾;]]>第三逻辑门，它被配置成产生输出P0=DRVL·Q0‾;]]>以及第四逻辑门，它被配置成产生输出P1=tod‾·P0·Q1‾;]]>所述输出Q0=Loff‾.]]>
17.一种防止第一和第二串联连接的电源装置(Q1、Q2)之间的交叉传导的方法，所述电源装置(Q1、Q2)在受致动时分别响应于第一和第二驱动信号(DRVH、DRVL)传导相应的电流，而所述第一和第二驱动器信号响应于一般为互补的第一和第二输入信号(IN、 所述方法包含用第一锁定信号(Loff)来门控具有开启和关闭状态的第一输入信号(IN)；缓冲所述受门控的第一输入信号，以使它跟踪所述受门控的第一输入信号，所述已缓冲的受门控的第一输入信号是所述第一驱动信号(DRVH)，所述第一驱动信号在处于所述开启状态时适用于致动所述第一电源装置；用第二锁定信号(Hoff)来门控一般与所述第一输入信号互补的第二输入信号 缓冲所述受门控的第二输入信号，以使它跟踪所述受门控的第二输入信号，所述已缓冲的受门控的第二输入信号是所述第二驱动信号(DRVL)，所述第二驱动信号在处于所述开启状态时适用于致动所述第二电源装置；监视所述受门控的第一输入信号和所述第一驱动信号；将所述第二锁定信号设置成允许在所述第一驱动信号从所述开启状态切换到所述关闭状态时通过所述第二输入信号，并将所述第二锁定信号设置成允许在所述受门控的第一输入信号从其关闭状态切换到其开启状态时阻挡所述第二输入信号；以及将所述第一锁定信号设置成在所述受门控的第二输入信号从其关闭状态切换到其开启状态时阻挡所述第一输入信号，并将所述第一锁定信号设置成允许在所述第二驱动信号从所述开启状态切换到所述关闭状态时通过所述第一输入信号。
18.如权利要求17所述的方法，其特征在于，将所述第一锁定信号设置成允许通过所述第一输入信号的所述步骤还要求首先检测所述第一驱动信号已从其关闭状态切换到其开启状态。
全文摘要
一种反交叉传导驱动器控制电路及方法防止发生竞态条件，且避免依据本发明控制的串联连接的电源装置之间的交叉传导，这些电源装置通常为MOSFET。各个状态机横跨每一电源装置驱动器的输入及输出而连接，且被配置成准确地确定驱动器何时完成其受请求的任务。每一状态机基于驱动器状态产生一"锁定"信号，该信号系用来制止相反的驱动器在预定条件下工作，从而防止串联连接的电源装置之间的交叉传导。
文档编号H03K17/0812GK1981438SQ200580022498
公开日2007年6月13日 申请日期2005年6月13日 优先权日2004年7月1日
发明者强纳森·M·奥迪 申请人:模拟设备股份有限公司