专利名称：一种实现高速模/数转换的装置及其方法
技术领域：
本发明涉及电子、通讯领域，特别是涉及一种以相对低速模/数转换器实现高速模/数转换的装置及其方法。
背景技术：
模/数转换是将模拟输入信号转换为N位二进制数字输出信号的技术，是实现各种模拟信号通向数字世界的桥梁。采用数字信号处理能够方便实现各种先进的自适应算法，完成模拟电路无法实现的功能，因此，越来越多的模拟信号处理正在被数字技术所取代。与之相应的是，作为模拟系统和数字系统之间桥梁的模/数转换器的应用非常广泛。
模/数转换器的工作过程大致分为采样、保持、量化、编程和输出五个环节。采样就是将一个连续变化的信号x(t)转换成时间上离散的采样信号x(n)。根据奈奎斯特(Nyquist)采样定理，对于采样信号x(n)，如果采样频率fs大于或等于2fmax(fmax为x(t)最高频率成分)，则可以无失真地重建恢复原始信号x(t)。通常，采样脉冲的宽度tw是很短的，故采样输出是断续的窄脉冲。要把一个采样输出信号数字化，需要将采样输出所得的瞬时模拟信号保持一段时间，这就是保持过程。量化是将连续幅度的抽样信号转换成离散时间、离散幅度的数字信号，量化的主要问题就是量化误差。编码是将量化后的信号编码成二进制代码并输出。这些过程有些是合并进行的，例如，采样和保持就利用一个电路连续完成，量化和编码也是在转换过程同时实现的，且所用时间又是保持时间的一部分。
在模/数转换过程中，就性能指标而言，A/D(Analog to Digital)变换器要求有较高的采样频率与分辨率，以便在恢复时降低失真。除此之外，信噪比SNR(Signal Noise Ratio)与SFDR(Spurious Free Dynamic Range，无寄生动态范围)等技术指标也是非常重要的。如果A/D采样频率大于Nyquist采样频率时，采集到的信号带宽增大，量化噪声分布在更大的带宽上，减小了落入信号有效带宽的量化噪声，因此，提高采样频率，理论上可提高ADC最大可能的信噪比。对某一A/D器件来说，理论上讲，如果信号带宽B固定，提高采样频率fs，效果就相当于在一个更宽的频率范围内扩展量化噪声，从而可提高ADC的SNR指标，采样频率fs每提高1倍，SNR可提高3dB。
发明内容
本发明所要解决的技术问题在于提供一种实现高速模/数转换的装置及其方法，用于通过多个廉价的低速模/数转换器实现模拟信号的高速模/数转换。
为了实现上述目的，本发明提供了一种实现高速模/数转换的装置，其特征在于，包括N个低速模/数转换器、一时钟控制单元及一数据合成单元，N值大于等于2；所述时钟控制单元用于产生在所用低速模/数转换器采样频率范围内的、频率相同但相位不同的N路采样时钟信号，并将该N路采样时钟信号分别送至所述N个低速模/数转换器；所述N个低速模/数转换器用于根据所述N路采样时钟信号将输入的模拟信号转换成数字信号并输出；所述数据合成过程是一个把N路同速的低速数据组合成一路高速数据的过程，此处数据合成单元就以N倍于所述低速模/数转换器采样频率的速率依次读取所述N个低速模/数转换器输出的数字信号，并将所述读取的数字信号依次组合成一路高速数字信号。
所述的实现高速模/数转换的装置，其中，所述时钟控制单元包括一个或多个时钟控制电路。
所述的实现高速模/数转换的装置，其中，所述数据合成单元包括一个或多个数据合成模块。
所述的实现高速模/数转换的装置，其中，所述N路采样时钟信号的相位依次相差360°/N。
所述的实现高速模/数转换的装置，其中，所述N个低速模/数转换器采样频率为所述N路采样时钟信号的时钟频率。
为了实现上述目的，本发明还提供了一种实现高速模/数转换的方法，其特征在于，包括
步骤61，将一路模拟信号同时送至N个低速模/数转换器，N大于等于2；步骤62，通过一时钟控制单元向所述N个低速模/数转换器传送在所用低速模/数转换器采样频率范围内的、频率相同但相位不同的N路采样时钟信号，所述N个低速模/数转换器根据所述N路采样时钟信号输出数字信号；步骤63，通过一数据合成单元以N倍于所述低速模/数转换器采样频率的速率依次读取所述N个低速模/数转换器输出的数字信号，并将所述读取的数字信号依次组合成一路高速数字信号。
所述的实现高速模/数转换的方法，其中，所述时钟控制单元包括一个或多个时钟控制电路。
所述的实现高速模/数转换的方法，其中，所述数据合成单元包括一个或多个数据合成电路。
所述的实现高速模/数转换的方法，其中，所述N路采样时钟信号的相位依次相差360°/N。
所述的实现高速模/数转换的方法，其中，所述N个低速模/数转换器采样频率为所述N路采样时钟信号的时钟频率。
本发明的技术效果在于与现有技术相比，本发明的装置及其方法通过采用廉价的多个低速模/数转换器代替昂贵的高速模/数转换器，大大降低了成本；在某些需要使用高速模/数转换的领域，尤其当基于现有技术或其它原因而得不到高速模/数转换器时，本发明是一种行之有效的应急方法；由于在进行数据合成之前，信号和时钟相对都是低速的，信号质量相对较好、技术难度较低，从而使得本发明便于实现和处理，有效降低了转换的难度。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1为本发明用多个低速模/数转换器实现一路高速模/数转换的结构示意图；图2为本发明用多个低速模/数转换器实现一路高速模/数转换的方法示意图；
图3为本发明用N个低速模/数转换器实现一路高速模/数转换的结构框图。
具体实施例方式
请参阅图1所示，为本发明用多个低速模/数转换器实现一路高速模/数转换的结构示意图。这里的低速模/数转换器指采样频率相对较低的模/数转换器，而高速模/数转换器就是采样频率相对较高的模/数转换器，两者之间没有严格的区分点。该实现高速模/数转换装置由模/数转换通道101、时钟控制单元102和数据合成单元103三部分构成，其中，模/数转换通道101由多于一个(N)相同的低速模/数转换器组成，该低速模/数转换器用于将输入的模拟信号转换成数字信号；时钟控制单元102由一个或多个时钟控制电路组成，该时钟控制电路用于产生在所用低速模/数转换器采样频率范围内的、相同频率的、但相位依次相差360°/N的N路采样时钟信号，并将该N路采样时钟信号分别送至N个低速模/数转换器；数据合成单元103由一个或多个数据合成模块或数据合成电路组成，数据合成模块用一个N倍于低速模/数转换器采样频率的速率依次读取N个低速模/数转换器输出的数字信号，并把读入的数据依次组合成一路高速输出数据。
请参阅图2所示，为本发明用多个低速模/数转换器实现一路高速模/数转换的方法示意图。结合图1，该方法具体包括步骤如下步骤201，将一路模拟信号同时输入至N(N值大于或等于2)个低速模/数转换器；步骤202，时钟控制电路将相同频率但不同相位的N路采样时钟信号送至上述N个低速模/数转换器，使得上述N个低速模/数转换器在不同时刻进行采样、保持、量化、编码处理并输出数字信号；该步骤中，N路采样时钟信号的相位依次相差360°/N；该步骤中，N个低速模/数转换器的采样频率为N路采样时钟信号的时钟频率。
步骤203，数据合成模块读取上述N个低速模/数转换器输出的数字信号，并按照此前进行模/数转换的先后顺序组合成一路高速输出数据，此路高速输出数据相当于通过一个高速模/数转换器转换生成的输出数据。该步骤具体为
数据合成模块以一个N倍于此前采样频率的速率去分别读取上述N个低速模/数转换器输出的数字信号，并按照此前进行模/数转换的先后顺序组合成一路高速输出数据。
请参阅图3所示，是用N路低速模/数转换器实现一路高速模/数转换的结构框图。图3中，一模拟输入信号同时送给N个低速模/数转换器101，分别为低速模/数(A/D)转换器1、2……N-1、N，时钟控制单元102的时钟控制电路产生N个同频的、相位依次相差360°/N的采样时钟信号CLK_1、CLK_2……CLK_N-1和CLK_N，依次送给N个低速模/数转换器1、2……N-1、N以实现模/数转换，而数据合成单元103的数据合成模块则使用N倍的CLK_1或CLK_2……CLK_N-1或CLK_N的时钟频率去依次读取低速模/数转换器1、2……N-1、N输出的数字信号，并依次组合成一路高速输出数据/信号。
本发明涉及通讯领域的软件无线电的高速模/数转换器，提出了用多个低速模/数转换器实现一路高速模/数转换的方法及实施该方法的装置，通过采用廉价的低速模/数转换器实现了需要昂贵的、高速模/数转换器来完成的模/数转换工作，并使其变得容易实现；本发明可以广泛应用于需要把模拟信号转化成数字信号进行处理的各种电子领域。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种实现高速模/数转换的装置，其特征在于，包括N个低速模/数转换器、一时钟控制单元及一数据合成单元，N值大于等于2；所述时钟控制单元用于产生在所用低速模/数转换器采样频率范围内的、频率相同但相位不同的N路采样时钟信号，并将该N路采样时钟信号分别送至所述N个低速模/数转换器；所述N个低速模/数转换器用于根据所述N路采样时钟信号将输入的模拟信号转换成数字信号并输出；所述数据合成单元用于以一N倍于所述低速模/数转换器采样频率的速率依次读取所述N个低速模/数转换器输出的数字信号，并将所述读取的数字信号依次组合成一路高速数字信号。
2.根据权利要求1所述的实现高速模/数转换的装置，其特征在于，所述时钟控制单元包括一个或多个时钟控制电路。
3.根据权利要求1所述的实现高速模/数转换的装置，其特征在于，所述数据合成单元包括一个或多个数据合成模块。
4.根据权利要求1、2或3所述的实现高速模/数转换的装置，其特征在于，所述N路采样时钟信号的相位依次相差360°/N。
5.根据权利要求1、2或3所述的实现高速模/数转换的装置，其特征在于，所述N个低速模/数转换器采样频率为所述N路采样时钟信号的时钟频率。
6.一种实现高速模/数转换的方法，其特征在于，包括步骤61，将一路模拟信号同时送至N个低速模/数转换器，N大于等于2；步骤62，通过一时钟控制单元向所述N个低速模/数转换器传送在所用低速模/数转换器采样频率范围内的、频率相同但相位不同的N路采样时钟信号，所述N个低速模/数转换器根据所述N路采样时钟信号输出数字信号；步骤63，通过一数据合成单元以N倍于所述低速模/数转换器采样频率的速率依次读取所述N个低速模/数转换器输出的数字信号，并将所述读取的数字信号依次组合成一路高速数字信号。
7.根据权利要求6所述的实现高速模/数转换的方法，其特征在于，所述时钟控制单元包括一个或多个时钟控制电路。
8.根据权利要求6所述的实现高速模/数转换的方法，其特征在于，所述数据合成单元包括一个或多个数据合成电路。
9.根据权利要求6、7或8所述的实现高速模/数转换的方法，其特征在于，所述N路采样时钟信号的相位依次相差360°/N。
10.根据权利要求6、7或8所述的实现高速模/数转换的方法，其特征在于，所述N个低速模/数转换器采样频率为所述N路采样时钟信号的时钟频率。
全文摘要
本发明公开了一种实现高速模/数转换的装置及其方法，该装置包括N个低速模/数转换器、一个时钟控制单元及一个数据合成单元，N值大于等于2；时钟控制单元用于产生在所用低速模/数转换器采样频率范围内的、频率相同但相位不同的N路采样时钟信号，并将该N路采样时钟信号分别送至N个低速模/数转换器；所述N个低速模/数转换器用于根据所述N路采样时钟信号将输入的模拟信号转换成数字信号并输出；所述数据合成单元用于以N倍于所述采样时钟信号的速率依次读取所述N个低速模/数转换器输出的数字信号，并将所读取的数字信号依次组合成一路高速数字信号。本发明通过采用廉价的多个低速模/数转换器实现了模拟信号的高速模/数转换。
文档编号H03M1/12GK101090270SQ20061001228
公开日2007年12月19日 申请日期2006年6月15日 优先权日2006年6月15日
发明者刘喜林, 陆晓峰 申请人:中兴通讯股份有限公司