专利名称：单片易集成电流模环路滤波器的制作方法
技术领域：
本发明属于电子工程技术领域，具体涉及一种应用于单片集成CMOS电荷泵锁相环(PLL)电路的环路滤波器。
背景技术：
随着集成电路工艺水平的高速发展，整个电路系统的各个模块逐渐集成在单个芯片上(SOC)；另一方面，标准的CMOS工艺主要针对数字设计的，没有专门的模拟元件工艺，这无疑增添了模拟电路设计的难度。作为绝大部分大规模集成电路不可或缺的电荷泵锁相环电路(见图1)一般主要包括五个部分鉴频鉴相器(PFD)1，开关电荷泵电路(CP)2，环路滤波器(LPF)3，压控振荡器(VCO)4，以及反馈分频器(1/N)5.电荷泵锁相环的工作原理如下PFD通过比较输入参考信号和经分频过的VCO的信号，产生驱动电荷泵的控制信号，从而使得电荷泵电流来冲放环路滤波器中积分电容，进而调节VCO的输入控制电平，达到改变输出频率的效果。可以看到整个电路是个反馈控制系统，所以存在一般反馈系统的稳定性问题；同时从进一步的分析可以知道，电荷泵锁相环电路还是个离散控制过程，因为电路本身引入了数字模块PFD，它只在某些参考时钟的整数倍时间点上进行相位的比较。所以在各种不同应用和自身稳定性的限制下[1]，其带宽往往不能取得很大，这就进一步加剧了环路滤波器的集成难度。
针对上述问题，相应的技术被纷纷报道和采用。例如，为了保证环路的带宽一致性，锁相环电路设计者一般可以增加环路电阻和减小电荷泵的电流，这样虽然可以减小环路滤波电容，但是带来了更大的电阻噪声和电流匹配性差的不利影响。还有其他一些如用米勒效应或者双注入电荷泵电流[2][3]等技术来实现片上易实现环路滤波器。但是上述技术都是建立在电压模信号的基础上，在具体的实现过程中需要一些有源放大器和悬浮电容，从而大大复杂化了锁相坏电路的设计。
发明内容
本发明的目的是提出一种新型的可减小电荷泵锁相环环路电容、使之易于片上集成的电荷泵型锁相环电路用的环路滤波器。
本发明提出的易于片上集成的电荷泵型锁相环电路用环路滤波器，是基于一个自偏置电流模滤波器而提出的[4]。通过电路的小信号分析，其传递函数关系与理想的滤波器可以近似等效。所以本发明提出的环路滤波器适用于各种锁相环电路。本发明是针对图1中环路滤波器电路3的创新改进，能够使得积分电容C1便于片上集成。
图2(a)是经典的环路滤波器的实现电路，通过简单的推导可以得到ZLF(s)=vcicp(s)=(R1+1sC1)//1sC2]]>=1sC2T1T21+sT21+sT1---(1)]]>(1)式中T1＝R(C1//C2)，T2＝RC1。R、C1和C2分别是滤波器电路中的电阻、积分电容和滤波电容。现在的问题就是怎么通过电路的改变来等效(1)式的传递函数关系。来分析一下图2b的电路，我们取输入输出信号均为电流，即IoIi=(1-a)·1-a1-as·RGC1s·RGC1---(2)]]>上式的推导结果假设了gmn·RG＞＞1.这个条件在电路中很容易实现。当然我们也可以取输出的电压信号，即VoIi=(1-a)·1-a1-as·RGC1s·RGC11gmp---(3)]]>其中，gmn为NMOS管MN0和MN1的跨导，gmp为PMOS管MP0和MP1的跨导，RG为退化(degenerate)电阻。这样我们就得到了电阻和电容串连的等效实现形式。同时，最主要的是我们看到(a/(1-a))的系数。如果取a＝1.25，那么就可以得到放大5倍的等效电容。但是最简单的实现电路往往存有一些不理想的因素a.(2)(3)的推导忽略了MOS管在饱和区的输出阻抗；b.当两路电荷泵电流注入时，积分电流就是它们的差值，但是由于a*Icp较Icp有个时延，这样就会在锁相环锁定时引入一个很大的静态相差，从而使得振荡器输出频谱上出现很大的伪信号(spurious signal)。
针对上述两个技术问题，我们就在图2(b)的基础上进行改进设计。设计的环路滤波器如图3所示。由PMOS管MP0、MP1、MP2、MP3和NMOS管MN0、MN1和MN2经电路连接组成，其中，MP0和MP1以及MP3和MP2分别以4∶1左右的尺寸镜像连接的，MP1和MP2的漏极连接在一起，并共同连接到一个二极管形式的MN0的栅极；MN0的栅极经一个开关与退化电阻RG和电容C1连接；C1一端接地电平，另一端接退化电阻RG并接MN1、MN2的栅极，MN1和MN2的漏极分别与MP0和MP3的漏极连接，MN1和MN2的源极都接地电平。
可以看到a*Icp和Icp两路注入电流经过相同匹配的PMOS，再作和差运算，经而消除了时间上的不匹配；同时我们再积分电容的前面加了个同步开关，它由UP，DOWN信号控制，这样就能有效减小积分电流在电荷泵关断后的回流不良情形。这样通过简单的小信号分析，可以得到传递关系IoIi=(-1+a2)·1+2a1-as·RGC1s·RGC1---(4)]]>对比(2)，上式的等效电容的放大倍数变成了(2a/(1-a))。
这样我们清楚阐述了本项发明的技术背景，创新的基本实现雏型电路，雏形电路的不理想因素分析和改进方案。本发明的有益效果1.从上述的分析可以清楚得看到，我们将环路滤波器的积分电容等效放大，便于单片集成，这是本项发明得直接有益效果。
2.因为图3电路是个自偏置电路，它受锁相环环路的反馈控制，所以不需要其他偏置电路，如带隙基准源，这样简化了电路设计，减小了芯片的功耗和面积；3.锁相环电路另一个指标是锁定时间，主要受环路带宽的限制。在本项发明中，因为电路是自偏置的，我们可以在电路启动的时候，一方面可以通过预充电电路使得压控振荡器的控制电压预设在稳定值的附近；另一方面，当锁相环进入锁定范围后，捕获过程也是非线性过程，因为这一过程电荷泵电流是缓变的，这样也能进一步缩短锁定时间[5]。
4.环路的带宽可以做得和工艺、电压、温度(PVT)以及反馈分频比不相关，这样可大大提高芯片的稳定性和合格率。
图1为电荷泵锁相环电路的结构示意图；图2(a)为传统环路滤波器的电路实现；图2(b)为本发明的环路滤波器的电路原型图；图3为改进后的环路滤波器的电路实现；图4为环路滤波器的仿真(C2＝0)；图5为环路滤波器的相频曲线仿真；图6为锁相环的在预充电电路下的捕获仿真比较。其中，(a)为没有预充电电路，(b)为有预充电路。
具体实施例方式
下面结合仿真结果来演示本项发明内容。
1.环路滤波器的仿真(C2＝0)对图2中的电路进行仿真验证，仿真结果见图4所示，比较于理想的传递关系在近原点处多了个极点，这是由MOS管的有限输出阻抗引入的。但关键的是我们看到两者在70～80KHz的频率处出现了希望的左零点。
2.改进后环路滤波器电路仿真。其中，α＝1.25，RG＝10kΩ，C1＝25pF，C2＝0。
我们对图2(a)，图2(b)以及图3的传递函数的相频曲线进行了仿真验证。虽然三者在近原点的极点位置有所不同之外，在70～80KHz的频率处均出现了希望的左零点。
3.整个锁相环环路的电路spice仿真为了说明本发明的第2点有益效果，我们做了锁相环环路捕获过程的spice仿真。可以发现，本发明在有简单的预充电电路下的捕获过程明显较没有的情况下快的多，大约缩3倍时间。见图6(a)和图6(b)。
参考文献[1]F.Gardner，“Charge-pump phase-locked loops，”IEEE Trans.Commun.，vol.COM-28，no.11，pp.1849-1858，Nov.1980. Tang.Y，et al，“Adaptive miller capacitor multiplier for compact on-chipPLL filter，”Electronic.Leter.，vol.39(1)，pp.43-45，2003. Craninckx，J，and Steyaert.M.S.J，“A fully integrated CMOS DCS-1800frequency synthesizer，”IEEE J.Solid-State Circuits，vol.33，pp，pp.2054-2065，Dec.1998[4]G.Yan et al，“A self-biased PLL with current-mode filter for clockgeneration，”ISSCC Dig.Tech.papers，Feb.2005，pp.420-421. J.Maneatis，“Low-jitter process-independent DLL and PLL based on self-biasedtechniques，”IEEE J.Solid-State Circuits，vol.31，pp.1723-1732，Nov.1996.
权利要求
1.一种单片易集成的电流模环路滤波器，其特征在于由PMOS管MPO、MP1、MP2、MP3和NMOS管MNO、MN1和MN2经电路连接组成，其中，MPO和MP1以及MP3和MP2以4∶1的尺寸镜像连接的，MP1和MP2的漏极连接在一起，并共同连接到一个二极管形式的MNO的栅极；MNO的栅极经一个开关与退化电阻RG和电容C1连接；C1一端接地电平，另一端接退化电阻RG，并接MN1和MN2的栅极，MN1和MN2的漏极分别与MPO和MP3的漏极连接，MN1和MN2的源极都接地电平。
全文摘要
本发明属于电子工程技术领域，具体为一种易于片上集成的电荷泵锁相环电路用的环路滤波器。该环路滤波器是基于一具自编置电流模滤波器而设计，受锁相环环路的反馈控制，这样简化了电路设计，减少了芯片的功耗和面积。而且，使用该滤波器的锁相环，环路的带宽可以做得和工艺、电压、温度和反馈分频比不相关，这样可大大提高芯片的稳定性和合格率。
文档编号H03L7/08GK1819463SQ20061002475
公开日2006年8月16日 申请日期2006年3月16日 优先权日2006年3月16日
发明者曾晓洋, 严杰锋, 汤庭鳌 申请人:复旦大学