专利名称：集成电路的制作方法
技术领域：
本发明涉及权利要求1的前序部分所述的带有MOS末级晶体管的集成电路。
背景技术：
这样的集成电路例如用于现场总线系统的范围。现场总线系统的总线导线此时例如与末级晶体管的漏极连接，而末级晶体管的源极接地。总线导线通过上拉电阻连接工作电压。当总线系统的所有用户各自的末级晶体管运行得使其截止时，该工作电压便施加在总线导线上。当至少一个用户各自的末级晶体管导通时，该总线导线便处于地电位。
因为总线系统的工作电压通常大于总线用户的电源电压，所以该总线导线不直接与总线用户或其控制单元，例如，微处理器连接。这里该控制单元设计得只有它的电源电压电平的控制信号可供使用，这导致末级晶体管的导通或截止，而该控制信号施加在集成电路的控制端子上。
为了切换末级晶体管的开关状态，通常设置充电晶体管和放电晶体管，它们给末级晶体管的栅极施加充电电流或放电电流，使栅极电压切换或充放电。为此一个充电电流源在该电源电压和栅极之间与充电晶体管串联，而放电晶体管在该栅极和地之间与放电电流源串联。在充放电过程中电流源提供一个基本上恒定的电流，以此给出大致恒定的信号变化速度或开关侧沿。
通过末级晶体管的切换在该总线导线上引起的信号变化过程必须满足一般是确定的在总线规格中规定的边界条件。其中包括，例如信号上升速度或信号下降速度，亦称转变速度，总线信号从低电平到高电平或从高电平到低电平转换的持续时间，比较理想的应该大致同样大。同时在控制单元准备控制信号和相关的总线信号之间的时间延迟应该尽可能小。
在德国专利41 31 783 C1中，公开了一种带有连接的辅助电流源，用以准各辅助充电或放电电流的控制MOS功率晶体管用的这类电路布置。
从德国专利198 55 604 C1已知一种控制功率级用的方法和装置，其中以不同的充电电流强度对功率晶体管进行充电或放电。
发明内容
因此，本发明的任务是，提供一种本文开始时提出的集成电路，它在控制单元准备的控制信号和相应的总线信号之间具有很短的延时，并具有确定的开关侧沿。
本发明通过制备按照权利要求1的集成电路解决这个问题。
为此，按照本发明设置了关断控制单元，它在末级晶体管截止时在第一时间间隔中施加附加的放电电流，并在第一时间间隔结束时，关断该附加的放电电流。该附加的电流导致栅极或在该栅极和该晶体管其他范围之间存在的电容，例如栅极-漏极电容或者栅极-源极电容迅速放电。这缩短了在控制信号和相应的总线信号之间的延迟时间。
该关断控制单元具有电压确定单元，用以确定末级晶体管的漏极电压，该晶体管给出取决于末级晶体管漏极上出现的电压的漏极电压信号；关断控制逻辑单元，它测量该控制信号和漏极电压信号，并据此产生放电电流控制信号；由放电电流控制信号控制的传递门；和双极性的快速放电晶体管，其中传递门与末级晶体管和基准电位，特别是地之间的快速放电晶体管的集电极-发射极间隔串联。这使流过该传递门和快速放电晶体管的附加的放电电流根据末级晶体管的开关状态或漏极电压而接通或关断成为可能。当末级晶体管应该截止时，该栅极刚好以最大电流强度放电，亦即，该关断控制逻辑单元给出这样的放电电流控制信号，使该传递门导通和该快速放电晶体管导电，这样通过这些路径末级晶体管栅极的电荷即可流走。但这只应该在第一时间间隔进行，亦即，例如，到末级晶体管的漏极出现大致等于电源电压电平的时刻为止。超过这个电压电平时，电压确定单元检测到这一点，通过关断控制逻辑单元使传递门截止，于是电荷不再可能通过这些路径流出。
在按照权利要求2的集成电路的改进方案中，设置接通控制单元，它在末级晶体管导通时，在第二时间间隔中给栅极施加附加的充电电流，而第二时间间隔结束时关断该附加的充电电流。按照权利要求3的接通控制单元优选具有开关状态确定单元，用以确定末级晶体管的开关状态，它给出与末级晶体管的开关状态相关的开关状态信号；导通控制逻辑单元，它测量该控制信号和该开关状态信号，并据此产生充电电流控制信号；和由充电电流控制信号控制的快速充电晶体管，用以准备附加的充电电流，在电源电压和末级晶体管栅极之间接入。这使根据末级晶体管的开关状态关断附加的充电电流成为可能。当该末级晶体管应该导通时，该栅极刚好以最大电流强度充电。为此该导通控制逻辑单元这样地向快速充电晶体管给出充电电流控制信号，使之导通，或以此激活附加的充电电流。但这只应该在第二时间间隔中进行，亦即，例如，到该末级晶体管开始导通的时刻为止。到这个时刻为止，末级晶体管漏极结点上出现的信号实际上仍未改变。末级晶体管开始导通时，开关状态确定单元检测到这一点，并提供给导通控制逻辑单元，该导通控制逻辑单元这样地向快速充电晶体管给出充电电流控制信号，使之截止，以此关断附加的充电电流。末级晶体管的栅极这时只通过充电晶体管充电。用这样的方法，可以缩短切换延迟，而不必改变转换信号的侧边陡度。
在按照权利要求4的集成电路的改进方案中，开关状态确定单元具有第一检测晶体管，其栅极与末级晶体管的栅极连接；和第一检测电流源，其中第一检测电流源与在电源电压和基准电位，特别是地之间的第一检测晶体管的漏极-源极间隔串联，并向第一检测晶体管的漏极提供开关状态信号。该第一检测晶体管模仿末级晶体管，并构成得使之具有基本上相同的电气特性。另外，例如，可以通过使检测晶体管定位在末级晶体管附近来达到这一点。当第一检测晶体管栅极的电压，它同样在末级晶体管的栅极出现，仍不足以使检测晶体管导通时，它的漏极大致处于电源电压电平。这是一个末级晶体管仍未导通的指示。当第一检测晶体管栅极的电压升高到使第一检测晶体管开始变为导通，亦即，由第一检测电流源决定的电流根据检测晶体管逐渐降低的漏极源极电阻不再足以向漏极端子施加完全的电源电压时，末级晶体管可能在开始导通时关闭。这个信息可以用来关断附加的充电电流。
在按照权利要求5的集成电路的改进方案中，该电压确定单元具有第二检测晶体管，它的栅极与电源电压连接；和第二检测电流源，其中第二检测晶体管的漏极-源极间隔和第二检测电流源串联在末级晶体管漏极和基准电位，特别是地之间，在第二检测晶体管的源极上出现漏极电压信号。用这样的方法，可以通过该关断控制逻辑单元简单地检测漏极电压信号，其中由于施加于第二检测晶体管栅极的电源电压，即使当末级晶体管漏极上出现的电压大于该值时，该漏极电压信号也不可能超过电源电压电平扣除第二检测晶体管的阈值电压。
在按照权利要求6的集成电路的改进方案中，关断控制单元包括快速放电释放晶体管；快速放电释放晶体管控制单元，用以控制快速放电释放晶体管，它测量快速放电晶体管基极上出现的电压，并据此使快速放电释放晶体管导通或者截止；和快速放电电流源，其中快速放电释放晶体管的漏极-源极间隔和该快速放电电流源串联在快速放电晶体管基极和基准电位，特别是地之间。通过该快速放电电流源，后者借助于该快速放电释放晶体管可以接通或关断，给快速放电晶体管的基极施加一个电流，使快速放电晶体管导通电，并以此使末级晶体管栅极在基准电位方向出现电荷传输。用这样的方法，加速该栅极的放电。这里控制是通过该快速放电释放晶体管控制单元进行的，它根据快速放电晶体管基极上出现的电压使快速放电释放晶体管导通或者截止。总起来说，这使关断控制单元的多阶段运行成为可能。在第一运行方法中，激活放电电流控制信号，亦即，受放电电流控制信号控制的传递门导通，而该快速放电释放晶体管控制单元控制快速放电释放晶体管，亦即，该快速放电电流源起作用，使快速放电晶体管呈现尽可能低的电阻。总起来说，这使末级晶体管栅极电压达到最高放电速度。在第二运行方法中，该放电电流控制信号仍旧处于激活状态，然而该快速放电电流源通过快速放电释放晶体管去激活。这导致放电速度下降。例如，当末级晶体管刚要开始截止时，可以切换到第二运行方法。在该第二运行方法中，到末级晶体管漏极达到一定的电压电平为止，可以使末级晶体管漏极上出现的信号实现一个可调整的上升速度。在第三运行方法中，放电电流控制信号去激活，亦即，该传递门闭合，而且快速放电电流源去激活。于是，末级晶体管栅极的放电只通过放电晶体管进行。
在按照权利要求7的集成电路的改进方案中，关断控制单元具有积分电容和积分电流源，其中积分电容和积分电流源串联在漏极电压信号和基准电位，特别是地之间，积分电容和积分电流源之间的连接结点连接到快速放电晶体管的基极。用这样的方法，可以使快速放电晶体管基极上产生一个斜坡下降的放电电压，其中由于积分电容与漏极电压信号在快速放电晶体管基极和末级晶体管漏极电压之间形成反馈耦合通道，以此使末级晶体管的漏极电压变化过程由快速放电晶体管基极上的电压变化过程决定。根据这种配置，可以调节电压上升速度或末级晶体管输出端的转变速度，其中这基本上取决于积分电流源的电流强度和积分电容的电容，亦即，通过适当地确定这些元件的规格，可以调整该特性曲线。
在按照权利要求8的集成电路的改进方案中，末级晶体管栅极和基准电位，特别是地之间包括一个下拉电阻，设置补偿单元，它补偿下拉电阻引起的从该栅极到基准电位的电流。下拉电阻防止在该集成电路一定的运行状态下末级晶体管的栅极处于所谓浮动电位下，以此在栅极上可以出现太高的电压。自然，该下拉电阻会导致一个与电压有关的从该栅极到基准电位的电流，以此使输出信号的转变速度随着栅极电压而改变。因为该补偿单元对该电流进行补偿，在该栅极或在末级晶体管的栅极-漏极电容和栅极-源极电容中提供恒定的转换电流，亦即，末级晶体管的输出电压或在末级晶体管漏极上出现的电压以确定的转变速度改变。
在按照权利要求9的集成电路的改进方案中，该补偿单元具有传感器电阻，它的电气特性与下拉电阻的电特性一致；一个电压跟随单元，它以高电阻量取下拉电阻上出现的电压，而对传感器电阻呈现低电阻；一个电流检测单元，测量流过传感器电阻的电流；和一个受控的补偿电流源，用以在该末级晶体管栅极中提供一个补偿电流。该传感器电阻在其电特性方面模仿下拉电阻。下拉电阻上的电压用起阻抗变换器作用的电压跟随单元以高电阻量取并对传感器电阻呈低电阻。测量该传感器电阻上出现的电流，它的电流强度对应于下拉电阻，提供给末级晶体管栅极。用这样的方法，可以补偿下拉电阻引起的电流。
本发明有利的实施方式在附图中表示并将在下面描述。这里示意地表明图1是按照本发明的集成电路的方框图；
图2是图1集成电路第一部分的详细电路图；和图3是图1集成电路的第二部分的详细电路图。
具体实施例方式
图1表示集成电路IC的方框图。该集成电路IC用作本地互联网络(LIN)总线的总线驱动器，然而通过相应的修改之后也可以应用于其他现场总线。
该IC包括控制端子TxD，其上可以施加控制信号，控制NMOS末级晶体管T1的导通和截止；和一个LIN总线接线端子LB，它可以与未示出的总线导线连接。该控制信号可以例如由一个以微处理器形式出现的未示出的总线用户产生，其中微处理器的输出端或微处理器端口可以直接与控制端子TxD连接。
为了控制末级晶体管T1，设置接通控制单元ESE和关断控制单元ASE、PMOS充电晶体管LT和NMOS放电晶体管ET，其中晶体管LT和ET配有电流源I1和I2，它们在晶体管LT或ET导通下准备提供充电或放电电流。
由充电信号控制的充电晶体管LT在末级晶体管T1导通时，向末级晶体管T1的栅极GA提供充电电流，其电流强度由电流源I1确定。由放电信号LD控制的放电晶体管ET在末级晶体管T1截止时向它的栅极GA施加放电电流，其电流强度由电流源I2确定。
接通控制单元ESE包括电流源IZL和由充电电流控制信号SL控制的开关S1，它串联在该集成电路IC的电源电压UV和末级晶体管T1栅极之间。该开关S1这样地控制，使得末级晶体管T1导通时它的栅极GE在第一时间间隔中施加附加的充电电流，亦即，电流源IZL准备的电流，在第一时间间隔结束时，关断该附加的充电电流。该充电晶体管LT以及相关的电流源IZL在所示的实施例中并非接通控制单元ESE的一部分，然而也可以包括于其中。
关断控制单元ASE包括电流源IZE和由放电电流控制信号SE控制的开关S2，它串联在末级晶体管T1的栅极GE和地之间。该开关SE这样地控制，使得末级晶体管T1截止时它的栅极GE在第二时间间隔中施加一个附加的放电电流，亦即，由该电流源IZE准备的电流，在第二时间间隔结束时关断附加的充电电流。在所示的实施例中该放电晶体管ET以及附属的电流源IZE并非该关断控制单元ASE的一部分，然而也可以包括于其中。
图2和图3分别表示图1集成电路IC的详细的局部电路图。这里该电路图是为清楚起见而划分的。
为了控制末级晶体管T1，除了图1中已经表示的单元ESE和ASE以外，还设置了补偿单元KE。
下面将描述图2和图3所示的IC举例说明的末级晶体管T1导通和紧跟着的截止时的功能。
在初始状态下，末级晶体管T1关断，亦即，截止。在LIN总线端子LB上因此接有工作电压。这是通过未示出的上拉电阻连接的，其插在工作电压和总线导线之间。该工作电压通常显著地大于该IC的电源电压UV。该工作电压可以是例如约40V，而电源电压UV是3V或5V。
控制端子TxD上现在接有一个使末级晶体管T1导通的控制信号。
该控制信号处于导通控制逻辑单元ELE和关断控制逻辑单元ALE各自的端子上。当该控制信号表示末级晶体管T1导通时，关断控制逻辑单元ALE使充电信号LD和放电电流控制信号SE去激活，以此关断控制单元ASE和放电晶体管ET被去激活，而导通控制逻辑单元ELE激活充电信号LU。该充电信号LU控制充电晶体管LT使之导通，以此该电流源I1在末级晶体管T1的栅极GE提供接地电流。该充电电流控制信号SL根据开关状态信号SZ进行激活。
该开关状态信号SZ由采取MOS检测晶体管T2和检测电流源IS1形式的开关状态确定单元产生，其中该检测电流源IS1与检测晶体管T2的漏极-源极间隔串联在电源电压UV和地之间，在检测晶体管T2的漏极上出现开关状态信号SZ。开关状态信号SZ表示末级晶体管T1的开关状态。当T1截止时，SZ呈高电平。当T1导通时，SZ呈低电平。该检测晶体管T2这样地构成或确定尺寸，使之呈现与末级晶体管T1基本上相同的电气特性。
导通控制逻辑单元ELE在所示情况下激活充电电流控制信号SL，因为开关状态信号SZ指示末级晶体管T1截止。激活的充电电流控制信号SL控制电源电压UV和末级晶体管T1的栅极GE之间插入的PMOS快速充电晶体管ST，以此在T1的栅极GE中提供附加的充电电流。这加速栅极电容的充电，例如，在图3中表示T1，亦即，直至T1开始导通的持续时间的栅极-漏极电容CGD减小。
晶体管ST在第一时间间隔中仍旧激活，直至该开关状态信号SZ表明末级晶体管T1开始导通为止。到此刻为止末级晶体管T1漏极结点上出现的信号实际上仍旧没有发生变化。在末级晶体管T1开始导通时，导通控制逻辑单元ELE这样地向快速充电晶体管ST给出充电电流控制信号SL，使之截止，以此关断附加的充电电流。末级晶体管T1的栅极接着只通过充电晶体管充电。用这样的方法，可以缩短切换延迟，而不改变转换信号的侧边陡度。
接着末级晶体管T1导通之后LIN总线端子LB大致处于地电平。现在控制端子TxD从外面施加控制信号，这应该使末级晶体管T1截止。
导通控制逻辑单元ELE去激活充电信号LU，以此使充电晶体管LT截止。该充电电流控制信号SL仍旧处于去激活。
该关断控制逻辑单元ALE激活充电信号LD。充电信号LD控制放电晶体管ET使之导通，以此该电流源I2从末级晶体管T1的栅极GE把接地电流引导到地方向。根据漏极电压信号DS激活放电电流控制信号SE。
漏极电压信号DS由采取其栅极与电源电压UV连接的第二检测晶体管T3和第二检测电流源IS2的形式的电压确定单元产生，，其中第二检测晶体管T3的漏极-源极间隔和该第二检测电流源IS2串联在末级晶体管T1的漏极和地之间，而在第二检测晶体管T3的源极上出现漏极电压信号DS。漏极电压信号DS由关断控制逻辑单元ALE求出，其中由于在第二检测晶体管T3的栅极上出现的电源电压UV，即使当在末级晶体管T1的漏极出现的电压大于该值时，漏极电压信号DE也不可能超过电源电压电平扣除第二检测晶体管T3的阈值电压。
关断控制逻辑单元ALE在所示情况下激活放电电流控制信号SE，因为漏极电压信号DS指示末级晶体管T1的漏极电压，它在地电平的范围内，亦即，末级晶体管T1导通。在这种情况下，末级晶体管1的栅极在第二时间间隔中应该施加附加的放电电流，以便加速T1的截止。
该激活的放电电流控制信号SE与反相器IV1结合使与末级晶体管T1的栅极GE和地之间的双极性npn快速放电晶体管BT的集电极-发射极间隔串联的传递门TG导通。
在快速放电晶体管BT的基极和地之间包括NMOS快速放电释放晶体管BTF和快速放电电流源I3。快速放电电流源I3由充电信号LD控制，只有在充电信号LD激活时才激活。快速放电释放晶体管BTF由采用其栅极与快速放电晶体管BT的基极连接的NMOS晶体管T4、电流源I4和反相器IV2的形式的快速放电释放晶体管控制单元来控制。电流源I4与晶体管T4的漏极-源极间隔串联在电源电压UV和地之间。晶体管T4的漏极电压用作该反相器IV2的输入信号。快速放电释放晶体管BTF的栅极施加反相器IV2的输出信号。
积分电容C1和积分电流源I5串联在漏极电压信号DS和地之间，其中在积分电容C1和积分电流源I5之间的连接结点与快速放电晶体管BT的基极连接。
由充电信号LU控制的电流源I6串联在该电源电压和快速放电晶体管BT的基极之间。电流源I6只有充电信号激活时才激活。
如上所述，放电过程开始时信号LU去激活而信号LD激活。放电电流控制信号SE同样激活，因为漏极电压信号DS显示是低电压，亦即，显示导通的末级晶体管T1的信号。电流源I6在充电信号LU激活时使积分电容C1充电至电源电压电平。充电信号LU去激活和放电信号LD激活之后，积分电容C1从电流源I5和快速放电电流源I3放电，因为快速放电释放晶体管BTF此刻是导通的。
快速放电释放晶体管BTF导通使已经与积分电容上的电压相同的晶体管T4的栅极电压到此刻为止大致呈现电源电压电平。因此，晶体管T4导通。晶体管T4的漏极电压这时呈现低电平。因此与反相器IV2结合，快速放电释放晶体管BTF导通，亦即，快速放电电流源I3除积分电流I5外还使积分电容C1放电。
末级晶体管T1的栅极GE现在刚好以最大电流强度放电。然而这应该只到末级晶体管T1刚刚开始截止的一刻为止。接着直至第二时间间隔逝去为止，附加的放电电流仍旧只由积分电流源I5确定。
至此放电电流控制信号SE仍旧激活，然而快速放电电流源I3通过快速放电释放晶体管BTF去激活。这导致放电速度降低。快速放电释放晶体管BTF的截止阈值通过适当确定晶体管T4的尺寸调节。在积分电容的放电过程中晶体管T4的栅极上的电压下降，亦即，漏极-源极电阻增大。晶体管T4漏极电压增大可以通过确定尺寸这样地调节，当该末级晶体管T1开始截止时，就在此时调整T4的漏极上的高电平。这使得反相器IV2将快速放电释放晶体管BTF在此阈值下去激活或截止。
快速放电释放晶体管BTF截止时在快速放电晶体管BT的基极上可以产生一个斜坡下降的放电电压，其中由于积分电容C1与漏极电压信号DS连接，在快速放电晶体管BT的基极和末级晶体管T1的漏极电压之间形成反馈耦合通道，而末级晶体管T1的漏极电压变化过程由快速放电晶体管BT的基极电压变化过程决定。根据这种配置，可以调节末级晶体管T1输出端电压上升速度或转变速度，其中这基本上决定于积分电流源I5的电流强度和积分电容C1的电容量，亦即，适当的确定这些元件的尺寸可以准确调整这个特性曲线。
从漏极电压信号DS的可调整电平起，关断控制逻辑单元ALE去激活放电电流控制信号SE。例如，这可以在电源电压的范围内扣除晶体管T3的阈值电压进行。放电电流控制信号SE的去激活之后T1的栅极GE仍旧只通过放电晶体管ET结合电流源I2进行放电。
补偿单元KE包括末级晶体管T1的栅极和地之间的下拉电阻R1和补偿单元。该补偿单元包括传感器电阻R2，其电气特性基本上与下拉电阻的电气特性一致；采取双极性晶体管T5和T6的形式的电压跟随单元，它们以高电阻量取在下拉电阻R1上出现的电压，并以低电阻施加在传感器电阻R2上；电流检测单元IM，测量流过传感器电阻R2的电流；和受控的补偿电流源IK，用以在末级晶体管的栅极中提供补偿电流。在这里该下拉电阻R1作为补偿单元KE的一部分，然而也可以安排在该补偿单元KE之外。
补偿单元KE补偿下拉电阻R1引起的从末级晶体管栅极到地的电流。
权利要求
1.集成电路，包括-MOS末级晶体管(T1)，-控制端子(TxD)，用以施加控制信号，控制末级晶体管(T1)的导通和截止，-充电晶体管(LT)，其在末级晶体管(T1)导通时给末级晶体管(T1)的栅极(GE)施加充电电流(I1)，-放电晶体管(ET)，其在末级晶体管(T1)截止时给末级晶体管(T1)栅极(GE)施加放电电流(I2)，和-关断控制单元(ASE)，其在末级晶体管(T1)截止时在第一时间间隔中给该栅极(GE)施加附加的放电电流(IZE)，而第一时间间隔结束时关断附加的放电电流(IZE)，其特征在于，该关断控制单元包括-电压确定单元(T3，IS2)，用以确定末级晶体管漏极上的电压，其给出与在末级晶体管漏极上出现的电压相关的漏极电压信号(DS)，-关断控制逻辑单元(ALE)，其测量该控制信号和漏极电压信号(DS)并据此产生放电电流控制信号(SE)，-由放电电流控制信号控制的传递门(TG)和-双极性快速放电晶体管(BT)，其中该传递门(TG)与末级晶体管的栅极和基准电位，特别是地之间的快速放电晶体管(BT)的集电极-发射极间隔串联。
2.按照权利要求1的集成电路，其特征在于接通控制单元(ESE)，其在末级晶体管(T1)导通时在第二时间间隔中给该栅极施加附加的充电电流(IZL)，而第二时间间隔结束时关断附加的充电电流(IZL)。
3.按照权利要求2的集成电路，其特征在于，该接通控制单元包括-开关状态确定单元(IS1，T2)，用以确定末级晶体管的开关状态，其给出与末级晶体管的开关状态相关的开关状态信号(SZ)，-导通控制逻辑单元(ELE)，测量控制信号和开关状态信号(SZ)，并据此产生充电电流控制信号(SL)，和-由充电电流控制信号(SE)控制的快速充电晶体管(ST)，用以准备附加的充电电流，其位于电源电压(UV)和末级晶体管的栅极之间。
4.按照权利要求3的集成电路，其特征在于，开关状态确定单元包括-第一检测晶体管(T2)，其栅极与末级晶体管的栅极连接，和-第一检测电流源(IS1)，其中第一检测电流源(IS1)与电源电压和基准电位，特别是地之间的第一检测晶体管(T2)的漏极-源极间隔串联，在第一检测晶体管(T2)的漏极上出现开关状态信号。
5.按照前述权利要求中之一项的集成电路，其特征在于，该电压确定单元包括-第二检测晶体管(T3)，其栅极与该电源电压连接，和-第二检测电流源(IS2)，其中第二检测晶体管(T3)的漏极-源极间隔和该第二检测电流源(IS2)串联在末级晶体管的漏极和基准电位，特别是地之间，并在第二检测晶体管(T3)的源极上出现漏极电压信号。
6.按照前述权利要求中之一项的集成电路，其特征在于，该关断控制单元包括-快速放电释放晶体管(BTF)，-快速放电释放晶体管控制单元(I4，T4，IV2)，用以控制快速放电释放晶体管(BTF)，测量在快速放电晶体管(BT)的基极上出现的电压，并据此使之导通或者截止，和-快速放电电流源(I3)，其中快速放电释放晶体管(BTF)的漏极-源极间隔和快速放电电流源(I3)串联在快速放电晶体管(BT)的基极和基准电位，特别是地之间。
7.按照前述权利要求中之一项的集成电路，其特征在于，该关断控制单元包括-积分电容(C1)和-积分电流源(I5)，其中积分电容(C1)和积分电流源(I5)串联在漏极电压信号(DS)和基准电位，特别是地之间，而在积分电容(C1)和积分电流源(I5)之间连接结点与快速放电晶体管(BT)的基极连接。
8.按照前述权利要求中之一项的集成电路，其特征在于，-下拉电阻(R1)，其位于末级晶体管的栅极和基准电位，特别是地之间，和-补偿单元(R2，T5，T6，IM，IK)，补偿下拉电阻(R1)引起的从该栅极到基准电位的电流。
9.按照权利要求8的集成电路，其特征在于，该补偿单元包括-传感器电阻(R2)，其电气特性基本上与下拉电阻(R))的电气特性一致，-电压跟随单元，其以高电阻量取下拉电阻上出现的电压，并以低电阻施加在传感器电阻上，-电流检测单元(IM)，其测量流过传感器电阻的电流，和-受控的补偿电流源(IK)，用以在末级晶体管的栅极内提供补偿电流。
全文摘要
本发明涉及一种集成电路，其包括MOS末级晶体管(T1)；控制端子(TxD)，用以施加控制信号，控制末级晶体管(T1)的导通和截止；充电晶体管(LT)，在末级晶体管(T1)导通时向末级晶体管(T1)的栅极(GE)施加充电电流(I1)，在末级晶体管(T1)截止时向末级晶体管(T1)的栅极(GE)施加放电电流(I2)。按照本发明设置了关断控制单元(ASE)，其在末级晶体管(T1)截止时，在第二时间间隔中向该栅极(GE)施加附加的放电电流(IZE)，而在第二时间间隔结束时关断附加的放电电流(IZE)。其用途例如用于现场总线驱动器。
文档编号H03K17/16GK1877993SQ20061008192
公开日2006年12月13日 申请日期2006年5月10日 优先权日2005年6月10日
发明者彼特·雷霍茨-哥德曼 申请人:爱特梅尔(德国)有限公司