专利名称：时钟发生电路和其中配备有此电路的半导体器件的制作方法
技术领域：
本发明涉及到时钟发生电路和其中配备有此时钟发生电路的半导体器件。
背景技术：
近年来，已经开发了各种电路被集成在同一个绝缘表面上的半导体，且已知锁相环电路(以下称为PLL电路)是一种产生同步于外加信号的任意频率的时钟的电路(以下称为时钟发生电路)。
PLL电路安装有各种频率的振荡器，并将外加信号的相位与作为振荡器输出的反馈信号的相位进行比较。PLL电路执行负反馈控制，致使外加信号和反馈信号能够保持信号之间的固定相位关系。这种控制操作所需的时间被称为锁定时间。
锁定时间通常决定于PLL电路内的环路滤波器的时间常数。若时间常数大(若截止频率低)，则锁定被执行得慢，而若时间常数小(若截止频率高)，则锁定执行得快。若锁定时间短，在能够在馈送信号之后的短时间内执行控制操作；但由于此操作在馈送的信号具有噪声的情况下受到不利的影响，故难以保持稳定的控制操作。尽管有上述情况，但已知PLL电路能够与电路工作条件和制造条件的变化无关地缩短锁定时间(例如参见专利文献1日本专利公开No.2001-251186)。
然而，如图17所示，常规的PLL电路具有相位检测器1711、环路滤波器1712(以下称为LF)、压控振荡器1713(以下称为VCO)、以及分频器1714，PLL电路将馈送信号的相位与输入PLL电路且具有可变频率的反馈信号(相当于图17中的INPUT)的相位进行比较。然后，PLL电路执行负反馈控制，致使馈送的信号和反馈信号能够保持信号之间的固定相位关系。
在图17中，相位检测器1711对从外部输入的信号Fs与从分频器1714输入的信号Fo/N之间的相位差进行探测。借助于从馈自相位检测器1711的信号中清除交流分量，环路滤波器1712产生信号Vin。压控振荡器1713根据从环路滤波器1712输入的信号Vin而输出信号Fo。分频器1714将从压控振荡器1713输入的信号Fo转换成1/N(频率除以N)，并输出信号Fo/N。
在此情况下，由于PLL电路在信号Fs被接收的情况下将接收到的信号的相位与来自外部的具有可变频率的信号Fs进行了比较，故产生了稳定和同步的时钟。但在来自外部的具有可变频率的信号Fs不被接收的情况下，PLL电路必须由从PLL电路本身输出的时钟来保持自由振荡。
于是，当受诸如电源中的变化之类的噪声等污染时，自由振荡就变得不稳定，因而无法产生固定而稳定的时钟。因此，在不馈送来自外部的稳定电源的情况下，时钟频率就在接收之后的传输过程中变化，这就导致通信失误。
图18示出了一个例子，其中，常规的PLL电路产生与接收的信号同步的时钟。在此例子中，图17中的相位检测器1711是一种运行异或运算的电路，例如图18A所示的异或电路(以下称为XOR电路)。在图18B中，data表示接收的信号，dclock(分割时钟)表示分频器1714的输出，这是借助于反馈而被输入到相位检测器的信号，而clock表示VCO 1723的输出。如图18B所示，在接收的信号data中没有输入，即在长时间保持固定状态(H电平或L电平)的情况下，PLL电路不执行负反馈控制，而执行自由振荡。因此，当PLL电路的输出由于电源的噪声等而变得不稳定时，就出现时钟被停止的问题。
发明内容
考虑到上述问题，本发明的一个目的是提供一种解决上述问题的时钟发生电路和一种半导体器件。
本发明的一个特点是一种时钟发生电路，此时钟发生电路具有包括PLL电路和振荡电路的构造，其中提供了开关，用来在PLL电路输出部分到信号输出部分的连接与振荡电路到信号输出部分的连接之间进行转换。
本发明的另一特点是一种时钟发生电路，此时钟发生电路具有包括PLL电路和振荡电路的构造，其中提供了开关，用来在待要输入到PLL电路信号输入部分的输入信号与待要输入到PLL电路的信号输入部分的振荡器电路的信号之间进行转换。
本发明的另一特点是一种时钟发生电路，此时钟发生电路具有包括PLL电路、振荡电路、以及判定电路的构造，其中，在信号输入部分中，判定电路是一种判定从收到接收开始信号到收到接收终止信号的第一周期以及除了从收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路；并提供了开关，用来在第一周期中选择PLL电路到信号输出部分的连接并在第二周期中选择振荡电路到信号输出部分的连接。
本发明的另一特点是一种时钟发生电路，此时钟发生电路具有包括PLL电路、振荡电路、以及判定电路的构造，其中，在信号输入部分中，判定电路是一种判定从由时钟发生电路收到接收开始信号到收到接收终止信号的第一周期以及除了从收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路；并提供了开关，用来选择在第一周期中待要输入到PLL电路信号输入部分的输入信号以及选择在第二周期中待要输入到PLL电路的信号输入部分的振荡电路信号。
在本发明中，PLL电路的结构可以具有相位检测器、环路滤波器、压控振荡器、以及分频器。
在本发明中，PLL电路的结构可以具有预定标器或吞食计数器(swallow counter)。
在本发明中，振荡电路可以是环形振荡器。
本发明的一个特点是一种配备有天线并利用无线通信来发射和接收信号的半导体器件，此半导体器件的结构包括整流电路、解调电路、以及时钟发生电路，整流电路从由天线接收的信号产生驱动功率，解调电路对由天线接收的信号进行解调，时钟发生电路产生与解调信号同步的时钟信号，其中，时钟发生电路具有PLL电路和振荡电路；并提供了开关，用来在PLL电路输出部分到时钟发生电路信号输出部分的连接与振荡电路到时钟发生电路信号输出部分的连接之间进行转换。
本发明的另一特点是一种配备有天线并利用无线通信来发射和接收信号的半导体器件，此半导体器件的结构包括整流电路、解调电路、以及时钟发生电路，整流电路从由天线接收的信号产生驱动功率，解调电路对由天线接收的信号进行解调，时钟发生电路产生与解调信号同步的时钟信号，其中，时钟发生电路具有PLL电路和振荡电路；并提供了开关，用来在待要输入到PLL电路信号输入部分的时钟发生电路的输入信号与待要输入到PLL电路的信号输入部分的振荡电路的信号之间进行转换。
本发明的另一特点是一种配备有天线并利用无线通信来发射和接收信号的半导体器件，此半导体器件的结构包括整流电路、解调电路、以及时钟发生电路，整流电路从由天线接收的信号产生驱动功率，解调电路对由天线接收的信号进行解调，时钟发生电路产生与解调信号同步的时钟信号，其中，时钟发生电路具有PLL电路、振荡电路、以及判定电路；在信号输入部分中，判定电路是一种判定从收到接收开始信号到收到接收终止信号的第一周期以及除了从收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路；并提供了开关，用来在第一周期中选择PLL电路到信号输入部分的连接并在第二周期中选择振荡电路到信号输入部分的连接。
本发明的另一特点是一种配备有天线并利用无线通信来发射和接收信号的半导体器件，此半导体器件的结构包括整流电路、解调电路、以及时钟发生电路，整流电路由天线接收的信号产生驱动功率，解调电路对天线接收的信号进行解调，时钟发生电路产生与解调信号同步的时钟信号，其中，时钟发生电路具有PLL电路、振荡电路、以及判定电路；在信号输入部分中，判定电路是一种判定从收到接收开始信号到收到接收终止信号的第一周期以及除了从收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路；并提供了开关，用来选择在第一周期中待要输入到PLL电路信号输入部分的时钟发生电路的输入信号以及选择在第二周期中待要输入到PLL电路的信号输入部分的振荡电路信号。
在本发明中，PLL电路的结构可以具有相位检测器、环路滤波器、压控振荡器、以及分频器。
在本发明中，PLL电路的结构可以具有预定标器或吞食计数器。
在本发明中，振荡电路可以是环形振荡器。
根据本发明，能够实现一种电路，此电路由电源变化等所造成的噪声污染很强，且即使在不存在接收信号的情况下，此电路也稳定地产生时钟。
此外，本发明提供了一种配备有这样一种结构的时钟发生电路，在此结构中，分别提供了用来产生用于对输入信号进行解调的时钟的电路以及用来产生用于调制输出信号的时钟的电路。
要指出的是，在对输出信号进行调制的过程中，本发明可以具有这样一种结构，其中，虽然PLL电路中的相位检测器介入了其中，但由于时钟信号由振荡电路产生，故不需要PLL电路中的相位检测器。因此，PLL电路中时钟的发生能够被停止，从而能够降低功耗。
在附图中图1解释了本发明的实施方案模式1；图2解释了本发明的实施方案模式1；图3解释了本发明的实施方案模式1；图4解释了本发明的实施方案模式1；图5解释了本发明的实施方案模式1；图6A和6B解释了本发明的实施方案模式1；
图7解释了本发明的实施方案模式1；图8解释了本发明的实施方案模式1；图9解释了本发明的实施方案模式2；图10解释了本发明的实施方案1；图11解释了本发明的实施方案1；图12A-12E解释了本发明的实施方案1；图13A和13B解释了本发明的实施方案2；图14A和14B解释了本发明的实施方案2；图15A和15B解释了本发明的实施方案2；图16A-16E解释了本发明的实施方案3；图17解释了一种常规模式；图18A和18B解释了一种常规模式；图19A-19C解释了本发明的实施方案4；而图20解释了本发明的实施方案4。
具体实施例方式
下面参照附图来解释本发明的各个实施方案模式。但容易理解的是，对于本技术领域的熟练人员，各种改变的修正是显而易见的。因此，除非这些改变和修正偏离了本发明的范围，否则就应该认为这些改变和修正是包括在其中的。注意，在用来解释各个实施方案模式的所有附图中，用相同的参考号来表示具有相同功能的完全相同的部分，其详细描述从略。
实施方案模式1图1示出了根据本实施方案模式的时钟发生电路。作为二种时钟发生电路，此时钟发生电路具有PLL电路115和振荡电路116。PLL电路115具有相位检测器111、环路滤波器112、压控振荡器113(以下也称为VCO)、以及分频器114。相位检测器111对从外部输入的信号Fs与从分频器114输入的信号Fo/N之间的相位差进行探测。借助于从馈自相位检测器111的信号中清除交流分量，环路滤波器112产生信号Vin。压控振荡器113根据从环路滤波器112输入的信号Vin而输出信号Fo。分频器114将从压控振荡器113输入的信号Fo转换成1/N(频率除以N)，并输出信号Fo/N。开关118能够转换PLL电路115或振荡电路116与时钟发生电路的输出OUT之间的连接。开关118由判定电路117控制，判定电路117判定输入信号INPUT引起的转换。
要指出的是，根据本实施方案模式的PLL电路具有压控振荡器113。相位检测器111、环路滤波器112、以及分频器114根据用途来适当提供。
由于相位检测器111在理论上被认为是一种乘法器，故能够用模拟相位检测器(例如DBM(双平衡混频器))或数字相位检测器(例如XOR、RD触发器、或某种电流输出类型)来代替。
同样，只要能够清除高频分量，任何器件都可以被接受作为环路滤波器，并能够用无源环路滤波器(例如低通滤波器或滞后-超前滤波器)或有源环路滤波器来代替。
分频器将输出频率除以N；因此，当分频器被提供时，就能够得到频率为输入信号频率N倍高的Fo。或者，若提供具有高的工作频率的预定标器(固定的分频器)，则能够得到高频Fo。若可编程的分频器被提供作为分频器，则能够得到任意频率的Fo。
在本实施方案模式中，可以采用一种结构，其中，用石英晶体振荡器来输入具有输入频率的Fs。利用配备有石英晶体振荡器的结构，具有精细波形的信号能够被输入作为输入信号，因此，能够得到精细的输出波形。或者，可以用LC谐振电路来输入具有输入频率的Fs。借助于提供LC谐振电路，能够缩小时钟发生电路的尺寸，并例如能够被安装在RFID之类的标签上。
根据本实施方案模式的PLL电路可以具有其它的组成部分，例如可以具有吞食计数器等。例如，若采用配备有吞食计数器的结构，则能够得到具有任意频率的Fo。
参照图2来解释相位检测器111的单元电路201的结构。单元电路201包括NOR电路202和晶体管203-208。此外，单元电路201具有二个输入端子(在图中由in1和in2表示)以及一个输出端子(在图中由out表示)。此单元电路201以如下方式工作。在将相同的信号分别输入到输入端子in1和输入端子in2时，H电平信号从输出端子out被输出。在将不同的信号分别输入到输入端子in1和输入端子in2时，L电平信号从输出端子out被输出。亦即，单元电路201对输入到输入端子in1的信号的相位与输入到输入端子in2的信号的相位进行了比较，并根据此比较的结果而从输出端子out输出一个信号。要指出的是，单元电路201的结构不局限于这种结构，其它众所周知的结构也可以被使用。
接着，参照图3来解释包括在分频器114中的单元电路301的结构。单元电路301包括倒相电路302、NAND电路303-309、以及倒相电路310和311。单元电路301具有4个输入端子(在图中由in1、in2、in3、in4表示)以及二个输出端子(在图中由out1和out2表示)。此外，单元电路301包括3个锁存器，分别由NAND电路304和305、NAND电路306和307、以及NAND电路308和309组成。当设定信号从输入端子in1被输入、数据信号从输入端子in2被输入、时钟信号从输入端子in3被输入、以及复位信号从输入端子in4被输入时，数据信号就从输出端子out1被输出，且数据信号从输出端子out2被输出。虽然上述结构示出了设定/复位D触发电路，但本发明不局限于这种结构。例如，也可以采用JK触发电路或T触发电路。
接着，图4示出了用于时钟发生电路的振荡电路116的一个例子。在振荡电路401中，n沟道晶体管411和p沟道晶体管421被串联连接，包括二个晶体管的栅被连接的倒相器结构，并具有借助于将倒相器安置为一个单元而包括多个倒相器的结构。在图4中，振荡电路401具有五级(5个单元)的结构；但本发明不局限于此。至于多个倒相器，输入和输出被彼此连接，且末级输出被连接到倒相器的第一级输入端子，以便形成回路结构。至于此回路中倒相器的数目，为了从振荡电路振荡信号，必须具有奇数个倒相器。
此外，图5示出了压控振荡器113的输出频率F相对于输入电压Vin的特性。VCO输出一个频率对应于输入电压Vin的F。若输入电压高，则VCO输出一个频率高的信号，而若输入电压低，则输出一个频率低的信号。
图6示出了一个例子，其中，PLL电路产生通常与收到的信号同步的时钟。此例子示出了图1中的相位检测器111是XOR的情况(见图6A)。在图6B中，data表示收到的信号，dclock表示分频器114的输出，这是借助于反馈而被输入到相位检测器111的信号，而clock表示压控振荡器113的输出。在此例子中，分频器114将频率除以2(N＝2)。
在图6中，在t1时刻，data的下降和clock的下降被同步(在本发明中，信号从H电平改变倒L电平被称为下降)，且输出正常的时钟。
图7示出了在用RFID标准设定组织EPCglobal定义的860-930MHz的一级标签所确定的逻辑值“0”被输入作为data的情况下的PLL电路锁定状态。与图6B不同，在t1时刻，收到的信号data的下降和PLL电路输出的clock的上升没有同时进行，因而不同步。因此，XOR输出高电压Vin，致使压控振荡器113的输出频率变得更快。结果，data和clock在时间t2同步。
在图7中，进行data(低或高)的输入；因此，借助于利用相位检测器111进行计算，能够进行负反馈。但在如上述图18B那样不进行收到的信号data的输入的情况下，或在长时间保持恒定状态(高或低)的情况下，不进行PLL电路的负反馈，这导致自由振荡的状态。因此，存在着当状态由于电源的噪声等而变得不稳定时时钟被停止的情况或由于时钟以一定宽度进行输出而无法进行正常工作的情况。
接着，图8示出了根据本实施方案模式的时钟发生电路的工作流程，并将解释本发明的时钟发生电路的工作。
首先，接收开始信号被输入在时钟发生电路的输入端子(A)。接着，开关118被时钟发生电路中的判定电路117设置在PLL电路115侧上，且PLL电路工作并产生时钟(B)。然后，在时钟发生电路中，当接收终止信号被收到时(C)，开关118被判定电路117设置在振荡电路116侧上。然后，在时钟发生电路中，振荡电路输出时钟(D)。于是，即使在PLL电路115中进行图8中(B)那样的不接收收到的信号的操作，借助于转换到振荡电路，本发明的时钟发生电路也能够进行工作(图8)。
要指出的是，在本说明书中，从被时钟发生电路收到接收开始信号到收到接收终止信号的周期，被称为第一周期。而且，除了从被时钟发生电路收到接收开始信号到收到接收终止信号的周期之外的周期，被称为第二周期。
在上述的图8中，为了在第一周期内从PLL电路产生的时钟成为时钟发生电路的输出，开关118被转换到与PLL电路连接。而且，为了在第二周期内从振荡电路产生的时钟成为时钟发生电路的输出，开关118被转换到与振荡电路连接。
本实施方案模式的时钟发生电路能够借助于在第一周期与第二周期之间的PLL电路的时钟输出与振荡电路的时钟输出之间进行转换而工作；因此，能够实现一种电路，此电路由电源变化等所造成的噪声污染很强，且即使在不存在收到的信号的情况下，此电路也稳定地产生时钟。
要指出的是，本实施方案模式的时钟发生电路是一种配备有这样一种结构的时钟发生电路，在此结构中，用来产生用于对第一周期内输入的信号进行解调的时钟的电路以及用来产生用于对第二周期内要输出的信号进行调制的时钟的电路，被分别提供。因此，即使当输入信号不被收到时，也能够在对要输出的信号进行调制的过程中稳定地产生时钟。
要指出的是，本实施方案模式的时钟发生电路可以具有这样一种结构，其中，虽然PLL电路中的相位检测器介入了其中，但由于在第二周期中对要输出的信号进行调制的过程中，时钟信号由振荡电路产生，故不需要PLL电路中的相位检测器。同时，不涉及到连接的PLL电路和振荡电路之一可以被连接到GND电位。因此，PLL电路中时钟的发生能够被停止，从而能够降低功耗。
要指出的是，本实施方案能够与其它实施方案模式或实施方案自由地组合。
实施方案模式2图9示出了根据本实施方案模式的时钟发生电路。作为二种时钟发生电路，此时钟发生电路具有PLL电路915和振荡电路916。PLL电路915具有相位检测器911、环路滤波器(LF)912、压控振荡器(以下也称为VCO)913、以及分频器914。相位检测器911对从外部输入的信号Fs与从分频器914输入的信号Fo/N之间的相位差进行探测。借助于从馈自相位检测器911的信号中清除交流分量，环路滤波器912产生信号Vin。压控振荡器913根据从环路滤波器912输入的信号Vin而输出信号Fo。分频器914将从压控振荡器913输入的信号Fo转换成1/N(频率除以N)，并输出信号Fo/N。利用开关918，PLL电路915和振荡电路916能够转换输入信号INPUT，并利用以此输入信号INPUT判定转换的判定电路917来进行控制。
与实施方案模式1所示的图1的差别在于开关被提供在输入侧上。
要指出的是，根据本实施方案模式的PLL电路具有压控振荡器913。相位检测器911、环路滤波器912、以及分频器914根据用途来适当提供。
由于相位检测器911在理论上被认为是一种乘法器，故能够用模拟相位检测器(例如DBM(双平衡混频器))或数字相位检测器(例如XOR、RD触发器、或某种电流输出类型)来代替。
同样，只要能够清除高频分量，任何器件都可以被接受作为环路滤波器，并能够用无源环路滤波器(例如低通滤波器或滞后-超前滤波器)或有源环路滤波器来代替。
分频器将输出频率除以N；因此，当分频器被提供时，就能够得到频率为输入信号频率N倍高的Fo。或者，若提供具有高工作频率的预定标器(固定的分频器)，则能够得到高频Fo。若可编程的分频器被提供作为分频器，则能够得到任意频率的Fo。
在本实施方案模式中，可以采用一种结构，其中，用石英晶体振荡器来输入具有输入频率的Fo。利用配备有石英晶体振荡器的结构，具有精细波形的信号能够被输入作为输入信号，因此，能够得到精细的输出波形。或者，可以用LC谐振电路来输入具有输入频率的Fo。借助于提供LC谐振电路，能够缩小时钟发生电路的尺寸，并例如能够被安装在RFID之类的标签上。
根据本实施方案模式的PLL电路可以具有其它的组成部分，例如可以具有吞食计数器等。例如，若采用配备有吞食计数器的结构，则能够得到具有任意频率的Fo。
要指出的是，相位检测器911的结构相似于实施方案模式1所示的图2，故此处不再赘述。
要指出的是，分频器914的的结构相似于实施方案模式1所示的图3，故此处不再赘述。
要指出的是，用于时钟发生电路的振荡电路916相似于实施方案模式1所示的图4，故此处不再赘述。
要指出的是，压控振荡器913的具有输出频率的F相对于输入电压Vin的特性相似于实施方案模式1所示的图5，故此处不再赘述。
要指出的是，以相同于实施方案模式1的方式，从时钟发生电路收到接收开始信号到收到接收终止信号的周期被称为第一周期。而且除了从时钟发生电路收到接收开始信号到收到接收终止信号的周期之外的周期被称为第二周期。
在上述图8中，开关918在第一周期内从PLL电路产生一个时钟，且开关被转换到与振荡电路连接，以便使此时钟成为时钟发生电路的输出。开关918在第二周期内从振荡电路产生一个时钟，且开关被转换到与振荡电路连接，以便使此时钟成为时钟发生电路的输出。
本实施方案模式的时钟发生电路能够借助于在第一周期与第二周期之间的PLL电路的时钟输出与振荡电路的时钟输出之间进行转换而工作；因此，能够实现一种电路，此电路由电源变化等所造成的混合噪声很强，且即使在不存在收到的信号的情况下，此电路也稳定地产生时钟。
要指出的是，本实施方案模式的时钟发生电路是一种配备有这样一种结构的时钟发生电路，在此结构中，用来产生用于对第一周期内输入的信号进行解调的时钟的电路以及用来产生用于对第二周期内被输出的信号进行调制的时钟的电路，被分别提供。因此，即使当输入信号不被收到时，也能够在对输出的信号进行调制的过程中稳定地产生时钟。
要指出的是，本实施方案能够与其它实施方案模式或实施方案自由地组合。
实施方案1图10是用无线通信发射和接收信号的一种半导体器件的结构。半导体器件501具有与读出器/写入器装置509进行无线通信的功能。借助于用计算机控制或作为计算机终端，读出器/写入器装置509被通信线连接，并具有与半导体器件501进行数据通信的功能。此外，读出器/写入器装置509可以具有这样一种结构，此结构不依靠网络而与半导体器件501进行通信。
半导体器件501具有谐振电路502、电源电路503、时钟发生电路504、解调电路505、控制电路506、存储部分507、以及编码和调制电路508。谐振电路502和电源电路503由模拟电路来形成，而控制电路506和存储部分507由数字电路来形成。时钟发生电路504、解调电路505、以及编码和调制电路508具有模拟部分和数字部分。注意，可以用天线来代替谐振电路502。
借助于包括晶体管来形成这些电路。除了形成在单晶衬底中的MOS晶体管之外，可以用薄膜晶体管(TFT)来形成此晶体管。图11示出了形成这些电路的晶体管的剖面图。图11示出了一个n沟道晶体管1201、一个n沟道晶体管1202、一个电容器元件1204、一个电阻元件1205、以及一个p沟道晶体管1203。各个晶体管配备有半导体层1305、绝缘层1308、以及栅电极1309。栅电极1309由第一导电层1303和第二导电层1302的叠层结构形成。图12A-12E是对应于这些晶体管、电容器元件、以及电阻元件的俯视图，可以一起参见图11。
在图11中，在n沟道晶体管1201中，连接到布线1304且形成源和漏区的杂质区1306以及掺杂成杂质浓度低于杂质区1306的杂质区1307，沿沟道长度方向(载流子流动的方向)被形成在半导体层1305中。杂质区1307还被称为轻掺杂漏(LDD)。当n沟道晶体管1201被形成时，磷之类被加入到杂质区1306和杂质区1307作为赋予n型的杂质。LDD被形成作为抑制热电子退化即短沟道效应的一种手段。
如图12A所示，在n沟道晶体管1201的栅电极1309中，第一导电层1303被形成为扩展到第二导电层1302的二侧。在此情况下，第一导电层1303被形成为薄于第二导电层。第一导电层1303的厚度被形成为10-100kV的电场所加速的离子类能够通过。杂质区1307被形成为重叠栅电极1309的第一导电层1303。换言之，形成重叠栅电极1309的LDD区。在此结构中，在栅电极1309内，借助于用第二导电层1302作为掩模，通过第一导电层1303而加入具有一种导电类型的杂质，杂质区1307以自对准的方式被形成。换言之，重叠栅电极的LDD以自对准的方式被形成。
在沟道形成区二侧上具有LDD的晶体管，可以被应用于图10中电源电路503的用于整流的TFT或构成用于逻辑电路的传输门(也称为模拟开关)的晶体管。在这些TFT中，正电压或负电压被施加到源电极和漏电极；因此，LDD被优选提供在沟道形成区的二侧上。
在图11中，在n沟道晶体管1202中，形成源区和漏区并被连接到布线1304的杂质区1306以及掺杂成杂质浓度低于杂质区1306的杂质区1307，被形成在半导体层1305中。杂质区1307被提供成与沟道形成区一侧上的杂质区1306相接触。如图12B所示，在n沟道晶体管1202的栅电极1309中，第一导电层1303被形成为扩展到第二导电层1302的一侧。而且，在此情况下，借助于用第二导电层1302作为掩模，通过第一导电层1303而加入具有一种导电类型的杂质，LDD能够以自对准的方式被形成。
在沟道形成区一侧上具有LDD的晶体管，可以被应用于仅仅正电压或负电压被施加到其源电极与漏电极之间的晶体管。具体地说，此晶体管可以被应用于构成诸如倒相电路、NAND电路、NOR电路、或锁存电路之类的逻辑门的晶体管或者构成诸如读出放大器、恒压发生电路、或VCO之类的模拟电路的晶体管。
在图11中，电容器元件1204被形成为栅绝缘层1308被插入在第一导电层1303与半导体层1305之间。构成电容器元件1204的半导体层1305配备有杂质区1310和杂质区1311。杂质区1311被形成在半导体层1305中重叠第一导电层1303的位置。而且，杂质区1310被连接到布线1304。具有一种导电类型的杂质可以通过第一导电层1303被加入到杂质区1311；因此，包含在杂质区1310和杂质区1311中的杂质浓度可以是彼此相同或不同。在任何一种情况下，半导体层1305被形成为用作电容器元件1204中的一个电极；因此，优选加入具有一种导电类型的杂质，以便降低电阻。此外，如图12C所示，利用第二导电层1302作为辅助电极，第一导电层1303能够足以被形成为用作电极。于是，采用其中组合第一导电层1303和第二导电层1302的复合电极结构，就能够以自对准方式形成电容器元件1204。
电容器元件被用作包括在图10中电源电路503内的存储电容器或包括在振荡电路502内的谐振电容器。特别是因为正电压和负电压被施加在电容器元件的二个端子之间，故无论施加在二个端子之间的电压是正还是负，谐振电容器都必须用作电容器。
在图11中，电阻元件1205由第一导电层1303组成。第一导电层1303被形成为具有大约30-150nm的厚度；因此，借助于设定其宽度或长度，能够形成电阻元件。
电阻元件被用作包括在图10中调制电路内的电阻负载。此外，存在着电阻元件在用VCO等对电流进行控制过程中被用作负载的情况。可以用包含高浓度杂质元素的半导体层或薄的金属层来形成电阻元件。由于金属层的电阻值决定于厚度和膜的质量，因而变化小，而半导体层的电阻值依赖于厚度、膜质量、杂质浓度、激活率等，故金属层是优选的。
在图11中，p沟道晶体管1203配备有半导体层1305中的杂质区1312。杂质区1312构成连接到布线1304的源区和漏区。栅电极1309具有其中第一导电层1303与第二导电层1302重叠的结构。p沟道晶体管1203是一种具有单一漏结构而不提供LDD的晶体管。在形成p沟道晶体管1203的情况下，硼之类被加入到杂质区1312作为赋予p型的杂质。另一方面，若磷被加入到杂质区1312，则能够形成具有单一漏结构的n沟道晶体管。
对于半导体层1305和栅绝缘层1308之一或二者，可以用微波进行激发，并可以利用电子温度为2eV或以下、离子能量为5eV或以下、电子密度约为每立方厘米1011-1013的高密度等离子体处理，来进行氧化或氮化处理。此时，用300-450℃的衬底温度和氧化气氛(O2、N2O之类)或氮化气氛(N2、NH3之类)来进行处理，从而得到其中抑制了等离子体损伤的厚度均匀的精细绝缘膜。换言之，能够抑制带电缺陷的产生和晶体管阈值电压的变化。
利用这种使用高密度等离子体的处理，厚度为1-20nm，优选为5-10nm的绝缘层1308被形成在半导体层1305上。这种情况下的反应是固相反应；因此，能够大幅度降低绝缘膜与半导体膜之间的界面态密度。利用如上所述的高密度等离子体处理，半导体膜(结晶硅或多晶硅)被直接氧化(或氮化)；因此，能够使待要形成的绝缘膜的厚度变化小。此外，氧化不强烈地进行到结晶硅的晶粒边界；因此，能够得到非常有利的状态。换言之，借助于用此处所示的高密度等离子体处理对半导体膜的表面进行固相氧化，能够形成具有有利的均匀性和低的界面态密度的绝缘膜，而无须在晶粒边界中特别进行氧化反应。
仅仅用高密度等离子体处理所形成的绝缘膜可以被用作绝缘层1308，或者可以用利用等离子体或热反应的CVD方法，将诸如氧化硅、氮氧化硅、或氮化硅之类的绝缘膜淀积在其上成为叠层。在任何一种情况下，就借助于将用高密度等离子体所形成的绝缘膜包括在部分或整个栅绝缘膜中而形成的晶体管而言，能够使特性的变化小。
在晶体管于3V或以下的电压被驱动的情况下，用此等离子体处理氧化或氮化的绝缘层被优选用作栅绝缘层1308。在晶体管于3V或以上的电压被驱动的情况下，可以借助于组合用此等离子体处理形成在半导体层1305表面上的绝缘层和用CVD方法(等离子体CVD方法或热CVD方法)淀积的绝缘层，来形成栅绝缘层1308。以同样的方式，此绝缘层可以被用作电容器元件1204的介质层。在此情况下，用此等离子体处理形成的绝缘层被形成为精细的具有1-10nm的厚度；因此，能够形成具有大电容的电容器元件。
要指出的是，可以组合在半导体层1305中伴随半导体层热处理的晶化方法和进行以10MHz或以上的频率而振荡的连续波激光或激光束的辐照的晶化方法。在任何一种情况下，利用以10MHz或以上的频率而振荡的连续波激光或激光束的辐照，晶化半导体膜的表面能够被整平。因此，栅绝缘膜能够被减薄，这有助于提高栅绝缘膜的承受压力。
而且，借助于对待要晶化的半导体膜沿一个方向进行扫描，同时进行以10MHz或以上频率振荡的连续波激光或激光束的辐照而得到的半导体层1305，具有晶体沿激光束扫描方向生长的性质。借助于将扫描方向设定为沟道长度方向(当形成沟道形成区时，载流子流动的方向)而安排晶体管，并组合栅绝缘层，能够得到特性变化小以及高电子场效应迁移率的晶体管(TFT)。
如参照图11和12A-12E所解释的那样，借助于组合各具有不同厚度的各个导电层，能够形成具有各种结构的元件。利用其中安置了具有降低光强度的功能并由衍射光栅图形或半透明模组成的辅助图形的光掩模或模板，能够形成其中仅仅形成第一导电层的区域以及其中层叠第一导电层和第二导电层的区域。换言之，在光刻步骤中，借助于在光抗蚀剂被曝光的情况下调节光掩模的透光量，待要显影的抗蚀剂掩模的厚度有差别。在此情况下，借助于为光掩模或模板提供分辨率限或以下的窄缝，能够形成复杂形状的抗蚀剂。而且，借助于在显影之后于大约200℃下进行烘焙，由光抗蚀剂材料组成的掩模图形可以被形变。
而且，利用其中设定了具有降低光强度的功能并由衍射光栅图形或半透明模组成的辅助图形的光掩模或模板，能够相继形成其中仅仅形成第一导电层的区域以及其中层叠第一导电层和第二导电层的区域。如图12A所示，其中仅仅形成第一导电层的区域能够被选择性地形成在半导体层上。这种区域在半导体层上是有效的；但在此区域之外的区域(连接到栅电极的布线区)内不需要此区域。利用此光掩模或模板(reticle)，不必在布线部分内形成仅仅有第一导电层的区域；因此，能够显著地提高布线密度。
在图11和图12A-12E的情况下，第一导电层由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、或钼(Mo)之类的难熔金属；或包含难熔金属作为其主要成分的合金或化合物组成，厚度为30-50nm。第二导电层由诸如钨(W)、铬(Cr)、钽(Ta)、氮化钽(TaN)、或钼(Mo)之类的难熔金属；或包含难熔金属作为其主要成分的合金或化合物组成，厚度为300-600nm。例如，第一导电层和第二导电层由不同的导电材料组成，以便在稍后要进行的腐蚀步骤中产生腐蚀速率的差别。作为一个粒子，TaN可以被用于第一导电层，而钨膜可以被用于第二导电层。
本实施方案示出了，利用其中设定了具有降低光强度的功能并由衍射光栅图形或半透明模组成的辅助图形的光掩模或模板，各具有不同电极结构、电容器元件、以及电阻元件的晶体管能够被制造成彼此有差别。据此，能够形成并集成具有不同模式的元件而不增加步骤数目。
要指出的是，本实施方案能够与其它实施方案模式或实施方案自由地组合。
实施方案2参照图13A和13B、14A和14B、以及15A和15B，来解释形成静态RAM(SRAM)作为构成图10所示半导体器件的元件的一个例子。
图13A所示半导体层10和11优选由硅或包含硅作为其组分的结晶半导体组成。例如，采用了借助于用激光退火之类对硅膜进行晶化而形成的多晶硅、单晶硅之类。此外，也可以采用显示半导体特性的金属氧化物半导体、非晶硅、或有机半导体。
在任何一种情况下，首先形成的半导体层被形成在具有绝缘表面的衬底的整个表面上或部分表面(面积大于被证实为晶体管半导体区的区域)上。然后，用光刻方法将掩模图形形成在半导体层上。然后，利用掩模图形对半导体层进行腐蚀，以便形成包括TFT的源区和漏区以及沟道形成区的具有特殊形状的小岛状半导体层10和11。考虑到布局的适当性来确定半导体层10和11。
用来形成图13A所示半导体层10和11的光掩模配备有图13B所示的掩模图形2000。基于用于光刻步骤的抗蚀剂是正型还是负型，此掩模图形2000是不同的。在采用正型抗蚀剂的情况下，图13B所示的掩模图形2000被制作成遮光部分。掩模图形2000具有其中消除了多边形的顶角部分的形状。角落B的内侧具有其角落部分以多个角度被弯曲以便不成直角的形状。在光掩模的这种图形中，消除了角落部分的角部。
图13B所示的掩模图形2000的形状被反映在图13A所示的半导体层10和11中。在此情况下，虽然相似于掩模图形2000的形状可以被转移，但可以进行转移使掩模图形2000的角落部分被进一步倒圆。换言之，可以提供其中图形形状比掩模图形2000更圆滑的倒圆部分。
至少在部分绝缘层中包括氧化硅或氮化硅的绝缘层，被形成在半导体层10和11上。形成此绝缘层的目的之一是栅绝缘层。然后，如图14A所示，形成栅布线12、13、14，以便部分地重叠半导体层。栅布线12对应于半导体层10被形成，栅布线13对应于半导体层10和11被形成，且栅布线14对应于半导体层10和11被形成。金属层或具有高导电性的半导体层被形成作为栅布线，并用光刻方法将其形状再形成在绝缘层上。
用图14B所示的掩模图形2100来提供光掩模。在此掩模图形2100中，掩模图形角落部分的角部被消除的长度为布线线宽的1/2或以下和1/5或以上。图14B所示的掩模图形2100的形状被反映在图14A所示的栅布线12、13、14中。在此情况下，虽然相似于掩模图形2100的形状可以被转移，但可以进行转移使掩模图形2100的角落部分被进一步倒圆。换言之，可以为栅布线12、13、14提供其中图形形状比掩模图形2100更圆滑的倒圆部分。栅布线12、13、14角落部分的外侧具有能够抑制由采用等离子体的干法腐蚀中的反常放电产生细小粉末的作用。角落部分的内侧具有即使细小粉末附着到衬底也能够将细小粉末清洗掉而不在布线图形的角部遗留清洗液的清洁作用。
层间绝缘层是接着栅布线12、13、14形成的层。层间绝缘层由诸如氧化硅之类的无机绝缘材料或采用聚酰亚胺、丙烯酸树脂之类的有机绝缘材料组成。诸如氮化硅或氧氮化硅的绝缘层可以被插入在此层间绝缘层与栅布线12、13、14之间。而且，诸如氮化硅或氧氮化硅的绝缘层还可以被提供在层间绝缘层上。根据此绝缘层，能够防止半导体层和栅绝缘层被诸如对TFT不利的外来金属或潮气之类的杂质沾污。
在层间绝缘层中，于预定位置处形成窗口。例如，对应于下方层中的栅布线或半导体层提供窗口。用光刻方法来形成掩模图形，并用腐蚀工艺，将由金属或金属化合物组成的单层或多层所形成的布线层形成在预定的图形中。因此，如图15A所示，布线15-20被形成为部分地重叠半导体层。此布线连接特定的元件。由于布局的限制，此布线不用直线，而用包括弯曲部分的线来连接特定的元件。此外，布线的宽度在接触部分或其它区域内被改变。在接触孔的尺寸相同于或大于布线宽度的部分内，接触部分的布线宽度被加宽。
用图15B所示的掩模图形2200来提供用来形成布线15-20的光掩模。同样在此情况下，在弯曲成L形的布线的角落部分，分别消除了角落部分的角部，致使直角三角形的边长为10微米或以下或者布线线宽的1/2或以下和1/5或以上。因此，布线的角落部分被形成为具有倒角图形。换言之，使角落部分中布线层的外围从上方看被形成为曲线。具体地说，对应于由插入角落部分且彼此垂直的二个第一直线以及与此二个第一直线成大约45度的第二直线所形成的等边直角三角形的部分布线层被消除，致使角落部分的外围边沿被倒圆。当完成消除时，二个钝角部分就被新形成在布线层中。借助于适当进行掩模设计和设定腐蚀条件，此布线层被择优腐蚀，致使与第一直线和第二直线二者相接触的曲线被形成在各个钝角部分中。要指出的是，使等边直角三角形的彼此相等的二个边的长度成为布线宽度的1/5或以上和1/2或以下。角落部分的内侧外围也被形成为沿角落部分外侧外围被倒圆。在这种布线形状中，能够抑制由于采用等离子体的干法腐蚀过程中的反常放电而产生细小的粉末。在衬底的清洁过程中，即使细小粉末附着到衬底，也有可能清洗掉这些细小粉末而不在布线图形的角落部分内遗留清洗液。结果就有能够改善成品率的作用。当许多平行的布线被提供在衬底上时，能够容易地清洗掉附着到衬底的细小粉末，也是有优点的。此外，布线的角落部分被倒圆，因而能够期望导电。
在图15A中，形成了n沟道晶体管21-24以及p沟道晶体管25和26。倒相器27和28分别包括n沟道晶体管23和p沟道晶体管25以及n沟道晶体管24和p沟道晶体管26。包括这6个晶体管的电路构成了SRAM。在这些晶体管的上部，可以形成由氮化硅、氧化硅之类组成的绝缘层。
要指出的是，本实施方案能够与其它实施方案模式或实施方案自由地组合。
实施方案3实施方案1和2所述的半导体器件300能够无线发射和接收数据，因而能够被应用于各种用途。例如，此半导体器件能够被固定或埋置在钞票、硬币、证卷、票据、文件(例如图16A所示的驾驶执照、居住证等)、书籍、包装容器(例如图16B所示的包装纸、瓶子等)、记录媒质(例如图16C所示的DVD-R、录象带等)、运输工具(例如图16D所示的自行车等)、个人装饰品和配件(图16E所示的鞋、眼镜等)、食品杂货、服装、日用品、电子装置(例如液晶显示器件、EL显示器件、电视机、便携式终端等)等中。例如，当应用于钞票、硬币、文件等时，此半导体器件被固定到其表面或埋置在其中。当应用于书籍时，此半导体器件被固定到封面纸张或埋置在其中。当应用于包装容器时，此半导体器件被固定到组成包装容器的有机树脂或埋置在其中。而且，若借助于在包括于半导体器件中的存储电路中提供ID号码而将半导体器件制作成具有识别功能，则能够进一步扩大此半导体器件的应用范围。例如，借助于将此半导体器件应用于货物管理系统、鉴定系统、流通系统等，能够得到该系统的高功能、多功能、以及高附加值。
要指出的是，本实施方案能够与其它实施方案模式或实施方案自由地组合。
实施方案4在本实施方案中，将描述采用配备有实施方案3所述半导体器件的产品的商务模式。
参照图19A-19C来描述本实施方案的具体概况。收容在录象带等中的书籍、文件、图象作品等，被列举作为配备有此半导体器件的具体产品。图19A-19C中的产品1900是按卷、号、或段落顺序公布的，或者需要按特殊顺序来显示的一组产品。
首先，如图19A所示，半导体器件1901分别被固定到产品1900。此半导体器件1901可以在发货之前预先被固定在产品中或被埋置。有关产品1900的信息可以在发货之前预先输入，或可以重写使用。
然后，用读出器/写入器1902(以下成为R/W)对产品进行扫描，从而读取产品1900的位置信息(也成为显示数据)。此时，安置产品的方法不受特殊的限制，只要能够读取位置信息即可。在此情况下，可以进行设计，使半导体器件的天线的方向性在用R/W读取信息时不受限制。
在本实施方案中，虽然假定要解释借助于将产品安置在架子上来进行显示的情况，但要指出的是，本发明不局限于此。只要产品上的信息被读取，任何状态都是可以接受的，产品可以无序地安置或可以被堆摞起来。
然后，如图19B所示，由R/W 1902读出的产品1900的位置信息被输入在计算机1903中。R/W 1902和计算机1903可以以无线通信连接或以有线通信连接。由R/W 1902读出的产品1900的位置信息被显示在计算机1903的显示部分上。被显示的信息通过信息处理器被连接到数据库，从而显示与产品上的信息例如产品的库存状态或出租信息对比的信息。当在产品序号中有缺号时，优选要显示此信息。
显然，本发明不特别局限于借助与计算机进行信息通信而在计算机的显示部分上进行显示。例如，信息可以被显示在为R/W提供的显示部分上，或在产品上的信息预先被输入在提供于R/W内部的存储器部分的情况下，用产品上的信息例如库存状态或出租信息验证的信息，可以在产品上的信息被读出的同时被显示。
然后，如图19C所示，被显示的一组产品被手工排列。此时，可以用机器等来进行产品的顺序排列。在此情况下，也可以用机器来进行R/W的读出和计算机与数据库的连接。
接着，用图20所示的流程图来解释图19A-19C所示的产品管理和验证。
首先，进行将半导体器件固定到产品的步骤(S01)。然后，进行在为半导体器件提供的存储器中写入有关产品的信息的步骤(S02)。此处，有关产品的信息被写入所有的半导体器件。
然后，用R/W进行读取有关显示在架子中的产品的信息的步骤(S03)。然后，用显示器进行验证产品序号和缺号的步骤(S04)。如上所述，可以用R/W来验证产品的位置信息，或者可以借助于将数据传送到计算机以便从数据库等读取其它信息而验证信息。
然后，进行手工排列被显示的一组产品的步骤(S05)。此时，如上所述，可以用机器等来进行产品顺序的排列。
要指出的是，本实施方案可以与其它实施方案模式或实施方案自由地组合。
本申请基于2005年5月30日在日本专利局提交的日本专利申请No.2005-158220，其整个内容在此处被列为参考。
权利要求
1.一种时钟发生电路，包括PLL电路；以及振荡电路，其中提供了开关，用来在PLL电路输出部分到信号输出部分的连接与振荡电路到信号输出部分的连接之间进行转换。
2.一种时钟发生电路，包括PLL电路；以及振荡电路，其中提供了开关，用来在待要输入到PLL电路信号输入部分的输入信号与待要输入到PLL电路信号输入部分的振荡电路信号之间进行转换。
3.一种时钟发生电路，包括PLL电路；振荡电路；以及判定电路，其中，在信号输入部分中，判定电路是判定从收到接收开始信号到收到接收终止信号的第一周期以及除了从收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路，且其中提供了开关，用来在第一周期中选择PLL电路到信号输出部分的连接并在第二周期中选择振荡电路到信号输出部分的连接。
4.一种时钟发生电路，包括PLL电路；振荡电路；以及判定电路，其中，在信号输入部分中，判定电路是判定从由时钟发生电路收到接收开始信号到收到接收终止信号的第一周期以及除了从收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路，且其中提供了开关，用来在第一周期中选择待要输入到PLL电路信号输入部分的输入信号以及在第二周期中选择待要输入到PLL电路的信号输入部分的振荡电路信号。
5.根据权利要求1的时钟发生电路，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
6.根据权利要求2的时钟发生电路，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
7.根据权利要求3的时钟发生电路，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
8.根据权利要求4的时钟发生电路，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
9.根据权利要求1的时钟发生电路，其中，所述PLL电路包含预定标器或吞食计数器。
10.根据权利要求2的时钟发生电路，其中，所述PLL电路包含预定标器或吞食计数器。
11.根据权利要求3的时钟发生电路，其中，所述PLL电路包含预定标器或吞食计数器。
12.根据权利要求4的时钟发生电路，其中，所述PLL电路包含预定标器或吞食计数器。
13.根据权利要求1的时钟发生电路，其中，所述振荡电路是环形振荡器。
14.根据权利要求2的时钟发生电路，其中，所述振荡电路是环形振荡器。
15.根据权利要求3的时钟发生电路，其中，所述振荡电路是环形振荡器。
16.根据权利要求4的时钟发生电路，其中，所述振荡电路是环形振荡器。
17.一种半导体器件，包括天线；工作时连接到天线的解调电路；工作时连接到解调电路的时钟发生电路；以及工作时连接到天线的调制电路，其中，时钟发生电路包含PLL电路和振荡电路，且其中提供了开关，用来在PLL电路输出部分到信号输出部分的连接与振荡电路到信号输出部分的连接之间进行转换。
18.一种半导体器件，包括天线；工作时连接到天线的解调电路；工作时连接到解调电路的时钟发生电路；以及工作时连接到天线的调制电路，其中，时钟发生电路包含PLL电路和振荡电路，且其中提供了开关，用来在待要输入到PLL电路信号输入部分的输入信号与待要输入到PLL电路的信号输入部分的振荡电路的信号之间进行转换。
19.一种半导体器件，包括天线；工作时连接到天线的解调电路；工作时连接到解调电路的时钟发生电路；以及工作时连接到天线的调制电路，其中，时钟发生电路包含PLL电路、振荡电路、以及判定电路，其中，在信号输入部分中，判定电路是判定从收到接收开始信号到收到接收终止信号的第一周期以及除了从收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路，且其中提供了开关，用来在第一周期中选择PLL电路到信号输出部分的连接并在第二周期中选择振荡电路到信号输出部分的连接。
20.一种半导体器件，包括天线；工作时连接到天线的解调电路；工作时连接到解调电路的时钟发生电路；以及工作时连接到天线的调制电路，其中，时钟发生电路包含PLL电路、振荡电路、以及判定电路，其中，在信号输入部分中，判定电路是判定从由时钟发生电路收到接收开始信号到收到接收终止信号的第一周期以及除了从时钟发生电路收到接收开始信号到收到接收终止信号的周期之外的第二周期的电路，且其中提供了开关，用来在第一周期中选择待要输入到PLL电路信号输入部分的输入信号以及在第二周期中选择待要输入到PLL电路的信号输入部分的振荡电路信号。
21.根据权利要求17的半导体器件，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
22.根据权利要求18半导体器件，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
23.根据权利要求19的半导体器件，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
24.根据权利要求20的半导体器件，其中，所述PLL电路包含相位检测器、环路滤波器、压控振荡器、以及分频器。
25.根据权利要求17的半导体器件，其中，所述PLL电路包含预定标器或吞食计数器。
26.根据权利要求18的半导体器件，其中，所述PLL电路包含预定标器或吞食计数器。
27.根据权利要求19的半导体器件，其中，所述PLL电路包含预定标器或吞食计数器。
28.根据权利要求20的半导体器件，其中，所述PLL电路包含预定标器或吞食计数器。
29.根据权利要求17的半导体器件，其中，所述振荡电路是环形振荡器。
30.根据权利要求18的半导体器件，其中，所述振荡电路是环形振荡器。
31.根据权利要求19的半导体器件，其中，所述振荡电路是环形振荡器。
32.根据权利要求20的半导体器件，其中，所述振荡电路是环形振荡器。
全文摘要
本发明的目的是解决在执行负反馈控制的电路中不馈送信号的情况下来自外部的噪声造成的时钟频率改变所产生的通信失效问题，以便馈送的信号与反馈的信号能够保持信号之间的固定相位关系。本发明提供了一种结构，此结构包括PLL电路和振荡电路，其中提供了开关，用来在来自PLL电路的信号和来自振荡电路的信号输出到信号输出部分之间转换，以便在没有收到信号的情况下，从到PLL电路的连接转换为到振荡电路的连接。
文档编号H03L7/099GK1874159SQ20061008774
公开日2006年12月6日 申请日期2006年5月30日 优先权日2005年5月30日
发明者长多刚 申请人:株式会社半导体能源研究所