电源电压控制装置的制作方法

专利名称：电源电压控制装置的制作方法
技术领域：
本发明涉及对LSI(Large Scale Integration，大规模集成电路)等的半导体集成电路装置的电源电压进行控制的电源电压控制装置。
背景技术：
近年来，作为半导体集成电路低功耗的重要方法，已知有根据时钟频率改变电源电压的方法。可是，在电源电压设定的精度粗略时，或电源电压设定电路具有温度依存性时，有时因过度降低电源电压而产生起因于定时不良的电路误动作。另外，也有因温度变动而使得MOS晶体管的驱动能力降低，产生定时不适状况，并导致电路误动作的情形。
对于这个问题，在以往已公开了一种能够在预定的时钟频率生成所需最小限度的动作电源电压的电压生成电路技术。例如，专利文献1(特开平9-285109号公报)中，如图10所示，公开了一种半导体装置，包括以第一电源电压动作的逻辑电路；生成与第二电源电压对应的频率的时钟信号的电压控制振荡部分；对所述时钟信号和参考时钟信号进行相位比较的相位比较部分；以积分电路将输入信号平滑化的低通滤波器部分；根据所述相位比较的结果进行所述低通滤波器部分的充放电的电荷泵部分；以及生成与所述低通滤波器部分的输出对应的电平的所述第一电源电压的内部电源电压生成部分，其中，将使所述逻辑电路和所述时钟生成部分动作的所述第一及第二电源电压共用，并由所述电源电压生成部分提供。
另外，专利文献2(特开平10-49242号公报)中，如图11所示，记载了进行以电压控制延迟电路对时钟信号进行门延迟(gate delay)后的时钟信号和原来的时钟信号的相位比较，以积分器和缓冲器生成电压信号，作为动作电源电压反馈到电压控制延迟电路，再以缓冲器以及PchMOS晶体管来生成内部电源电压的电压生成电路，以取代专利文献1的电压控制振荡部分。
再有，专利文献3(特开2002-100967号公报)中，如图12所示，为了使专利文献2中具有各种延迟值的电压控制延迟电路具备通用性，记载了一种电源电压控制装置，该电源电压控制装置装载了能够在从时钟信号生成输入延迟检测电路的参考信号以及输入电压控制延迟电路的输入信号时，根据控制信号来改变两个信号之间的相位差的输入信号生成电路。
而且，专利文献4(特开2000-216337号公报)中，如图13所示，记载了一种使电源启动时的会聚时间和稳定动作成为可能的电源电压控制装置，包括半导体电路；对所述半导体电路的关键路径(critical path)的延迟时间进行监视的复本电路；设定电平控制信号，使提供电源电压的初始值成为半导体电路能够正常动作的最低限度的电源电压值，并在启动后设定电平控制信号，使成为基于所述复本电路的监视装置的电源电压值的控制电路；以及生成与所述电平控制信号对应的电源电压并提供给所述半导体电路以及所述复本电路的电源电压生成电路。
然而，在这样的现有的电源电压控制装置中，存在以下所示的课题。
在专利文献1记载的装置中，输入相位比较器的参考时钟信号的周期，例如被设定为相当于系统时钟信号的1周期等。并且，由于电压控制振荡电路由固定级数的倒相器电路和关键路径复本等构成，不论参考时钟信号的频率如何，从电压控制振荡电路输出的时钟信号的周期变得与参考时钟信号的周期相等。
并且同样地，在专利文献2及专利文献4记载的装置中，输入相位比较器的参考时钟信号的周期，与专利文献1同样地，例如被设定为相当于系统时钟信号的1周期等。并且，由于电压控制延迟电路由固定级数的倒相器电路等构成，不论参考时钟信号的频率如何，由电压控制延迟电路生成的延迟值变得与参考时钟信号的1周期相等。
然而，电源电压控制电路从被施加电源电压，电压控制振荡电路的时钟输出信号和参考时钟信号之间的相位或频率的偏差被检测出来开始，到实际上启动控制并被施加经校正的电源电压为止需要某些程度的时间，因此产生电源电压的变动。而且，由于电源电压的变动值不论电源电压的大小几乎为一定，因此，相对于电源电压小的时候的电源电压变动值的内部电路中可正常动作的最大系统时钟频率以及电压控制振荡电路的时钟频率的变动值，大于相对于电源电压大的时候的电源电压变动值的所述各个时钟频率的变动值。
其理由为，所述各个时钟频率大致由MOS晶体管的驱动能力，也就是漏极电流来决定，并且如下式所表示，与从栅极电压减去阈值电压后的数值的平方成比例。
式1IDS＝α(VGS-Vt)2…(1)例如，设MOS晶体管的阈值电压为0.5V，且电源电压的变动值为0.05V，在电源电压为2.0V和2.05V时，漏极电流的比为1.07倍，在电源电压为1.0V和1.05V时，漏极电压的比为1.21倍。
因此，第一个课题为，对于基于系统时钟频率的最小电源电压，虽然有必要改变从电压控制振荡电路输出的时钟信号的周期或由电压控制延迟电路生成的延迟值与参考时钟信号的周期的设定裕量(margin)，但在专利文献1、专利文献2以及专利文献4中，由于设定裕量被固定而不能对应。
另外，在专利文献3记载的装置中，从输入的时钟信号生成参考信号以及输入信号时，虽然安装了能够根据控制信号来改变两信号的相位差的输入信号生成电路，但其共用于具有与半导体电路的机种对应的各种延迟值的监视电路，不具有上述说明的、根据系统时钟频率改变时钟周期设定裕量的功能。并且，所述输入信号生成电路由PLL(Phase-locked loop)和选择器构成，因此会产生电路规模大幅度地增大的问题。
专利文献4记载的装置虽然能够设定电平控制信号，使初始值成为启动最小电源电压，在半导体电路的启动时，缩短电源电压会聚为最佳值为止的时间，但此仅考虑到电源启动的时候，无法对应多个系统时钟频率的切换。也就是说，第二个课题为，将系统时钟频率从较高的频率改变为较低的频率时，首先，系统时钟频率先变化，根据该频率电源电压被调整到小，频率变化大的时候电源电压的变化也变大，电源电压为了会聚为正常动作的最小电源电压得花费极长的时间。另外，会产生以下问题将系统时钟频率从较低的频率改变为较高的频率时，在增大电源电压之前，将系统时钟频率提高的话，会导致内部电路的误动作。

发明内容
本发明的目的在于提供一种能够根据系统时钟频率任意地设定时钟周期设定裕量，对于多个系统时钟频率的切换，在短时间内使电源电压会聚为正常动作的最小电源电压而不使内部电路误动作的电源电压控制装置。
根据本发明的一个方面，一种电源电压控制装置，包括电压控制振荡单元，生成时钟信号；第一分频单元，对系统时钟信号进行分频；第二分频单元，对所述电压控制振荡单元的输出进行分频；比较单元，对所述第一分频单元的输出信号和所述第二分频单元的输出信号进行相位比较或频率比较；电源电压生成单元，基于所述比较单元的输出，生成用于供给所述电压控制振荡单元以及一个或多个内部电路的电源电压；以及控制单元，设定所述第一以及第二分频单元的分频比，以能够根据系统时钟频率改变所述系统时钟信号和由所述电压控制振荡单元生成的时钟信号的时钟周期设定裕量。
根据本发明的一个方面，提供一种电源电压控制装置，包括电压控制振荡单元，生成时钟信号；比较单元，对参考时钟信号和所述电压控制振荡单元的时钟输出信号进行相位比较或频率比较；电源电压生成单元，基于所述比较单元的输出，生成用于供给所述电压控制振荡单元以及一个或多个内部电路的电源电压；第二预置值存储单元，存储被设定得比最小动作电源电压高预定值的第二预置值，该最小动作电源电压与多个系统时钟频率对应；控制单元，在所述系统时钟频率的切换时，读出被存储在所述第二预置值存储单元的第二预置值，将该第二预置值作为电源电压预置值输出；以及数字/模拟转换器，根据所述控制单元的输出，生成提供给所述电压控制振荡单元以及一个或多个内部电路的电源电压。
根据本发明的一个方面，提供一种电源电压控制装置，包括电源电压生成单元，生成提供给内部电路的电源电压；预置值存储单元，将与多个系统时钟频率对应的最小预定的动作电源电压作为预置电源电压设定值进行存储；以及控制单元，进行控制，以在系统时钟频率从高频率切换为低频率之后，读出被存储在预置值存储单元中与所述低频率对应的预置电源电压设定值，将该预置电源电压设定值作为动作电源电压值输出，并且在系统时钟频率从低频率切换到高频率之前，读出被存储在预置值存储单元中与所述高频率对应的预置电源电压设定值，将该预置电源电压设定值作为动作电源电压值输出。
根据本发明的一个方面，提供一种半导体集成电路装置，包括本发明上述第一方面的所述电源电压控制装置。


接下来，通过以下结合附图所进行的描述，本发明的上述与其它目的和特性将会变得更加明显，以下所进行的描述中，以举例的方式说明了一些实例，其中图1是表示本发明实施方式1的电源电压控制装置的结构的电路图；图2是表示上述实施方式的电源电压控制装置的电压控制振荡电路的结构的电路图；图3是表示上述实施方式的电源电压控制装置的分频电路的结构的电路图；图4是表示上述实施方式的电源电压控制装置的相位比较器的结构的电路图；图5是表示上述实施方式的电源电压控制装置的频率比较器的结构的电路图；图6是表示上述实施方式的电源电压控制装置的DC-DC转换器的结构例子的电路图；图7是表示上述实施方式的电源电压控制装置的系统时钟频率与电源电压以及预置值之间关系的图；图8是表示本发明实施方式2的电源电压控制装置的结构的电路图；图9是表示本发明实施方式3的电源电压控制装置的结构的电路图；图10是表示现有的电源电压控制装置的结构的图；图11是表示现有的电源电压控制装置的结构的图；图12是表示现有的电源电压控制装置的结构的图；图13是表示现有的电源电压控制装置的结构的图。
具体实施例方式
下面，参照附图详细说明本发明的实施方式。
(实施方式1)图1是表示本发明实施方式1的电源电压控制装置的结构的电路图。本实施方式是适用于对具有多个MOS晶体管的内部电路供给规定的电源电压的电源电压控制装置的例子。
在图1中，100是电源电压控制装置，200是从电源电压控制装置100接受电源电压VD，VS的供给并进行动作的内部电路。
电源电压控制装置100包括生成时钟信号的电压控制振荡电路110、对系统时钟信号fSCK进行分频的分频电路121(分频电路<1>)、对电压控制振荡电路110的时钟输出信号fOSC进行分频的分频电路122(分频电路<2>)、对分频电路121的输出(参考时钟信号fref)和分频电路122的输出(振荡时钟信号fv)进行相位比较或频率比较的相位比较器/频率比较器130、以及生成用于供给内部电路的电源电压的电源电压生成电路140。
电源电压生成电路140包括由控制电路141、存储多个第一预置值和多个第二预置值的存储器142、可逆计数器143以及寄存器144构成的控制器145、对从控制器145输出的数字值进行DA转换以生成电源电压的DA转换器146以及DC-DC转换器147。
分别使对多个系统时钟频率的分频电路121和分频电路122的分频比作为第一预置值存储在存储器142中，并分别使对多个系统时钟频率的电源电压预置值作为第二预置值存储在存储器142中。
控制器145的控制电路141接受来自外部的动作模式信号，基于存储器142内的第一预置值对分频电路121输出分频比信号1和控制信号，对分频电路122输出分频比信号2和控制信号，对电压控制振荡电路110和相位比较器/频率比较器130分别输出控制信号并控制各个部分，由此比较各个时钟信号的相位或频率。另外，控制电路141使用存储器142内的第二预置值来对可逆计数器143的计数值以及寄存器144进行设定，由此对供给内部电路200的电源电压VD，VS以及供给电压控制振荡电路110的电源电压VDM，VSM进行初始设定。在本实施方式中虽然是从电源电压生成电路140供给两个系列的电源电压(VD，VS以及VDM，VSM)，但也可仅提供VD和VDM或VS和VSM的其中一方，而使另一方为固定电源。
内部电路200只要是由电源电压控制装置100控制其内部的MOS晶体管等的电源电压的电路，可以是任何电路。
这样，电源电压控制装置100包括以分频比1对系统时钟进行分频的分频电路121、以分频比2对电压控制振荡电路110的输出进行分频的分频电路122、对分频电路121和分频电路122的各个输出信号进行相位比较或频率比较的相位比较器/频率比较器130、由可逆计数器143和寄存器144和存储器142和控制电路141构成的控制器145、DA转换器146、DC-DC转换器147、以及内部电路200。另外，控制器145和DA转换器146和DC-DC转换器147构成电源电压生成电路140。
图2是表示上述电压控制振荡电路110的电路结构的一个例子的图。
在图2中，电压控制振荡电路110将一个NAND(“与非”)门电路112和偶数个倒相器111连接成链状，构成环形振荡器，该一个NAND门电路112在其中一方的输入端输入控制信号。可以使用将内部电路的关键路径复制的关键路径复本(critical path replica)来代替使用倒相器的环形振荡器。通过从电源电压生成电路140施加高电位端电源电压VDM和低电位端电源电压VSM，来进行自激振荡。然后，通过改变VDM和VSM的电压差，使电压控制振荡电路110的时钟输出信号fOSC的振荡频率变化。另外，控制信号为L(“低”电平)的时候，电压控制振荡电路110停止振荡。
图3是表示上述分频电路121以及分频电路122的电路结构的一个例子的图。由于分频电路121和分频电路122采用相同结构，故以分频电路121作为代表加以表示。
在图3中，分频电路121包括多个触发器(FF)123、组合逻辑电路124以及寄存器125。从控制器145内的控制电路141接收与动作模式信号对应的分频比信号和控制信号，例如以控制信号的上升定时将分频比信号输入寄存器125，该寄存值被供给组合逻辑电路124，由此决定分频电路121的分频比。
图4是表示上述相位比较器/频率比较器130中的相位比较器130A的电路结构的一个例子的图。
在图4中，相位比较器130A包括触发器(FF)131～134、NAND电路135、136以及AND电路137、138的逻辑电路。该逻辑电路在振荡时钟信号fV的相位比参考时钟信号fref的相位超前时，下降信号DN变成H(“高”电平)，在振荡时钟信号fV的相位比参考时钟信号fref的相位迟后时，上升信号UP变成H(“高”电平)。另外，控制信号为L(“低”电平)时，相位比较器130A停止电路动作。
图5是表示上述相位比较器/频率比较器130中的频率比较器130B的电路结构的一个例子的图。
在图5，频率比较器130B包括对振荡时钟信号fV进行计数的计数器151、对参考时钟信号fref进行计数的计数器152以及对计数器151和计数器152的计数值进行比较的计数值比较电路153。
对振荡时钟信号fV和参考时钟信号fref的各自信号进行一定期间的递增计数，并对各自的计数值进行比较。然后，在振荡时钟信号fV的频率比参考时钟信号fref的频率高时，下降信号DN变成H(“高”电平)，在振荡时钟信号fV的频率比参考时钟信号fref的频率低时，上升信号UP变成H(“高”电平)。另外，控制信号为L(“低”电平)的时候，频率比较器130B停止电路动作。
图6是表示上述DC-DC转换器147的电路结构的一个例子的图。
在图6，DC-DC转换器147配备有两个输出电路，高电位端电源电压输出电路147A包括两个运算放大器161、162和一个PchMOS晶体管163。另外，低电位端电源电压输出电路147B包括两个运算放大器171、172和一个NchMOS晶体管173，除了将低电位端电源电压VSS供给NchMOS晶体管173的源极端之外，电路结构和高电位端电源电压输出电路147A相同。
若以高电位端电源电压输出电路147A的电路作为代表进行说明，第一运算放大器161的输出被施加到电压控制振荡电路110，PchMOS晶体管163的漏极输出被施加到内部电路200。第一运算放大器161的+输入端被连接到DA转换器146的输出，第一运算放大器161的输出端被连接到运算放大器本身的-输入端和第二运算放大器162的-输入端，第二运算放大器162的输出端被连接到PchMOS晶体管163的栅极端，高电位端电源电压VDD被提供给PchMOS晶体管163的源极端，漏极端被连接到第二运算放大器162的+输入端。根据这个电路结构，能够避免使内部电路的电源电压的变动对电压控制振荡电路的电源电压造成影响。
下面，对如上述那样构成的电源电压控制装置100的电源电压控制动作进行说明。本实施方式为解决所述第一及第二个课题，采用下面的方法1和方法2。
〔方法1〕在系统时钟信号fSCK以及电压控制振荡电路110和相位比较器/频率比较器130之间分别插入分频电路121、122，根据与系统时钟频率对应的动作模式信号，基于第一预置值由控制电路141设定各个分频电路121、122的分频比，由此能够设定与系统时钟频率对应的最佳的时钟周期设定裕量。
具体地说，通过以分频电路121对系统时钟信号fSCK进行分频，来生成参考时钟信号fref，并以分频电路122对电压控制振荡电路110的时钟输出信号fOSC进行分频，来生成振荡时钟信号fV，然后对各自的时钟信号进行相位比较或频率比较。这里，分频电路121的分频比信号1和分频电路122的分频比信号2，根据与系统时钟频率对应的动作模式信号并基于第一预置值从控制电路141输出。相位比较或频率比较的结果被输入到电源电压生成电路140的控制器145内的可逆计数器143。控制电路141使用控制器145内的第二预置值，对可逆计数器143和寄存器144进行初始设定，寄存器144的寄存值被输入到DA转换器146。DA转换器146的输出通过DC-DC转换器147，作为电源电压分别被施加到电压控制振荡电路110和内部电路200。
振荡时钟信号fV的频率比参考时钟信号fref的频率低时，可逆计数器143进行递增计数，在振荡时钟信号fV的频率比参考时钟信号fref的频率高时，进行递减计数。计数值被存储在寄存器144中，电压控制振荡电路110和内部电路200上所施加的电源电压被改变。
由于时钟输出信号fOSC和系统时钟信号fSCK的时钟周期设定裕量是由分频比1和分频比2决定，因此能够根据与系统时钟频率对应的动作动作模式信号自由地进行设定。由此，可解决所述第一个课题。
〔方法2〕在系统时钟频率变化的时候，通过使用控制器145内的第二预置值进行可逆计数器143的初始设定和寄存器144的设定，以及通过系统时钟频率变更和电源电压变更的流程最佳化，能够实现内部电路误动作的防止以及会聚到可动作的最小电源电压的时间的缩短。由此，能够同时实现低功耗以及连续的稳定动作。
具体地说，在系统时钟频率从较高的频率切换为较低的频率后，或在从较低的频率切换为较高的频率前，与其对应的动作模式信号被输入到控制电路，控制电路141将与动作模式信号对应的第二预置值作为电源电压预置值读出，对可逆计数器143进行初始设定，并改变寄存器144的寄存值。与寄存值对应的电源电压被施加到内部电路200和电压控制振荡电路110，同时基于第一预置值改变分频比信号1和分频比信号2的值。系统时钟频率从较低的频率切换为较高的频率时，在该时间点系统时钟频率被设定为较高的频率，开始电源电压控制动作。由此，可解决所述第二个课题。
根据上述两个方法，在切换系统时钟频率时，能够根据系统时钟频率自由地对输入分频电路121的系统时钟信号fSCK和输入分频电路122的时钟输出信号fOSC的时钟周期设定裕量进行设定，并且能够在短时间内使电源电压会聚到可正常动作的最低电源电压，而不会引起内部电路200的动作误动作。
下面对上述电源电压控制装置100的电源电压控制动作进行具体的说明。
首先，电源电压生成电路100的控制电路141接收与系统时钟频率对应的动作模式信号，将存储器142内的第二预置值作为电源电压预置值读出，对可逆计数器143和寄存器144进行初始设定。基于第二预置值，在DA转换器146经DA转换的输出被输入到DC-DC转换器147，DC-DC转换器147对电压控制振荡电路110施加电源电压VDM和VSM，同时对内部电路200施加电源电压VD和VS。电源电压VDM和VD以及电源电压VSM和VS为相同电压。
接下来，基于存储器142内的第一预置值，由控制电路141对分频电路121和分频电路122设定分频比。
通过以分频电路122对电压控制振荡电路110的时钟输出信号fOSC进行分频，来生成振荡时钟信号fV，并通过由分频电路121对系统时钟信号fSCK进行分频，来生成参考时钟信号fref。
接着，进行各自的时钟信号的相位比较或频率比较。相位比较或频率比较的结果被输入到电源电压生成电路140的可逆计数器143。振荡时钟信号fV的频率比参考时钟信号fref的频率低的时候，从相位比较器/频率比较器130输出上升信号UP，可逆计数器143进行递增计数。相反地，振荡时钟信号fV的频率比参考时钟信号fref的频率高的时候，从相位比较器/频率比较器130输出下降信号DN，可逆计数器143进行递减计数。计数值被存储在寄存器144中，该寄存值被输入到DA转换器146，通过DA转换器146和DC-DC转换器147使电压控制振荡电路的电源电压变化。
也就是说，从电压控制振荡电路110输出并经过分频电路122的振荡时钟信号fV的频率比参考时钟信号fref的频率低时，从电源电压生成电路140输出的VDM和VSM的电压差变大，电压控制振荡电路110的振荡频率变高。相反地，从电压控制振荡电路110输出并经过分频电路122的振荡时钟信号fV的频率比参考时钟信号fref的频率高时，从电源电压生成电路140输出的VDM和VSM的电压差变小，电压控制振荡电路110的振荡频率变低。然后最终地，电源电压VDM和VSM以及VD和VS以使振荡时钟信号fV的频率和参考时钟信号fref的频率相同的方式被设定。
另外，在本实施方式的电路结构中，由于时钟输出信号fOSC和系统时钟信号fSCK的时钟周期设定裕量由分频比信号1和分频比信号2的值决定，因此能够根据与系统时钟频率对应的动作模式信号任意地进行设定。
接下来说明对系统时钟频率切换时的系统时钟频率的电源电压预置值的设定方法。
图7是表示系统时钟频率和电源电压以及电源电压预置值的关系的图。
根据图7，对所述第二个课题进行确认，将系统时钟频率从较高的频率改变为较低的频率时(参照图7黑圆点虚线箭头的fcp1到fcp2)，首先，系统时钟频率变化，根据该频率电源电压被调整减小，频率变化大时电源电压的变化也变大，电源电压为了会聚到正常动作的最小电源电压而花费极长的时间。另外，会产生以下问题将系统时钟频率从较低的频率改变为较高的频率时(参照图7黑圆点实线箭头的fcp2到fcp1)，在增大电源电压之前，将系统时钟频率提高的话，会进入图7的误动作区域而导致内部电路的误动作。因此，在本实施方式中，在降低系统时钟频率的情况，降低系统时钟频率之后，将存储器142内的第二预置值作为电源电压预置值2读出后设置在寄存器144中，在提高系统时钟频率的情况，在提高系统时钟频率之前，将存储器142内的第二预置值作为电源电压预置值1读出后设置寄存器144中，如图7白圆点点划线箭头所示，将电源电压设定为略高于作为目标的动作电源电压1、2的电源电压预置值。这样，在提高系统时钟频率的时候，首先设定为略高于目标的动作电源电压的电源电压之后，改变系统时钟频率，由此实现误动作的防止。另外，通过将电源电压会聚值置换为存储器142内与系统时钟频率对应的第二预置值，由此能够从下一次开始使用上一次的电源电压会聚值。
在图1，首先考虑系统时钟频率从高频率fcp1切换为低频率fcp2时，先以维持图7所示的动作电源电压1的方式，系统时钟频率从高频率fcp1切换到低频率fcp2，然后，与低频率fcp2对应的动作模式信号被输入到控制电路141，控制电路141将存储器142内的第二预置值作为与动作模式信号对应的电源电压预置值2读出，在可逆计数器143和寄存器144设定电源电压预置值2。然后，与电源电压预置值2对应的电源电压被施加到内部电路200和电压控制振荡电路110。同时，基于存储器142内的第一预置值改变分频电路121的分频比信号1和分频电路122的分频比信号2的值。然后，电源电压控制动作开始，电源电压会聚到动作电源电压2。
其次，考虑系统时钟频率从低频率fcp2切换为高频率fcp1时，在从低频率fcp2切换到高频率fcp1之前，与高频率fcp1对应的动作模式信号被输入到控制电路141，控制电路141将存储器142内的第二预置值作为与动作模式信号对应的电源电压预置值1读出，在可逆计数器143和寄存器144设定电源电压预置值1。然后，与电源电压预置值1对应的电源电压被施加到内部电路200和电压控制振荡电路110。同时，基于存储器142内的第一预置值改变分频电路121的分频比信号1和分频电路122的分频比信号2的值。然后，系统时钟频率被设定为高频率，开始电源电压控制动作，电源电压会聚到动作电源电压1。
如果电源电压变得稳定，fV和fref在一定期间为相同频率，则将存储了计数值的寄存器144的值置换为存储器142内的原本的第二预置值。然后，在下一次以与所述系统时钟频率相同频率进行电源电压控制动作的时候，如果使用所述存储的预置值，则能够缩短会聚到可正常动作的最小电源电压的时间。
另外，会聚为可正常动作的最小电源电压之后，使用存储了会聚时的计数值的寄存器144的值来施加电源电压，并且，停止电源电压控制电路100的无用的电路，由此能够更进一步地实现低功耗化。例如，在实施方式1中，通过将控制信号设定为L(低电平)，能够停止电压控制振荡电路110、相位比较器/频率比较器130的电路动作。
如上述的详细说明，根据本实施方式，电源电压控制装置100包括以分频比1对系统时钟进行分频的分频电路121、以分频比2对电压控制振荡电路110的输出进行分频的分频电路122、对分频电路121和分频电路122各自的输出信号进行相位比较/频率比较的相位比较器/频率比较器130以及控制器145内的存储器142，通过根据与系统时钟频率对应的动作模式信号，由控制信号141基于存储器142内的第一预置值分别设定分频电路121、122的分频比，由此能够设定最合适的时钟周期设定裕量。
另外，在系统时钟频率变化时，通过使用控制器145内的存储器142内的第二预置值，来进行可逆计数器143的初始设定和寄存器设定，以及通过系统时钟频率变更和电源电压变更的流程最佳化，能够实现防止内部电路误动作以及缩短会聚到可动作的最小电源电压的时间。由此，能够同时实现低功耗以及连续的稳定动作。
(实施方式2)图8是表示本发明实施方式2的电源电压控制装置的结构的电路图。本实施方式是在存在多个内部电路块，且对各个内部电路块进行电源电压控制的情况的一个例子。
图8的结构是，内部电路块1和内部电路块2分别由电源电压控制电路1和电源电压控制电路2独立地进行控制，由动作模式控制器以动作模式信号分别对各个电源电压控制电路1和2进行控制。
各个电源电压控制电路的电路结构以及电路动作与上述说明完全相同，故予以省略。
(实施方式3)图9是表示本发明实施方式3的电源电压控制装置的结构的电路图。本实施方式是，存在多个内部电路块，且以一个电源电压控制电路对多个内部电路块(在本实施方式为2个)的电源电压进行控制的电路结构的一个例子。对于与图1相同的结构元件赋予相同的标号并省略重复部分的描述。
在图9中，300是电源电压控制装置，400是接收来自电源电压控制装置300的电源电压VD1，VS1的提供并进行动作的内部电路块<1>、以及接收电源电压VD2，VS2的提供并进行动作的内部电路块<2>。
电源电压控制装置300的结构包括生成时钟信号的电压控制振荡电路110、对系统时钟信号fSCK进行分频的分频电路121(分频电路<1>)、对电压控制振荡电路110的时钟输出信号fOSC进行分频的分频电路122(分频电路<2>)、对分频电路121的输出(参考时钟信号fref)和分频电路122的输出(振荡时钟信号fv)进行相位比较或频率比较的相位比较器/频率比较器130、以及生成用于供给内部电路块<1>、<2>的电源电压的电源电压生成电路340。
电源电压生成电路340是对内部电路块<1>供给电源电压VD1，VS1，同时对内部电路块<2>供给电源电压VD2，VS2的电路，它包括由控制电路341、存储多个第一预置值和多个第二预置值的存储器142、可逆计数器143、寄存器342(寄存器<1>)、寄存器343(寄存器<2>)构成的控制器345、对从控制器345内的寄存器342及寄存器343输出的各个数字值进行DA转换以生成电源电压的DA转换器346(DA转换器<1>)和DA转换器347(DA转换器<2>)、DC-DC转换器348(DC-DC转换器<1>)以及DC-DC转换器349(DC-DC转换器<2>)。
分别使对多个系统时钟频率的分频电路<1>和分频电路<2>的分频比作为第一预置值存储在存储器142，并分别使对多个系统时钟频率的电源电压预置值作为第二预置值存储在存储器142。
控制器345内的控制电路341通过来自外部的测定模式切换信号而切换到电源电压测定模式，接受与系统时钟频率对应的动作模式信号，基于存储器142内的第一预置值对分频电路<1>输出分频比信号1和控制信号，对分频电路<2>输出分频比信号2和控制信号，对电压控制振荡电路110和相位比较器/频率比较器130分别输出控制信号并控制各个部分，比较各个时钟信号的相位或频率。另外，控制电路341使用存储器142内的第二预置值，来对可逆计数器143的计数值以及寄存器342进行设定，由此进行控制，以施加对电压控制振荡电路110供给的电源电压VDM，VSM。
通过测定模式切换信号使电源电压生成电路340内的控制电路341成为电源电压测定模式，进行与实施方式1相同的电源电压控制动作，求出对所有的系统时钟频率的电源电压会聚值，并将存储器142内的第二预置值置换为所述电源电压会聚值。也就是说，电源电压设定值(电源电压会聚值)作为第二预置值被存储在存储器142内。
然后，通过测定模式切换信号使电源电压控制电路成为一般动作模式，停止电压控制振荡电路110、相位比较器/频率比较器130、可逆计数器143，将分别与内部电路块<1>和内部电路块<2>的系统时钟频率对应的电源电压设定值从存储器142读出到寄存器342和寄存器343。基于寄存器342的电源电压设定值，在DA转换器346进行DA转换，通过DC-DC转换器348将VD1和VS1提供给内部电路块<1>。另外，基于寄存器343的电源电压预置值，在DA转换器347进行DA转换，通过DC-DC转换器349将VD2和VS2提供给内部电路块<2>。
在各个内部电路块中，在系统时钟频率从较高的频率切换为较低的频率后，或在从较低的频率切换为较高的频率前，与其对应的动作模式信号从动作模式控制器被输入到控制电路，控制电路341将与动作模式信号对应的存储器142内的第二预置值作为电源电压设定值读出，并改变寄存器342或343的寄存值。与寄存值对应的电源电压被施加到各个内部电路块。在系统时钟频率从低频率切换为高频率时，在该时刻系统时钟频率被设定为高频率。
由此，根据本实施方式，通过使电源电压控制装置300的电源电压生成电路340具有多个寄存器342、343、DA转换器346、347、DC-DC转换器348、349，并且在电源电压测定模式时，求出对所有系统时钟频率的电源电压会聚值，作为电源电压设定值存储在存储器142内，在一般动作模式时，对各个内部电路块<1>、<2>根据系统时钟频率读出存储器142内的电源电压设定值，以及通过系统时钟频率变更和电源电压变更的流程最佳化，能够从电源电压生成电路340供给最合适的电源电压。
上述说明是本发明的优选实施方式的例证，本发明的范围不限于此。
另外，虽然在本实施方式中使用了电源电压控制装置这个名称，但这是为了方便说明，不用说也可以是电源电压控制电路等。
另外，构成上述电源电压控制装置的各个电路部，例如时钟信号的生成方法、触发器等的种类、数量以及连接方法等不限于上述的实施方式。
再有，不仅是在一般的硅衬底上构成的MOS晶体管，对于由SOI(SiliconOn Insulator，硅-绝缘)结构的MOS晶体管构成的半导体集成电路也能够实施。
因此，本发明的电源电压控制装置能够根据系统时钟频率，在以可正常动作的最小电源电压动作的电源电压控制电路中，根据系统时钟频率以及电源电压值最合适地设定电压控制振荡电路的时钟输出信号的振荡频率和系统时钟信号的频率的设定裕量，并且在切换系统时钟频率时，可在短时间内使电源电压会聚到可正常动作的最小电源电压，而不会引起内部电路的误动作。因此，作为能够同时实现低功耗化以及连续的稳定动作的手段非常有效。
本发明不局限于上述的实施例，并且在不脱离本发明的范围的情况下，可以对本发明加以各种修改和变更。
本申请基于2005年10月27目提交的日本专利申请No.2005-312811，其全部内容在此引入以供参考。
权利要求
1.一种电源电压控制装置，包括电压控制振荡单元，生成时钟信号；第一分频单元，对系统时钟信号进行分频；第二分频单元，对所述电压控制振荡单元的输出进行分频；比较单元，对所述第一分频单元的输出信号和所述第二分频单元的输出信号进行相位比较或频率比较；电源电压生成单元，基于所述比较单元的输出而生成用于供给所述电压控制振荡单元以及一个或多个内部电路的电源电压；以及控制单元，设定所述第一以及第二分频单元的分频比，以能够根据系统时钟频率改变所述系统时钟信号和由所述电压控制振荡单元生成的时钟信号的时钟周期设定裕量。
2.如权利要求1所述的电源电压控制装置，其中，包括第一预置值存储单元，存储第一预置值，该第一预置值与多个系统时钟频率对应地设定所述第一分频单元和所述第二分频单元的分频比，所述控制单元对应于所述系统时钟频率而读出被存储在所述第一预置值存储单元中的第一预置值，基于该第一预置值分别对所述第一分频单元和所述第二分频单元输出分频比信号，所述第一分频单元和所述第二分频单元根据从所述控制单元输出的所述分频比信号进行分频。
3.如权利要求1记载的电源电压控制装置，其中，包括第二预置值存储单元，存储被设定得比最小动作电源电压高规定值的第二预置值，该最小动作电源电压与多个系统时钟频率对应，所述控制单元在所述系统时钟频率的切换时，读出存储在所述第二预置值存储单元的第二预置值，将该第二预置值作为电源电压预置值输出，所述电源电压生成单元基于所述控制单元的输出而生成用于供给内部电路和电压控制振荡单元的电源电压。
4.一种电源电压控制装置，包括电压控制振荡单元，生成时钟信号；比较单元，对参考时钟信号和所述电压控制振荡单元的时钟输出信号进行相位比较或频率比较；电源电压生成单元，基于所述比较单元的输出而生成用于供给所述电压控制振荡单元以及一个或多个内部电路的电源电压；第二预置值存储单元，存储被设定得比最小动作电源电压高规定值的第二预置值，该最小动作电源电压与多个系统时钟频率对应；控制单元，在切换所述系统时钟频率时，读出被存储在所述第二预置值存储单元的第二预置值，将该第二预置值作为电源电压预置值输出；以及数字/模拟转换器，根据所述控制单元的输出而生成用于供给所述电压控制振荡单元以及一个或多个内部电路的电源电压。
5.如权利要求4所述的电源电压控制装置，其中所述控制单元在系统时钟频率从高频率切换到低频率之后，读出被存储在所述第二预置值存储单元中与所述低频率对应的第二预置值，将该第二预置值作为电源电压预置值输出。
6.如权利要求4所述的电源电压控制装置，其中所述控制单元在系统时钟频率从低频率切换到高频率之前，读出被存储在所述第二预置值存储单元中与所述高频率对应的第二预置值，将该第二预置值作为电源电压预置值输出。
7.如权利要求4所述的电源电压控制装置，其中所述第二预置值存储单元将利用与上一次的系统时钟频率对应的电源电压控制动作求出的电源电压会聚值与所存储的所述第二预置值置换，用作与下一次的相同系统时钟频率对应的电源电压控制动作时的电源电压预置值。
8.如权利要求4所述的电源电压控制装置，其中所述第二预置值存储单元将对系统时钟信号进行分频的第一分频电路的输出信号和对由所述电压控制振荡单元生成的时钟信号进行分频的第二分频单元的输出信号稳定一定期间时所使用的电源电压值作为第二预置值进行存储。
9.如权利要求1所述的电源电压控制装置，其中所述电源电压生成单元生成用于供给所述内部电路和所述电压控制振荡单元的高电位端电源电压或低电位端电源电压中的任何一个电压。
10.如权利要求1所述电源电压控制装置，其中所述电源电压生成单元生成提供给所述内部电路和所述电压控制振荡单元的高电位端电源电压和低电位端电源电压双方的电压。
11.如权利要求1所述的电源电压控制装置，其中在电源电压测定模式时，通过测定对所有系统时钟频率的电源电压会聚值，将该电源电压会聚值作为电源电压预置设定值存储在存储器内，在一般动作模式时，对各个内部电路根据系统时钟频率将存储器内的所述电源电压预置设定值读出并输出，从而供给最合适的电源电压。
12.如权利要求1所述电源电压控制装置，其中对多个内部电路块的每一个独立进行电源电压控制。
13.如权利要求1所述的电源电压控制装置，其中所述控制单元在不进行电源电压控制动作的时候进行控制，以停止所述电压控制振荡单元和所述比较单元的动作。
14.一种电源电压控制装置，包括电源电压生成单元，生成用于供给内部电路的电源电压；预置值存储单元，将与多个系统时钟频率对应的最小规定的动作电源电压作为预置电源电压设定值进行存储；以及控制单元，进行控制，以在系统时钟频率从高频率切换为低频率之后，读出被存储在预置值存储单元中与所述低频率对应的预置电源电压设定值，将该预置电源电压设定值作为动作电源电压值输出，而在系统时钟频率从低频率切换到高频率之前，读出被存储在预置值存储单元中与所述高频率对应的预置电源电压设定值，将该预置电源电压设定值作为动作电源电压值输出。
15.一种半导体集成电路装置，包括如权利要求1所述电源电压控制装置。
全文摘要
能够根据系统时钟频率自由地设定时钟周期设定裕量，对于系统时钟频率的变化，能够在短时间内使电源电压会聚为正常动作的最小电源电压而不使内部电路误动作的电源电压控制装置。电源电压控制装置(100)包括对系统时钟以分频比1分频的分频电路(121)、对电压控制振荡电路(110)的输出以分频比2分频的分频电路(122)、对分频电路121和分频电路122的各自的输出信号进行相位比较/频率比较的相位比较器/频率比较器(130)以及控制器(145)内的存储器(142)，根据与系统时钟频率联动的动作模式信号，由控制电路(141)设定各个分频电路(121、122)的分频比。在系统时钟频率变化时，使用控制器(145)内的预置值进行可逆计数器(143)的初始设定和寄存器设定。
文档编号H03L7/06GK1956308SQ200610137500
公开日2007年5月2日 申请日期2006年10月26日 优先权日2005年10月27日
发明者伊藤稔 申请人:松下电器产业株式会社