专利名称：模数转换器中的增益误差校正的制作方法
模数转换器中的增益误差校正相关申请本申请要求提交于2005年6月16日并转让给其受让人的题为"Gainand Offset Error Correction Methods (增益和偏置误差校正方法)"的美国临时申请 No.60/691,964号的优先权，该临时申请通过援引被明确包括于此。技术领域本公开一般涉及增益误差校正。尤其地，本公开涉及诸如模数转换器(ADC) 等离散时间电路中的增益误差校正。
背景技术：
通常在任何ADC中，在零标度码(zero-code)处存在系统偏置误差而在全标 度码(full-scale-code)处存在系统增益误差。由于这些误差是系统性的，它们可在 经过ADC大规模生产之前的第一轮测试之后被校准。这些误差在以往是通过使用包括校正码的查找表或通过使用相关的二次质量 检验(double-sampling)来校正的。这些方法涉及更多的电路并且要求更高的功率。 在ADC被用在诸如无线电话、PDA或膝上型计算机等较小的电池供电环境中的情 况下，电路最小化和功耗节省以维护电池寿命更加重要。相应地，提供一种用于校正偏置误差的改善的系统将是有利的。发明内容在一特定实施例中，校正增益误差的系统和方法可包括偏移电容器的底板电压。在一个特定实施例中，提供了一种随模数转换器一起使用的误差校正电路， 包括校正电容装置以及被耦合至该校正电容装置的开关装置。该开关装置被耦合 至接地和多个基准电压并被设置成将所述校正电容装置的底板在所述ADC的采样 阶段耦合至接地而在所述ADC的保持阶段耦合到多个基准电压之一。这里所公开的一个或多个实施例的一个优点可包括在无高功耗的情况下的有 效增益误差校正。在阅读包括附图简述、具体说明以及权利要求等以下章节的整个申请之后， 本公开的其它方面、优点和特征将是显而易见的。附图简述通过参照以下结合附图来理解的具体说明，这里所述的实施例的各方面和伴 随的优点将变得更加容易显而易见，附图中
图1是现有技术的一个示例性逐次近似寄存器ADC (SAR-ADC)的概图；图2是示出了现有技术的SAR-ADC的示例性操作的示图；图3是描绘了现有技术的SAR-ADC所引入的示例性偏置误差和增益误差的示图；图4是示出了增益误差校正电路的一个示例性实施例的示图；图5是示出了具有图4中增益误差校正电路的ADC的一个示例性实施例的示图。具体描述图1示出了现有技术的SAR-ADC 100。 ADC 100通过输入多路复用器(mux) 110将模拟输入信号采样到采样-保持电路120。然后通过比较器130执行基准电压 (来自数模转换器(DAC) 170)与所采样的输入信号之间的比较。比较器130的 输出被传到锁存器140，后者将锁存的信号提供给可作为数字接口 150的一部分的 逐次近似寄存器160。数字接口 150输出得到的数字位。基于比较器130的该比较 结果，DAC 170生成了一新的基准电压并且完成第二次比较以生成第二个位。该 操作一直继续到得到所有所需的位。数字接口 150通过向输入多路复用器110提供 选择信号151以及向釆样-保持电路120提供保持信号152来控制该操作。数字接 口 150还可包括生成比较信号161、比较器时钟162和锁存时钟163的逐次近似寄 存器160。比较信号被馈送到DAC170 (用于向比较器130提供基准电压)。比较 器时钟162被用于为比较器130定时且锁存时钟163被用于为锁存器140定时。输入电压和由图1中的SAR-ADC生成的基准电压在图2中被示出。所采样 的输入电压由实线200表示，而虚线210表示基准电压。如图2中所示，按从最高 有效位开始到最低有效位的顺序从图1中的SAR-ADC提取位直到获得所有的位。如在该图中所表示的，VDD是满标度(full-scale)电压而Vgnd是零标度(zero-scale)电压。参照图1,有各种可直接造成偏置和增益误差的要素，诸如(比较器130、 DAC 170、以及采样-保持电路120)。误差的根源可被分类为比较器130的失配、釆样 -保持电路120开关的电荷注入、从DAC 170到采样-保持电路120的基准耦合(回 踢(kickback)噪声)、以及DAC 170上的寄生元件。这些误差是系统性的并且可 以在系统表征(characterization)之后来校准。图3中表示了偏置和增益误差对经转换的码的影响的一个示例的示图。如图 所示，线条300表示经转换的码匹配输入信号情形下ADC的理想输出。偏置误差 导致该理想的线条偏移，这由线条310表示。如线条320所表示的，增益误差导致 线条的斜率变化。可存在这两种类型的误差中的一种或两种。现在参照图4，示出了增益误差校正电路430的一个示例性实施例。图4的增 益误差校正电路430偏移了一些电容器的底板电压以提供增益误差校正。釆样-保持电路420包括采样-保持阶段开关422以及采样-保持电容器425 (Csh)。采样-保持电路420的其它组件未示出。采样-保持电路420的输出被馈 送给误差校正电路430。例如可以是CMOS开关的采样-保持开关422控制采样过 程。基本上，当01为有效高态(activehigh)时，采样-保持阶段开关422起作用(闭 合)且输入信号被传到采样-保持电容器425以及误差校正电路430的校正电容器 435的顶板。当阶段开关422被打开时，采样过程结束并开始保持操作。采样-保 持电容器425可由多个单位大小的电容器(Cu),例如两百个Cu组成。增益误差校正电路430包括例如多个校正电容器435a-c (Ccorr)。这些校正 电容器435a-c中每一个的底板被电耦合到耦合至接地的第一开关440a-c的相应阵 以及耦合至第三开关450a-c的第二开关445a-c的串行阵。第三开关450a-c中的每 一个又在不同点耦合至电阻器网络460以提供不同的基准电压。例如，第三开关 450a可被耦合在电阻器470a与470b之间以提供第一基准电压Vrefl。第三开关 450b可被耦合在电阻器470b与470c之间以提供第二基准电压Vref2。类似地，第 三开关450c可被耦合在电阻器470d与470e之间以提供第三基准电压Vref3。在一示例性实施例中，所应用的基准电压被二进制编码且第三开关基于哪一 位为高态被启用以便不使该ADC的线性恶化。例如，校正电容器435a-c的底板在 采样操作期间(当Ol为有效高态且第一开关440a被启用时)被连接至Vgnd。在 保持操作期间(当02为有效高态时)，第二开关445a-c被启用且第三开关450a-c之一被启用以便将相应校正电容器435a-c的底板电压偏移到相应的基准电压。假定从ADC输出10位，要校正的误差的最大幅值是 Ccorr*(Vref3+Vref2+Vrefl)/(Csh+3*Ccorr)。显然，Vref3是Vdd/2， Vref2是Vdd/4，而Vrefl是Vdd/8。并且还由于在校正电容器435a-c的底板与基准电压Vrefl-3之 间有第三开关450a-c，所以该偏移量可通过这些第三开关450a-c根据位(例如， b10、 b9、以及b8)来容易地控制。这允许接近全标度码(full-code)的更高程度 的校正。例如，当bl049-b84时，V校正—最大-Vdc^7/8氺Cu/(203Cu"11.2mV。当bl0=b9=0而b8=l时，V校正—最大-Vddn/8承Cu/(203Cu)-1.6mV。图5示出了具有图4中误差校正电路的ADC的一个示例性实施例。ADC 500的元件与图1中ADC 100的元件类似，然而在采样-保持电路120与比较器140之间包括误差校正电路430。使用这里所公开结构的配置，这里所述的系统和方法提供了校正ADC内增益误差的方法。由此避免了增益误差校正的需要。对所公开的实施例的之前描述被提供用以使得本领域的任何技术人员能够利用或使用本公开。对这些实施例的各种修改对本领域的技术人员将是显而易见的，且这里所述的普遍原理可应用到其它实施例而不会背离本公开的精神实质和范围。由此，本公开无意被限于在此所示的实施例，而与依照如所附权利要求所限定的原理和新颖特征的最宽的范围相一致。
权利要求
1.一种可随模数转换器(ADC)一起使用的误差校正电路，包括并行排列的多个校正电容器；以及多个开关阵，所述多个开关阵中的每一个被耦合到各自的校正电容器，每个开关阵包括第一开关，耦合至地面且被设置成在所述ADC的采样阶段起作用，第二开关，设置成在所述ADC的保持阶段起作用，以及第三开关，耦合到基准电压和所述第二开关，且被设置成在所述ADC的特定输出位为高态期间起作用；其中所述第一开关与所述第二和第三开关并行排列。
2. 如权利要求l所述的误差校正电路，其特征在于，还包括多个电阻器，所述多个电阻器串行排列以向所述多个开关阵提供多个基准电压。
3. —种模数转换器(ADC)，包括 采样-保持电路；比较器；以及耦合至所述采样-保持电路和所述比较器的误差校正电路，所述误差校正电路包括并行排列的多个校正电容器；以及多个开关阵，所述多个开关阵中的每一个被耦合到各自的校正电容器， 每个开关阵包括第一开关，耦合至地面且被设置成在所述ADC的采样阶段起作用， 第二开关，设置成在所述ADC的保持阶段起作用，以及 第三开关，耦合到基准电压和所述第二开关，且被设置成在所述 ADC的特定输出位为高态期间起作用；其中所述第一开关与所述第二和第三开关并行排列。
4. 如权利要求3所述的ADC，其特征在于，所述误差校正电路还包括 多个电阻器，所述多个电阻器串行排列以向所述多个开关阵提供多个基准电
5. —种可随模数转换器(ADC) —起使用的误差校正电路，包括 校正电容装置；以及耦合至所述校正电容装置的开关装置，所述开关装置被耦合至地面以及耦合 至多个基准电压，并被设置成将所述校正电容装置的底板在所述ADC的采样阶段 耦合至地面而在所述ADC的保持阶段耦合至多个基准电压之一。
6. 如权利要求5所述的误差校正电路，其特征在于，所述多个基准电压之一 是基于所述ADC的为高态的输出位来选择的。
7. —种模数转换器(ADC)，包括 采样-保持装置； 用于比较的装置；以及耦合至所述釆样-保持装置和所述用于比较的装置的误差校正装置，所述误差 校正装置包括校正电容装置；以及耦合至所述校正电容装置的开关装置，所述开关装置被耦合至地面以及 耦合至多个基准电压，并被设置成将所述校正电容装置的底板在所述ADC的 釆样阶段耦合至地面而在所述ADC的保持阶段耦合至多个基准电压之一。
8. 如权利要求7所述的ADC，其特征在于，所述多个基准电压之一是基于所 述ADC的为高态的输出位来选择的。
全文摘要
一种与模数转换器(ADC)一起使用的误差校正电路，包括校正电容装置以及被耦合至该校正电容装置的开关装置。该开关装置被耦合至接地和多个基准电压并被设置成将所述校正电容装置的底板在所述ADC的采样阶段耦合至接地而在所述ADC的保持阶段耦合到多个基准电压之一。
文档编号H03M1/06GK101228697SQ200680026684
公开日2008年7月23日 申请日期2006年6月9日 优先权日2005年6月16日
发明者M·凯斯金 申请人:高通股份有限公司