专利名称：大供电范围的差动线路驱动器的制作方法
技术领域：
本发明涉及差动电压aw区动器，M别涉; t^fM大供电电压范围的应
用中可能同时遇到高的和低的电压差动输入电压信号(LVDS)的驱动器。
背景絲
LVDS是在本领域多年来公知的低压、小功率差动技术。它定a TIA /EIA-644标准中并且比早先同样vM^页^/^知的4^W^(ECL)和RS 422/485 差动驱动器有所^。该改进-"^:包括更低的功率，在大约1.25V的大约350mV 偏移量的更4氐的差动电压波动。 应用在争^1^高的逸复，LVDS的高 速运算iMEi^该标准的655Mbps。
图1示出具有3.5mA电流源的j的LVDS驱动器，该电流源通过H或 者匣式开关4被切换到^l交线电缆或者同轴(co-ax)传输线6。该传3N^^皮等 于^亥传^^的4^征阻抗的电阻R ^f止以卩JjhA^"(^。典型的^i^电多i^^有 大约100欧^^特征阻抗，因此R将为大约100欧姆。典型的co -ax ^*有 50到75欧#^|阻抗，因此R将为50或者75欧姆。
如果该晶体管4^P是N型MOSFET,并iU、 A高和B低，则Ql和Q4导 ifJLQ2和Q3各自关断。该3.5mA电流8如图被引导经过Q1 ，经过传麟和 终端电阻器R并经过Q4接地。如果R是100欧姆那么将有+350mV的信号从 点10到12通过R和差动电压接收器14的输入端。当B点为高并且A点为低， 该电流经过Q2和Q3 ，应J^经过R生^AA 12到10的+350mV信号。在图1 中，如果Q2和Q3导通，点10将为大约+1^JL^、12将为+U5伏。当Q4导 通时将有相似的状态，其中点12将为+1伏iU、 10为+1.35伏。简而言之，在 接收器14的输入端将有大约+1.175伏的共模电压(l <^上0.350伏的1/2)。 在示出的例子中，该共模电瓜在U75V，但是也可以#^应用需凌设计为其它 的电平。
图1B示出的匣式开关则具有为p型MOSFET的上部晶体管。相似的运算
在该电路中发生，除了在该匣式开关的同一侧的Al和Bl信号驱动装置。当 A1为高且B1为低，Q5和Q7导通且Q6和Q8关断。图1C、 1D示出的该电 路以一种相似的方i^作。图1C示出了在所有的匣式开关支线中的p型晶体 管，和图1D示出了具有XM1NPN型晶体管的开关。相似的PNP型晶体管和 NPN、 PNP 、和甚至MOS晶体管的组合可肯^皮^^。以不同方i^且合的不同 有源H^的其它电^4f为精il^4贞域技术的扭^A员所知。
在图1A中，如果点A驱动Q2和Q3 (这与B点和Ql、 Q4的关系是相似 的)都开或关，则该开关阈值或者晶体管和供电电M常将要迫使Q1和Q2非 对#^切樹也^1说不在同一个输入电压水平)。例如，B高且Q1、 Q4导通， Ql的源极可肯^1在大约+1.350￥，假iitjt Q4的漏极有+1.0V并財350mA通 过100欧姆的电阻R。在这样的实例中，当B点下降，因为该源板处于不同的 电压电平但是他们共享相同的栅极信号，因此Q1将在Q4之前很久就切换断开。 而且，如果B点JE^走低时点A iE^皮驱高，Q3将在Q4关# Q2导通之前导 通。在这个状态中，Q3和Q4将导通而Q1和Q2将关断。在这样的实施例中， 传输线6的两个输入端将-故同时驱4氐，导致该传^上波形异常^N^收器14的 输入端上的共模电平变化。简而言之，在这个例子中，在点10和12上的该共 模电压(两点的平均值)将从1 U75伏摆动。这付号出贿两个WJi并 且可能与差动信号的恰当^l^目干扰，从而将成为如下所述的电^^声的来源。
差动接收器电路^:具有^f附的共微制比(CMRR )。在具有"狄的"共 才餅制比的电路的输入端10和12上的^M共模信号将导致与来自差分输入的 OUT信号相比更小的OUT信号。但是，在高频共模信号的情况下，U共模 信号与该差动信号的接^1M目干扰的问题，将会引起数据错误，并且可能传播 EML。
当该传输^1承载差动信号的^U支线时，后续的,产生反向电磁场，该 反向电磁场在该g自身的远端趋于to匕J^目抵消。然而，与jtbt目反，，共模 信号显i^ ^(i^a的两个^上并JU殳有抵消Xi。对于共iii言号，)^i械中 ，的有^t^被消除。因此，由共模信号产生的电磁干扰实际JL^高的频 率处增加，而工业则il4^^高的频率。
^#共模信"!^、定不变#^1^"益。
该共模问题的一个解决方法是使匣电路中的驱动晶体管的开关对称切换-
&目同的时间以W目同的^r入电压电平。另一个方法是在提供最小化该消皿 果的装置的同时M不同的开关阈值。
当相同的^^区动器与高电^M言号和供给电压(例如TTL电路) 以及与LVDS信号和供给电压-^^頓时，另一个问题出现了。当较低的條 电平被使用时，皿输线连接到供电电压的堆叠装置上有电压损失。这减少了 驱动到銜洛的可用电压并减少了终端电阻两端的可用输出电压信号。减少的驱 动也减少了该g的频率容量。这一容量的损失部分地归咎于减少的可用电流， 即用絲由相关装置的树导通电IS4区动该电容量的电流。它将有利于辆这 些多样的信号电平并最小化该消M果。
美国专利6281714B1 ('715X^了在差动驱动器的一^4贞域中的众多专利。 该'715专利指出了一些前面讨^it的争沦点和问题。该'715专利指出尤其是在 ^/^给电压时，差动驱动器由于缺乏来自电源的驱动电流而必须慢下来。当供 电电压低并且当阈值和在导通的MOSFET中的串联电阻等的下降限制了在驱
上述问题当M^iU^。在j电5^^-^t状态;另一种状态:换'的:i^呈中，该，715 通过经由该匣式开关向该差动输出端4^供额外的电^ft^区动从而解决了该变慢。 该额外电流与^W技术中的典型的电流源并列。然而，，通过经由该匣式开关 晶体管提供电流，由于该晶体管的"堆叠，，-一个在另一个^Ji，其中^/f门的电压 ,加并且提供了供电电压的下限，因此该'715专利仍然在低电源电压电平具 有局限性。
LVDS电5^—^^^+2.4伏电源电压和在大约+1到大约+1.4伏之间切换。 但是经常地，LVDS驱动^^b^其它的使用更高的电源电压和更高的信号电 平的逻辑族产生的输入信号。例如，驱动点A和B(显然的来自真实或非真实的 电源)的0到+5V或者0到+3.6V的TTL信号可*&4区动LVDS ^4区动器。
从高电平逻辑族，如TTL ,以及从^il辑电平族，如LVDS和ECL(发射 ^M^逻辑)和RS 422/485电路，""^收信号将是有利的。
本发明在提供与供电电压的ii^和范围有关的好处的同时解决*技术中 的问题。
发明内容
鉴于上述背景技术，本发明在驱动连接到传输线的一个差动输出端的差动 匣式开关的逻辑状态转换的过程中向差动输出端提供补充或者附加的电流。差
动输入信号驱动该匣式开关的输入端，并^ltil^^换的过程中该补充电沐^Ll 接增加到该输出端。以这种方式，通过供应该附加电流的电路的电压降没有增 加该开关或者其它的电源的电压降。
在一个优逸的实施例中，串联开关连接该差动输入信号到该匣式开关的输 入端，并JLii些开^A被"H吏肯^T入信号控制的。
在另一^Ht^的实施例中，本发明的电路和处现jt电源电压变化时还提供
一个稳定的共才練出电平。 一个緩沖放大器^'J该差动输出并提^"顿置信
号到J^i^下拉电流中之一，其中该实施例^#^亥差动输出信号在一个稳定的 共模电压电平。
那些精ii^域技术的^t^A员^^理解，尽管以下的详细说明将要参考 i兑明性的实施例、附图、和使用方法进一步说明，^a^L发明并不意p^局限
于这些实施例和使用方法。更确切地说，本发明涉及广泛的范围并且意欲净ic^: 义为仅如在所附的相^要求中陈述的那样。
本发明下面的描述引用这些附图，其中
图1A、 1B 、 1C和1D是_-^的差动匣式开关^4区动电路的*#^ 图2是种'说明本发明的差动驱动电路；
图3是4^']说明贿技术与本发明相比的局P艮性的波形图；以及
图4是种'H兌明本发明的一个妙完整的电路图。
图2是说明本发明的实施例的电路原理图。例如，M者OUTP高，且 OUTM^^者OUTP低而OUTM高时，如果电源电压是3.0V左右，则A点 可育M皮iS^^+1.6V左右。如果INP和INB 4切换并<^ 通过+1.5￥, / M目
W向，则Pl和P2辦关断(如tt^T技术的电路中)并ju殳有电^a供给
输出负载。相似的，B点可能位于+0,3V左右，并且当EVP和INB都为+l,5V 时，Nl和N2 ##导通。^il种情况下，该上拉晶体管将不向输出^H供电流,
7
并且两个下拉晶体管#1^拉低两个输出端。因为没有电^14在于Nl和N2中， 这些晶体管的两端也将不存在压降，并且因此两者可能进一步下降。例如， OUTM为0.4V并且如果N1下降O.IV,当没有经过N1的电;;i4在时，OUTM 可能下降到0.3V。
然而，增加N3和N4以提供补充电^JijNl和N2来抵消上i^L果。例如， 如果OUTP为高并且OUTM为低，那么INP为高，导通N1关断P1， INB为 低，导通P2而关断N2。如果INB增^'J+1.5V， N2将导通而P2关断。INP 下降到+L5V， Nl保持导通而Pl仍然不导通。此时，Nl和N2分别驱动OUTM 和OUTP为低。INB ^区动N4的栅极并提供驱动OUTM为高并抵消Nl仍然 ^i导通的^的电流。当EVP ■变低，Nl将关断并且4^Mt OUTM为高而 OUTP为低的最终稳t泉。相似的，当相反的情;;LiLl时(INP变高和INB变 低)，N3将提供电流以驱动OUTP为高，抵消一部分N2保持导通的情况。
图2中的电5^f^J N3和N4来解决上述讨论的转换问题。然而，另一个电 路可肯沐高于电源轨电压的一半的不同的输出共模电压。^il种情况下，当输 入端在切换电平处;Ut相等时，两个输出端可肯W^^I^M尝的械，而不是 上面描述的下拉。在那种情况下，P3和P4是源协贩器，其可以被加AiMl 供附加的下拉电流以抵消这个问题。
图3说明了*技术中匣式开关的典型的输出波形，VOUTl和^I本发明 的匣式开关的典型的输出波形，VOUT2。正如以上的讨论，VOUT1示出了大 约+(UV的下降30，和上述的逻辑电平转换期间的电压反弹32。 VOUT2示出 与向输出端4^^补充电流的N3和N4源极多M器相同的波形。该M真实地除 去了任何下降狄弹，使该转换单调、平稳、和更快，并且使更大的电压供给 范围成为可能。
在其它没有示出的电路中，NMOS和PMOS晶体管都可以与双极晶体 管结合用于匣式开关和补充电流源。
除了上述内容，本发明的一个优点是提高了差动驱动器的电路逸变，而且 该提高的i4^1在比^^支术的线^4区动器的电源电压更宽的范围上提供的。 本发明提供了直接到输出端的电流并减少了在输出端和电源之间的设备堆叠。 i^L许本发明在使用低电源电压时提供更高的电流到输出端，并且更高的电流 增强了信号的完整性和电路速度。
图4是示出本发明的图2的功能完整的电路实施例。该度式开关晶体管是 下拉NMOS晶体管N13、 M0和Ji^iPMOS晶体管P4和P5。该补充电流由 上拉NMOS源Wl5i器N9和N7提供。
SW1包含N11和P10，它们是形成串联开关的并联晶体管。当图4的电路 被使能时，EN为高，驱动N11导通，而ENB为低，驱动P10导通。两个晶体 管提側錄通串联电阻，并连接INP到N13的柳欧。存在许多相同的开关对， SW2、 SW3、 SW4、 SW5、和SW6，当EN为真高并且ENB为低时，它们为 INP和INB提側氐电FJL3^至。
EN和ENB A^t活和不激活该电路的控制输入端。该功能没有在所讨"^ 先前的电路中^^1。当禁用时，EN为低，偏压关断Nll， ENB为高，偏压关 断PIO。以相似的方式，全部的SW开关被EN和ENB偏压关断。因为所有 SW开关被偏压关断，防止n和p型匣式晶体管的^ l浮置。ENB变高使N31 导通，并且N31驱动N13的舰使N13关断。相舰，EN为似而驱动导通 P20,并且P20驱动匣式开关晶体管P4的Wl为高而使P4关断。相卄她，匣 式开关晶体管N10和P5分别被N14和Pl驱动关断。
同样，当图4的m4区动器没有被4吏能时，提供补充电^tJ'J输出端的晶体 管N7和N9净皮禁用。N20和N21通过ENB为高而被导通，并且它们分别关断 N7和N9。
放大器电路44接收该差动驱动器的输出OUTP和OUTM和BIAS参考信 号，并，出控制电压用于共,出信号46。该信号46驱动N15和M6的栅 极以控制它们的联合电阻。当OUTP和OUTM的共模电平变化时，緩冲器44 的,变化以在供电电压的变化时^# OUTP和OUTM的稳定的共模电平。 在一优选实施例中，当供电电压约为2.5V时，该共模输出电压设计成约为 1.25V。
緩冲器50输出信号52,该信号驱动P15和P16的^JM^制流经匣式开 关和传,48的电流源。
应该理解的是，以上描述的实施例^M是怍为例子介绍的，因此多种变 化和选^^i可能的。特别地，B有源器件、不同^feL性的i殳^^和组合对于^fr通 4^员域技术的技^员是熟知和可以理解的。实践中的^^设计也可以,战善 而实5t^发明。因此，本发明的范围应该被广J^k^L为仅如以下所附权利要求 所阐明的而械定义。
权利要求
1、一种差动线路驱动器，包括:匣式开关，用于向差动输出提供上拉电流和下拉电流，该匣式开关被设置为接收差动输入信号并输出差动输出信号，用于当该上拉或者下拉电流中的一个减小时在该线路驱动器的逻辑状态变化期间向该差动输出提供补充电流的装置。
2、 如;M'决求1所述的差动Wl区动器，进一步包"l^^使能信号的节点， 该使能信号,^^接到该线路驱动器，以使能或者禁用该差动M5M区动器电 路。
3、 ^5^'J^求2所述的差动^M区动器电路，进一步包括 被辦ifc^接在差动输A^i亥匣式开关的相应的输入端之间的串联开关，其中该使能信号激活该串联开关。
4、 如^^'j要求1所述的差动线路驱动器，进一步包^f。下装置，所ii^置 禁用所^于4^供补充电流的装置。
5、 如冲X^，溪求1所述的差动,区动器，进一步包拾 被设置为提供上择电流并汲取下拉电流的电源电压，其中供电范围在1.6V以上。
6、 4wM，J^求1所述的差动^^区动器，进一步包拾緩冲器，被i殳置为接i^;斤述差动输出并提M置该匣式开关中的J^者 下拉电琉之一的信号，从而在大电源电压范围上^#^定的共模渝出电平。
7、 一种差动^5^区动器，该差动^M区动^^t两^TA^之间承载的 差动输入并提供两条渝出*之间承栽的差动输出，该差动线路驱动器包括两个第一晶体管，头^自定义了控制节点并各自定义了第一节点和第二节 点，其中控制节点上的信号辦地决定了通过晶体管从第一节点到第二节点的 导电性，且其中第一节点功能1 > ^接，用于将该电流源连接到第一节点的装置，电;H两个附加晶体管，各自定义了控制节点且各自定义了第三节点和第四节点， 其中在该控制节点上的信号,地决定了经过附加晶体管从第三节点到第四节点的导电性，且其中第四节点功能l^M^b^接，用于连接电流^#第四节点的装置，且其中每个第一晶体管的第二节点连 接到该附加晶体管的第三节点，且其中这些连接限定了该差动输出，连接在四个晶体管的每个控制节点和一个输入信号之间的开关，其中当输 入信号处于一种逻4W态时该输出被驱动到特定的逻IW态，且当该输入的逻 躲态变为相反的逻糾态时，该输出的逻鄉态也 。
8、 一种用于响应差动输入信号来差动船区动传输线的方法，该方法包括 引导差动输入信号到匣式开关，该匣式开关被iM为输出差动输出到传输线，将Ji4i电^^下拉电j;^^接到匣式开关，该匣式开关将J^p下拉电流引 导到差动输出，在该差动输入与输出信号的逻W^态变^ttl间，当该J^者下拉电^U: 一减小时向该差动输出提供补充电流。
9、 如权矛漆求8所述的方法，进一步包^f吏能该差动^4区动器电路。
10、 如^U，J要求8所述的方法，进一步包括通过串联开关辦^tMf该差动输Ai^接到匣式开关的相应的输入端，以及 使能该串联开关。
11、 3wM，J^求8所述的方法，进一步包括禁JL^供补充电流。
12、 如拟'J要求8所述的方法，进一步包拾提供电源以提供该上粒电流并汲取该下拉电流，其中该电源的范围为1.6V 以上。
13、 如^f'J^"求8所述的方法，进一步包拾 放大提m置信号的差动输出，连皿置信号到Ji4iiL者下拉电流之一以^Wf急定的共模渝出电平。
14、 如W'J^求8所述的方法，进一步包拾 响应使能信号禁止差动输入信号到达该匣式开关，和 响应该使能信号禁止补充电流到达差动输出n
全文摘要
具有补充电流源(N3，N4；P3，P4)的差动传输线路驱动器，其克服当该驱动器的逻辑状态被切换时的切换异常和电磁问题。在逻辑转换的过程中，被引向该驱动器的输出端(out P，out M)的电源(P1，P2；N1，N2)可能被阻止传送它的电流。本发明提供一补充电流，其在该转换周期中被激活以提供缺失的电流。本发明揭示的内容还详述了一种保持稳态共模输出电平的共模电路，以便在该驱动器的电源供给改变时帮助控制电磁干扰问题。
文档编号H03K17/16GK101385242SQ200680027203
公开日2009年3月11日 申请日期2006年7月17日 优先权日2005年7月25日
发明者S·M·马卡卢索 申请人:快捷半导体有限公司