专利名称：多级模/数转换器和校准所述转换器的方法
技术领域：
本发明涉及模拟信号到数字信号的转换的技术领域，尤其是涉及 模/数转换器和校准所述转换器的方法。
背景技术：
在很多电子装置上，存在把模拟信号转换为数字信号的需求。数 字移动通信终端给出了这类装置的重要例子。在此类应用里，对低消 耗，低电压和高性能的需求给组成终端电子系统的集成电路的设计带 来尤其苛刻的要求。
基于不断增加的集成水平(例如，纯CMOS技术)生产所述集成 电路的可能性留出了可用于以下芯片的很大空间，即可用于实现目标 在于改善模拟部件/电路性能，例如用于对模拟部件/电路本身引起的 不精确性进行补偿，的数字信号处理(DSP)技术的芯片。
这种趋势也体现在模/数转换器方面，尤其在多级模数转换器方 面，用于其中的校正方法已经开发出来，更通常认作校准方法，用于 校正转换结果中由于转换器中存在的模拟部件例如电容器或者运算放 大器的不理想而存在的误差。例如，所述不理想是归因于转换器输入 时的取样电路电容器不匹配以及归因于实际运算放大器的受限增益带 笕产品■>
现有技术的校正方法中，存在第一类方法，其可能执行前台校准， 即当待转换的模拟信号还没有应用到转换器的输入时执行校准。这类 方法具有以下优点，即有限的电路复杂性和保证正确的转换结果。然 而，前台校准方法存在内在的不足，即其不能在待转换的才莫拟信号已 经应用到转换器的输入时使用。但是在一些应用中，在信号转换过程 中的持续校准是必需的。
为了克服这个不足，开发出来了第二类校准方法。特别地，这类 方法采用了校准方法并且可以在片莫拟信号的转换过程中操作而不干扰 模/数转换器的正常操作。
这类方法通常根据以下进行工作，即把伪随机噪声序列的各自的
样本增加到待转换信号的模拟样本上，以便通过所述序列来调制待校 正的误差。为了改善转换器的性能，通过校正操作来处理转换器的数 字输出以便提取已调制信息。经-睑证明，在所述校正方法的收敛时间C (达到半LSB精度所必需的)和在转换器位数中的分辨率N之间存在
类型关系式
其中，、是取样周期。
从上述关系式可知，例如在分辨率为13位的循环转换器中通过采 用现有4支术的上述本底4交正方法之一并且以5MS/S (百万每秒)的频率 进行操作，可以得到大约30秒的收敛时间。这样长的收敛时间导致现 有技术的本底校准方法不适合用在很多应用中。
发明内容
本发明的目的是提供一种具有以下校正(即校准)系统的模/数转 换器，即该系统保证比现有技术的系统或方法的收敛时间更短的收敛 时间，并且该系统同时拥有有限的电路复杂性。
通过以最通用的形式限定在所附的权利要求1中的模/数转换器来 实现该目的。在从属权利要求里还限定了优选实施例。
本发明的进一步目的是为校准多级模数转换器提供一种方法，其 限定在所附的权利要求11中。
依据本发明的模数转换器的更多的特征和优点从以下示范而并非 对其限制的实施例的细节描述中将更见明显，如
，其中
图1是依据本发明的模/数转换器的示范和特定优选实施例的方框
图2图示地说明了对校准由循环模/数转换器引起的量化误差有用 的模型；
图3图示地说明了与图2中模型相比，随着数字增益校正系统的 增加而更理想的4莫型。
图中，相等或相似的特征由相同的标号表示。
具体实施例方式
图1描述了依据本发明的多级模/数转换器1的优选实施例，其适 合于把输入模拟信号&转换成输出数字信号Z)^。具体讲，模/数转换 器1是这样的，即把输入信号^的模拟样本转换成各自的每个都由N
位组成的数字码A^，其中N是表示转换器1的分辨率的整数。在优选
实施例中，N等于16，但明显地，本发明的原理可以扩展到具有不同
分辨率的模/数转换器。
为了示范而非限制的目的，本说明特定地涉及通常被称为算法模/ 数转换器的循环多级模/数转换器1。然而，应该指出，本发明的原理 也可以被本领域技术人员容易地扩展到不同类型的多级模/数转换器， 例如扩展到所谓的流水线多级模/数转换器。
对于本发明的目的而言，多级模/数转换器意味着如下转换器，即 为了在各自的输出数字码D。 ,的每一步骤解析一个或多个不同的位(即 至少一位)，该数字码实际上表示输出数字信号z^的样本并且相当于 在数字域中的表示，这是一种输入模拟信号^的样本的通过转换器1 来获得的数字码，转换器操作以便在多个步骤中执行各个转换周期。 具体讲，在多级模/数转换器中，特定步骤中的转换通常是基于在先前 步骤中的部分转换产生的剩余。转换周期意味着由多级才莫/数转换器执 行的用以解析输出数字码A^的全部N位的所有操作或步骤。特定地， 为了示范而非限制的目的，本说明涉及以下情况，其中多级模/数转换 器1在每一步骤中解析码A^的一位，因此各个转换周期由N步骤组成， N为转换器分辨率。
参考图1 ,多级模/数转换器1包括取样电路2 ，其具有输入2i 和输出2u。输入2i可以使取样电路2接收待转换模拟信号已。取样电 路2按如下进行操作以便通过输出2u提供组成了样本序列的输入信号 ^的模拟样本。优选地，取样电路2包括具有开关电容器的样本和保 持电路。
连接至取样电路2的输入2i的转换开关8使得如下成了可能，即
选择性地把才莫拟信号^加到取样电路2的输入2i。实际上，在循环转
换器例如如图1所示的模/数转换器1中，待转换模拟信号^只在各个
转换周期的开始被加到取样电路2,以便从取样电路2输出相应的模拟
自的数字码化 ,。在连续的新周期的开始，转换开关8使得以下成为可 能，即再次把模拟信号^加到取样电路2用于新的转换周期的执行。 实际上，由输入模拟信号K 的模拟样本组成的序列G将出现在取样电 路2的输出2u上，每个所述样本被安排在各自的转换周期的初始部分 附近。
模/数转换器1还包括求和节点4,其第一输入4i连接到取样电路 2的输出2u上，其第二输入4ii适合于接收在以下输出中的模拟样本 y乂的伪随机序列，即包含在转换器1中的信号生成模块3的输出。符 号y表示增益因子或者比例因子，其使得以下成为可能，即测量伪随机 序列/,中样本的振幅以及例如通过生成^f莫块3得到控制。由于y只表示 一个比例因子，序列《以及序列"A都要在下文伪随机表达式中涉及。
答复在两个输入4i和4ii中接收到的样本，求和节点4在输出4u
提供新的模拟样本^的序列，其实际上是输入到求和节点4的两个样 本序列^en的样本到样本的给定和。有利地，和序列C-r乂 + G包
括伪随机序列r乂的贡献不存在的多个样本。实际上，所述样本与序列 的相应样本相符。在下文中将详细i兌明所述替4戈的优点。
在特定地有利实施例中，包含了上文，例如，通过^^安以下方式设 置序列〃(的周期，即其等于样本序列《的周期的整数倍(依据因子 ^却)。这样，和序列G将存在于求和节点4的输出中，因此在和序列^ 的各个^坤样本(其是大于1的整数，例如在10到200之间)组中， 将存在包括伪随机r (的贡献的样本。这种生成伪随机序列7 ^的特定 方式是有利的，因为这时生成才莫块3由于它"工作"在比转换器1的 取样频率更低的频率下从而更容易生成。在备选实施例中，可能以全 频率生成伪随机序列并且随后抽取将被计和到已取样模拟信号G的所
述频率的样本的十分之一。
参考图1，模/数转换器1包括模/数转换装置5,该模/数转换装
置5实际上表示连接到求和节点4的输出4u并且具有数字增益《的部 分转换装置，该数字增益《可以由包括在转换器1中的校准模块9控制。 在优选实施例中，所述转换装置5包括低分辨率的模/数转换器5 (实 际上，所述转换器的分辨率决定了在转换周期的每一步骤中解析的数 字码Z^的位数)。优选地，在多级转换器1中通常被称为"子模数转 换器"的模/数转换器5是多阈值的闪型转换器。更具体而言，在描述 的具体例子中，转换器5采用两个阈值并且具有一位的分辨率，因此， 转换器通常由"1.5位子模数转换器"领域中的专家定义。在下文中作 为子^f莫数转换器5的这种类型的转换器对于本领域的技术人员来说一 般是已知的，因此不作进一步说明。
如图1所示，模/数转换器1包括逻辑重组模块13,其连接至子模 数转换器5的输出4u。逻辑重组模块13对于本领域的技术人员来说也 是已知的，实际上，其可以被想象为以下模块，该模块包括寄存器并 且该模块在转换周期的各个步骤中接收和重组源自子模数转换器5的 输出中的位，以便在寄存器中并且在各个转换周期终止时提供数字码
模/数转换器1还包括数/模转换器11,其具有连接至子模数转换 器5的输出5u的输入lli以及具有连接至进一步求和节点6的输入6i 的输出llu,该进一步求和节点6包括在模/数转换器1中。进一步求 和节点6还包括连接至取样装置2的输出2u的第二输入6ii,其是这 样的，即在输出6u提供信号，该信号由在取样装置2的输出中的信号 和在数/模转换器11的输出中的信号的差给出。本领域技术人员已知， 所述差信号是模拟信号(以样本序列的形式)，其表示在每一步骤，在 所述步骤中通过子模数转换器5执行的部分转换的剩余。
如图1所示，模/数转换器1还包括模拟放大装置7,优选地，包 括至少一个运算放大装置7。图1中，G表示所述放大装置7的总增益。 所述放大装置7是这样的，即在输入7i接收源自求和节点6的输出的
差信号以在输出6u上提供已放大的差信号。
本领域技术人员已知，如果循环转换器1在每一步骤中解析输出
数字码的1位，放大装置7的增益G理想地正确地等于2,但是实际上 它经常是一个近似地等于2的数字。然而，如果在转换周期的每一步 骤中解析输出数字码的2位，放大装置7的增益G理想地精确地等于4, 但是实际上它是一个近似地等于4的数字。
放大装置7的输出6u可通过转换开关8连接至取样装置的输入2i, 以便在第一步骤之后执行各个转换周期的步骤。应当指出，实际上， 图1中的模/数转换器1:
在各个转换周期的第一步骤中是这样的，即具有配置，其中待转
换的模拟信号^被加到取样电路2的输入2i并且其中放大装置7的输 出6u与所述输入2i断开，
在各个转换周期的后继步骤中是这样的，即具有第二配置，其中 放大装置7的输出7u连接至取样电路2的输入2i并且其中待转换的 模拟信号^没有被加到取样电路2的输入2i。
应当看到，在该第二配置中，模/数转换器1包括反馈回路，该反 馈回^各包括取样电^各2和;改大装置7。
已知，由于模拟组件和装置内在的不理想性，有效的环路增益G,, 并不具有精确的所述值，该环路增益Gi(^在所述实施例中应当理论上等 于放大装置7的理想增益，此处等于2。内在的不理想性基本上归因于 取样电路2电容器的失配以及归因于放大装置7的增益带宽受限的事 实。
由于这个原因，校准模块9必需修改数字增益"乂减少或消除任何 由于上述不理想性引起的转换误差。更具体而言，校准模块9的目标 是修改数字增益#以便其尽可能的接近环路增益G，。
在更详细的说明校准模块9及其性能前，通过图2所示的简化模 型来说明以下是有用的，即所述不理想性是怎样影响模/数转换器1的 操作的，该简化模型可以分析性地评价弓1入到转换中的误差和数字增 益#与环路增益G,^之间的失配之间的关系。
图2中的简化模型说明了在其扩展版本中的循环转换器。而且， 在图2中，不显示循环转换器中涉及数字增益^的校准的部分。在模型
中，反馈回路的不理想性通过放大模块27进行了概括，该放大模块27 包括等于G"的增益，其实际上相应于图1中转换器1的反馈回路的有 效增益。虚线L把图2中的模型分成两部分，部分A和部分B。部分A 表示在信号^的第一次转换步骤的操作中的循环转换器模型，而部分B 涉及后继步骤。第一步骤的后继步骤通过理想的模/数转换器21来简 单建模，该模/数转换器21引入了剩余量化误差e^。在第一步骤中， 子模数转换器引入了量化误差叫。
依据图2中的模型，在转换周期的终止时，循环转换器的数字码Z^ 可以由以下《会出
从上述公式(1)中可以看出，当存在数字增益^和环路增益G,，的不 匹配时，通过在第一步骤中子模数转换器5引入的量化噪声叫的一部 分渗入到输出因而降低循环转换器的性能。这种现象被称为"量化噪 声渗漏"。特别地，这种噪声渗漏依据在循环转换器的输出中的信号/ 噪声比影响性能；而且，这是一种远非白噪声而与输入^紧密关联的 噪声。
有利地，通过图1中的校准模块9，可以通过把数字增益^配置至 环路增益&，来减少上述现象。
在图3中，图2中的沖莫型通过对数字增益^的校正添加涉及校准系 统的部分而被完善，该模型用于校准出现在输出数字信号D。 ,中的误 差。
具体讲，对增益#的校准包括在^I入量化噪声叫的相同点插入伪随 机序列r、类似于在图1所述的转换器中发生的事情。通过这种方式， 所述伪随机序列在输出中的传输函数与量化噪声在转换器输出中显现 的相同。
应当看到，这时lt出信号可以表示为
依据公式(2),可以了解更进一步的噪声作用是怎样显现在输出 中的，该噪声作用与伪随机序列"乂以及与数字增益和环路增益的差成 比例。
据此，通过在输出Z)^和伪随机序列^之间由乘法器26执行相关乘 积，提取增益失配6是有可能的，其中
<formula>formula see original document page 12</formula>
在上述公式(3)中，符号⑧表示相关乘积。在该说明中，剩余相 关噪声表达式^表示出现在上述等式(3)中的第二项，等式(3)中 增益失配0通过分析性的形式来进行表示。实践中，剩余相关噪声由以 下给出
(4 )
从公式(4)中可以看出，如果Vm,eq1和eqrs与序列tx,是无关联的， 剩余相关噪声L实际上为零。这时，通过最小化增益失配e,例如依 靠最小均方(LMS)算法，有可能(见等式3)把数字增益会收敛至环 路增益G—,所述最小均方(LMS)算法在图3中由环路LMS最小化模 块29实现。这样，有可能(见公式2)从数字输出z^,中消除量化噪声 叫引起的噪音项以及序列,,引起的噪音项。
然而，实际上这并没有发生，因为剩余相关项^是不能被完全忽 略的并且这限制了校准方法的效率。在实际情况中，为了把残留相关L 赋零，有必要增加伪随机序列^乂的长度和/或增加LMS环路最小化模 块29的积分步长。但是，这两种对策都对校准方法收敛方面的性能具 有负面的和明显的影响。
然而，可以看到，在表达式(4)中残留相关^的主要贡献是与输
入信号^成比例的方面，因为所述信号是最大定标信号并且远大于剩 下的项叫("G )+L。
因为这个原因，有利地，依据本发明的模/数转换器1 (图1)的 校准模块9在过程中实现(依靠包含在校准模块9中的相关和去除模
块14) 了输入信号^的数字去除的算法以最小化增益失配e (等式3)。
这可能使剩余相关噪声项l保持得非常低，例如允许在最小化模块
LMS29中高积分步长的使用和/或短伪随机序列的使用。这有利地确定 了高收敛速度。
有利地，如上述更详细的说明，包含伪随机序列^,,的贡献的输入 信号样本和不包含所述贡献的样本都存在于在求和节点4的输出中的 样本序列^中，有可能在校准模块9中进行输入信号已的预测(即估 算)，从数字码Z^开始，该数字码Z^相应于(即由转换生成)在求和 节点4的输出中的序列^的样本，该样本不包含伪随机序列r(的贡献。 可以看到，依据本发明，实际上可以在校准模块9中执行输入信号^的 去除，该去除从相同的子模数转换器4输出的位开始，即在模/数转换 器1中不需要在以下附加路径之上的进一步模/数转换器的费力的加 法，即该附加路径避开了在输入信号^中插入伪随机序列^.(的求和节 点4。
在特定地有利实施例中，输入信号^的预测由在模/数转换器l提 供的插值模块10进行。所述模块10执行数字码化 ,的插值，该数字码 Z)。M,由序列G的样本收敛生成，而该序列^输出自伪随片几序列y. ^的组 件不存在的求和节点4。优选地，但不限于，所述插值是多项式内插法， 更优地是非线性拉格朗日插值。在备选实施例中，用等价插值法和本 领域技术人员已知的方法代替非线性拉格朗日插值可以实现在模块10 中。
在特定地有利实施例中，插值才莫块10包括滤波器FIR,该滤波器 FIR适合于实现对输入信号^的预测有用的插值。
优选地，模块10执行的插值利用在所述样本之前的A^.。-l样本和 在所述样本之后的7V -1样本的转换结果获得输入信号已的样本的数 字估算力。w (与输出自求和节点4的序列G的样本相应，该求和节点4 中存在伪随机序列y乂.的组件)。依据上述说明，在这些2(A"-l)样 本中(并且，因而在相应的数字码中)，伪随才几序列;K.^的贡献没有包 括在内。
一旦获得所述估算，包含在校准模块9中的相关和消去模块14从
相关误差估算中消除输入信号(或者更确切地说，它的贡献)用于所述
误差的随后最小化(最小化模块29)，以便把数字增益^匹配至环路增
益°
在特定优选实施例的下文中，将描述由校准模块9并且尤其是相 关和消去模块14执行的消去方法。
从公式2中可以看出，输出自求和节点4的和序列^样本的转换 A^的结果可以表示为以下，该求和节点4中存在伪随机序列n
从2 ( 1 )样本的转换结果开始，该2 ( aa—-1 )样本在所述样 本之前和在所述样本之后并且不包括伪随机序列y.^的贡献，预测才莫块 IO生成在公式(5)中给出的码的估算A^，其可以表示为
<formula>formula see original document page 14</formula>(6 )
其中，Pre(表示存在于估算中的误差。
消去和相关模块14 (通过连接14i和14ii的存在符号性地在图 1中显示)有利地计算在公式(5)和(6)中给出的数字样本中的差， 实际上计算差
<formula>formula see original document page 14</formula>(7)
然后计算在所述差(7)和伪随机序列(.之间的相关乘积(通过连 接14iii符号性地显示)以便获得由下式给出的增益失配估算误差U
由公式(8)可看出，与公式(3)中给出的失配误差^不同，误差 e，包括剩余相关噪声项^ _、 Pre(,与项^ (公式4)不同，剩
余相关噪声项^ _不再包含与输入信号&成比例的项并且因而具有远
小于t的影响力。
随后可以采用本领域技术人员已知的以下方式来最小化误差e_,
即依靠优选地但不限于实现了 LMS环路最小化的最小化模块10。
应当看到，有利地，预测模块IO被插入校准模块9中，因此无论 什么在模/数转换器1的数字输出(模块13)上，它都没有影响。这样， 即使输入信号的近似估算对于获得远小于误差^的误差^来说也 是足够的，此外还允许预测模块10的简单实现。
强调以下是重要的，即使估算增益误差的方法受到降低采样方式 (因为伪随机序列(在每一个A^时钟周期中被插入一次)的影响，在 依靠输入信号^的消去获得的收敛速度中的增长是如此完全地补偿了 所述降低采样，以至于实验结果显示依据本发明的转换器的校准方法 具有比现有技术的方法甚至快IOO倍的收敛速度。 应当考虑到，预测模块10也以二次抽样的方式操作。在所述模块 10是依靠数字滤波器FIR实现的特定实施例中，可以看到，所述滤波 器对于生成来说是非常简单的，因为观察到，在使用多项式内插法的 情况下，滤波器FIR的系数快速趋向为零。实际上，为了生成具有15MS/S (百万符号每秒)速度的循环模/数转换器(包括1. 5位子模数转换器)， 带19抽头的滤波器FIR是足够的，不得不操作于降低采样模式中，该 滤波器FIR可以依靠存储滤波器系数的查找表、乘法器和累加器生成。 依据上述说明，可以看到，本发明由此完全实现了先前目标。 自然地，为了满足可能的以及具体的需求，本领域的技术人员可 以把大量的修改和变动用到依据本发明的上述模/数转换器和校准方
内。 , 权利要求
1. 一种用于通过多级转换周期把输入信号(Vin)的模拟样本转换成各自的由位组成的数字码(Dout)的多级模/数转换器(1)，各个周期步骤解析各自的数字码(Dout)的至少一位，该转换器(1)包括取样电路(2)，适合于输入所述信号(Vin)并且输出所述模拟样本的第一序列伪随机序列(γ·ts)的生成模块(3)，适合于输出所述伪随机序列的样本；求和节点(4)，输入所述第一序列和所述伪随机序列(γ·ts)，在输出中获得模拟样本的第二序列具有可控制数字增益的转换装置(5)，适合于输入第二序列的样本以便输出所述数字码(Dout)的位；反馈回路(2，6，7，8)，用于执行所述多级转换周期，其具有环路增益(GLoop)并且包括模拟放大装置(7)和所述取样装置(2)；数字校准模块(9)，用于把数字增益()匹配至环路增益(GLoop)；其特征在于所述第二序列()包括所述伪随机序列(γ·ts)的贡献不存在的预定样本；数字校准模块(9)包括预测模块(10)以便生成所述输入信号(Vin)的数字估算该数字估算开始于输出自所述转换装置(5)的由所述预定样本的转换生成的位。
2. 如权利要求1所述的模/数转换器(1 ),其中所述校准模块(10 ) 使用所述估算()以便消除在所述数字增益(《)至所述环路增益(&，)的匹配中所述输入信号(^)引起的干扰。
3. 如前述权利要求中任何一项所述的模/数转换器(1 )，其中所述预测模块(10)是这样的，即依靠插值算法生成所述估算(《()。
4. 如权利要求3所述的模/数转换器(1 ),其中所述算法是这样 的，即实现了非线性拉格朗日插值。
5. 如前述权利要求中任何一项所述的模/数转换器(1 ),其中所述预测模块(10)包括数字滤波器FIR (10)。
6. 如前述权利要求中任何一项所述的模/数转换器(1 ),其中所 述第二序列(^ )包括在所述第二序列(^ )的每个iv一样本中存在所述贡献的样本，其中7V一是大于1的整数，并且其中生成所述估算(力。 () 的预定样本包括在所述贡献存在的样本之前的-1样本和在所述样 本之后的iV一+l样本。
7. 如权利要求6所述的模/数转换器(1 ),其中所述校准模块(9) 是这样的，即依据所述估算(在每个W—转换周期中更新所述数 字增益(#)。
8. 如前述权利要求中任何一项所述的模/数转换器(1 )，其中所 述反馈回路(2, 6, 7, 8 )还包括进一步求和节点(6 ),该进一步求 和节点(6)具有连接至所述取样装置(2)的输出的第一输入(6ii), 第二输入(6i )和连接至所述模拟放大装置(7 )的输出，转换器(1 ) 还包括模/数转换器(11 ),该数/模转换器(11 )具有连接至所述第二 输入(6i )的输出(和连接至所述转换装置(5 )的输出中的输 入(lli )。
9. 如权利要求8所述的模/数转换器(1 ),其中所述反馈回路(2， 6， 7, 8)还包括转换开关(8)，该转换开关(8)连接至所述放大装 置(7)的输出(7u)以便选择性地把所述输出(7u)连接至所述取样 电路(2)的输入(2i)，在所述取样电路(2)的输入(2i)中排除所 述输入信号(K )的应用。
10. 如权利要求9所述的模/数转换器(1 ),其中所述转换开关(8 ) 是这样的，即从第二步骤开始直到各个转换周期的最后步骤为止，在 各个转换周期的第一步骤以后排除所述输入信号(已)到所述取样电 路(2)的应用以及把所述放大装置(7)的输出(7u)连接至所述取 样装置(2)的输入(2i)。
11. 一种用于校准多级模/数转换器(1 )的方法，所述方法包括部分转换装置(5),具有可控制数字增益； 反馈回路(2， 6, 7, 8),具有环路增益， 所述方法包括以下操作把伪随机序列计和至在所述转换器的输入中接收的待转换模拟信 号样本的第一序列，以便从所述和生成第二序列；依靠所述部分转换装置(5)把所述第二序列转换成多个步骤以便 从所述转换器的输出中生成数字码；依据所述数字码，估算所述增益之间的失配误差，所述已估算的 误差包含依赖于所述模拟信号的误差贡献；其特征在于所述第二序列(^)包括所述伪随机序列(r^ )的作用不存在的预定样本；并且其中所述估算操作包括以下操作依靠所述部分转换装置，从所述预定样本的转换生成的数字码开 始生成所述输入模拟信号的样本的数字估算，依靠所述已生成的数字估算消除所述误差贡献。
12.如权利要求11所述的方法，其中所述生成数字估算的操作包 括对从所述预定样本的转换生成的所述数字码进行插值。
全文摘要
一种在多级周期中把输入信号(VIn)的模拟样本(VJn)转换为数字码(Dout)的多级模数转换器(1)，每个周期解析数字码(Dout)的至少一位，转换器(1)包括被计和到所述模拟样本以获得模拟样本的第二序列(V+in)的伪随机序列(Y′ts)的生成模块(3)；带可控制数字增益(g)的转换装置(5)，其接收第二序列(V+in)并且输出所述数字码(Dout)的位；带环路增益(GLoop)的反馈回路(2，6，7，8)，其执行所述多级转换周期；数字校准模块(9)，其把数字增益(g)匹配至环路增益(GLoop)；所述第二序列(V+in)包括没有所述伪随机序列(γ-ts)的作用的预定样本；预测模块(10)，其生成所述输入信号(VIn)的数字估算(Dout)。
文档编号H03M1/10GK101390291SQ200680053504
公开日2009年3月18日 申请日期2006年2月27日 优先权日2006年2月27日
发明者G·A·塞素拉, R·G·马索利尼 申请人:意法半导体股份有限公司