专利名称：一种自动增益控制电路及其系统以及自动增益控制方法
技术领域：
本发明涉及一种自动增益控制(AGC )电路，包括该电路的系统， 以及一种自动增益控制方法。
技术背景本发明具体涉及一种自动增益控制(AGC)电路，包括- 一个可变增益放大器(VGA)适应于接收一个接收信号，并输 出一个放大信号到一个模数转换器(ADC),- 一个增益控制器(GC)，连接到所述可变增益放大器，用于接 收所述放大信号并且控制所述可变增益放大器的增益。当接收信号来自例如一个振动传感器，该接收信号可以是一个具 有多个数量级的振幅的脉冲信号。一般情况下，低输入增益和高分辨率的模数转换器(ADC)被用 于转换类似接收信号。但是当接收信号是一个脉冲信号时，非常有必 要调整在ADC全部输入电压范围与接收信号最大电压之间的一个重 要差值。这就是为何在大多数时候，放大信号具有一个很小的振幅， 还伴有噪音。此外，高分辨率的ADC的使用也有很大的开销。另 一种方法是在ADC之前使用 一个自动增益控制(AGC )电路。 AGC是指一个电路，该电路的增益的变化基本上取决于接收信号振 幅的大小，以便于维持放大信号水平基本上是不变。正如专利US-5 606 284中所描述的，AGC电路包括至少一个针对接收信号的模拟放 大器，该接收信号通过一个模拟反馈信号进行自动控制。不幸的是， 放大信号必须被结合到反馈回路中以产生VGA增益控制电压。因此， 时间常数必须足够大，并且这样的AGC电路并不非常适合于在振幅 上具有很多变化的脉冲信号。发明内容本发明的目的之一是，通过提供一个用于自动增益控制的有效电 路来解决这个问题，并且不需要一个综合电路。为了达到这个效果，增益控制器适应于-每当放大信号已达到一个预定的门限值时，确定门限事件的发生；-每当门限事件发生时，减小可变增益放大器的增益； -计算从上一次门限事件起始的一个时延；-如果该时延大于一个指定的时延数值并且该可变增益放大器 的增益不是最大值时，增加该可变增益放大器的增益。得益于对于VGA增益的调节，甚至在第一次脉冲期间，预期接 收信号的振幅变化也是可能的，并且，即使接收信号大小发生变化， 获得一个恒定的信噪比(SNR， signal-to-noise ration)也是可能的。 此外，VGA以及增益控制器的成本也相对较低，并且可能比具有一 个可变量化噪音的高分辨率的ADC更低。在本发明提出的自动增益控制电路的优选实施例中，以下技术特 征中的 一个和/或其他技术特征可以选择地被采用-增益控制器适应于在两个模数转换器的两个样本转换间，控制 可变增益放大器的增益变化；-增益控制器适应于通过一个串行总线(serial bus)发送一个由 模数转换器给出的第 一数值，以及一个表示可变增益放大器的增益的 第二数值；-每当出现门限事件并且如果可变增益放大器的增益不是最小 值时，增益控制器以2的倍数的因子减小可变增益放大器的增益；-每当出现门限事件并且如果可变增益放大器的增益不是最小 值时，增益控制器以一个预定数值减小可变增益放大器的增益，该预 定数值取决于两个连续第 一数值之间的绝对差；-如果所述时延大于一个指定的延时值，并且可变增益放大器的 增益不是最大值时，增益控制器以2的倍数的因子增加可变增益放大 器的增益；-所述增益控制器是一个逻辑可编程装置(programmable logic device );-自动增益控制电路是一个应用特定集成电路(application specific integrated circuit);-增益控制器可以管理两条通路，其具有两个模数转换器以及两 个可变增益放大器，其中的每个都包含在一个或两个电路中；-可变增益放大器进一步包括一个具有数字电位器(digital potentiometer)的举争4奂》文大器。本发明的另 一个目的是提供一种包括自动增益控制电路的系统， 该系统进一 步包括一个连接到所述自动增益控制电路的模数转换器， 用于从所述可变增益放大器中接收所述放大信号。该系统还可以进一步包括一个连接到所述可变增益放大器的振 动传感器，其中，所述接收信号被所述可变增益放大器从所述振动传 感器中所接收。本发明的另 一个目的是提供一种对可变增益放大器进行自动增 益控制的有效方法，所述可变增益放大器对一接收信号进行放大，并 输出一个放大信号，该方法包括以下步骤-每当所述放大信号达到一个预定门限时，确定门限事件的发生；國每当出现一个门限事件时，减小可变增益放大器的增益； -测量从上一次门限事件起始的时延；-如果所述时延大于一个指定时延值，并且可变增益放大器的增 益不是最大值时，增加可变增益放大器的增益。
参考附图，通过以下对于多种实施例的其中之一的详细描述，本 发明的其他技术特征以及优点将会更加明晰。在附图中图1是示出了根据本发明的一个自动增益控制(AGC)电路的结 构图；图2是示出了一个可变增益放大器(VGA)的结构图；6图3示出了一个接收信号；图4示出了图3所示的接收信号的放大信号。
具体实施方式
在图1中，传感器1产生一个传感信号S,例如表示一个物体的 振动。在这种情况下，传感器可以是一个压电元件(piezoelectric element )。该传感信号S输入到一个信号调节(SC， signal conditioning ) 电路2，该电路包括至少一个滤波器，用于减少传感信号S的高频噪 音，再输出一个接收信号R。自动增益控制(AGC)电路10接收所 述接收信号R,产生一个放大信号A,该信号通过模数转换器(ADC) 20转化为数字数据D。例如，ADC20可以是一个德州仪器(Texas Instruments )生产的 PCM1803,该器件是一个高性能、低开销、单片机立体模数转换器。 在这种情况下，ADC 20可以为AGC电路10输出 一 个时钟信号CLK , 用于一系列音频数字数据D的同步，以及一个左右信号(left-right signal) LRCLK,用于定义当前被转换的数据D来自左边或右边的输 入通路。这些附加信号有助于AGC电路10同步到ADC，以及识别 每一采样。自动增益控制(AGC)电路10至少包括一个可变增益放大器 (VGA) 11以及一个增益控制器(GC) 12。VGA的实现可以如图2所揭示的那样。它是一个转换放大器13, 最终具有在居中的Vcc/2上的信号，该信号为放大器供应电压Vcc的 一半。该放大站使用了三个电阻器 一个输入电阻14 (电阻为Ra), 一个第一反馈电阻15(电阻为r)以及一个第二反馈电阻(电阻为Rb)。 第一和第二反馈电阻15、 16串联连接。接着，转换放大器13的增益 由以下/>式产生<formula>formula see original document page 7</formula>这种简单的转换放大器可以通过调整其电阻器的值，获得一个大 范围的增益。第二反馈电阻16是一个可编程的可变电阻，也称为数字电位器。 该种电阻器的一个例子是模拟装置AD5162,该装置是一个双通道256 位串^f亍外"i殳4妄口 ( dual 256-position Serial Peripheral Interface)数字电 位器。SPI总线是一个4线同步串行通信接口 ，该接口在许多微处理 器芯片中被用于相对低速的连接。该SPI总线可以用于AGC中，以 从增益控制器(GC )12传送一个数字增益值到可变增益放大器(VGA ) 11。在8比特数字电位器的情况下，例如AD5162,数字增益值G可 以取0到255之间的任意整数值。第二反々贵电阻16的阻值Rb通过一 个简单的线性公式给出<formula>formula see original document page 8</formula>(2)
其中Re是端到端的阻值(最大阻值)，Rw是触头接触电阻(最小阻值)。转换放大器13的第一反馈电阻15有助于补偿触头电阻Rw作用。 因而，以2为因子获得真正的转换放大器13的增益变化是有可能的， 例如增益控制器(GC)已在图1中详细描述，其本身包括一个信号 比较器17以及一个逻辑电路18。信号比较器17将放大信号A与一个门限T进行比较，并输出二 进位的比较信号C。在具有一个非居中的放大信号A的一般情况下，比较器17将放 大信号A与门限Tl和T2进行比较。如果放大信号A高于门限Tl 或者低于门限T2，则比较信号C将处于"真"(true)的状态下，用 比较信号C的Vcc电压表示，否则比较信号C将处于"假"(false ) 的状态下，用O电压或接地电压表示。。倘若居中信号在 0电压附近，比较信号C按照以上的一般情况确定，其中Tl等于T, T2等于-T。倘若居中信号在Vcc/2电压附近，比较信号C按照以上 一般情况确定，其中Tl等于Vcc/2+T， T2等于Vcc/2-T。图1, 3和4示出了一个结构图以及居中信号在0电压附近情况 下的信号，相关说明基于0电压附近的居中信号。逻辑电路18使用比较信号C和ADC数字信号D以及ADC时钟 信号CLK，用于为VGA11提供所述数字增益值G，以及为用户电路 (图中没有示出)提供一个完全数字数据DOUT和时钟信号CLK, 例如，用户电路可以是一个微控制器、微处理器或者一个数字信号处 理器(DSP)。逻辑电路18的制造可以通过使用 一些连接在一起的逻辑门电路， 或者通过使用一个可编程逻辑装置(PLD， Programmable Logic Device )例如一个PAL装置(可编程逻辑阵列，Programmable Logic Array )、或者一个GAL装置(通用阵列逻辑，Generic Array Logic )、 或者一个CPLD装置(复杂可编程逻辑装置，Complex Programmable Logic Device)、或者一个FPGA装置(现场可编程逻辑装置， Field-Programmable Logic Device)，或者通过4吏用 一个专用集成电路 (Application Specific Integrated Circuit,ASIC ),或者任何可执行所有 下文描述的逻辑的装置。这些PLD通过使用一种叫做硬件描述语言 (Hardware Description Language,HDL )的i吾言进4亍编禾呈。该ASIC最 终可以集成所有AGC电路10的所有功能或者所有功能中的任意部 分，例如，包括信号SC电路2, VGA电路11, GC电路12以及ADC 电路20。然而，对于大规^莫生产，ASIC设计可能比PLD设计更有效。最初，逻辑电路18将VGA的增益值G设置为最大值(例如255, 在8比特数字电位器的情况下)。然后，每当放大信号A已达到预定门限T时，也就是说，每当 比较信号处于"真"的状态时，逻辑电路18确定门限事件的发生。对于每个门限事件，逻辑电路18通过减小它的输出增益值G来减小VGA的增益(例如，以2为因子减小增益，以改变数字增益值 G)。
逻辑电路18还测量从上次门限事件起始的延时。这可以通过从 上一次比较信号C处于"真"的状态开始简单计算采样的数目来完成。 倘若使用PCM1803立体ADC，逻辑电路18仅仅需要计算左右信号 LRCLK的上升沿。
如果VGA增益不是最大值(如255 )，并且测量到的时延大于 一个指定值 T,那么逻辑电路18通过增加数字增益值G来增加VGA 的增益(例如，以2为因子增加增益，以改变数字增益值G)。
如果一个新的门限事件发生在被测量的时延变得大于所述指定 值 T之前，那么逻辑电路18通过减小其输出增益值G来减小VGA 的增益，并且所述时延被简单地初始化到0值。接着，VGA的增益 可以增加，第一次在时延T之后，如果没有发生门限事件；第二次 在时延2. T之后，如果没有发生门限事件。另一种方法是，当VGA 的增益第一次增加时，将时延初始化到0值。在这种情况下，VGA 的增益可以在时延 T之后第二次增加，如果没有发生门限事件(从 上一次时延初始4t起)。
逻辑电路18为用户电路提供一个完全的数字数据DOUT，该数 据混合了来自ADC的数字数据D和VGA的数字增益值G，从而， 用户微处理器电路可以计算接收信号R的实际值。倘若有两个通路 (具有两个ADC或者一个双通路的ADC),逻辑电路18也可以管 理所有这些设备并提供一个完整的数字数据DOUT,该数据则混合了 左侧通路的数字数据D、左侧通路的VGA的增益值G、右侧通路的 数字数据D、右侧通路的VGA的增益值G，并且提供一个LRCLK 信号，用于确定DOUT中的当前数据是来自左侧还是右侧输入通路。
在本发明的第二实施例中，VGA 11的增益可以通过一个预定的 因子值被增加或者减小，例如，可以是2或4或者2的倍数。
在本发明的第三实施例中，每当门限事件出现时，逻辑电路18 计算出两个连续的来自ADC20的数字数据D之间的绝对差DIFF:DIFF = abs( D(n) — D(n國l)) (3)
其中
-T是ADC的采样周期，
-n是指采样时刻nT,
-n-l是指前一采样时刻(n-l) T,
-D(n)是指在时刻nT时来自ADC 20的数字数据D,
-D(n-l)是在时刻(n-l ) T时来自ADC 20的数字数据D。
如果绝对差DIFF低于一个预定值，则增益按照第一因子减小，
例如2,否则增益按照一个大于所述第一因子的第二因子减小，例如4。
得益于本发明的第三实施例，VGA 11的增益以一个预定的因子 自动减小，并且VGA 11的增益容易且很好地适应于放大信号A的演变。
图3示出了来自一个不包括本发明的自动增益放大器的振动传感 器1的典型的放大信号A，看上去像是一个振动结构的脉冲响应，具 有第一个高脉冲，并且随后的振动幅度越来越小。振动幅度减小的速 度至少取决于振动结构的阻尼特性。如图3中所示，将该放大信号A 保持在低于门限T以下是困难的，并且在2到3次振动后，放大信号 A已经变得很小。这种类型的信号导致了饱和度问题(saturation problems)以及较差的信噪比。
例如，在Al和A2之间以及A3和A4之间，放大信号A超过门 限水平T,伴随高风险的饱和度以及放大器的非线性。
图4示出了具有本发明的的自动增益放大器的相同的放大信号 A。当信号在A1处达到门限水平T时，增益控制器12减小VGA 11 的增益，然后该信号下降，保持在低于门限水平T以下。在一个预定 时延 T之后，放大信号A在A5处，增益控制器12重新增加VGA 11 的增益，在未修改的信号之后的信号中产生另一个跳跃。这个例子显 示了 AGC 10是如何将放大信号A保持在门限T以下的。
根据本发明的AGC不断地适应可变增益放大器的增益值以使信号保持在门限值以下，并具有一个最大的放大率。这就是为何放大信
号的信噪比(SNR)可以保持为一个恒定，且尽可能高。凭借这些装 置和方法，就有可能得到一个接收信号的精确的模数转换，以及比具 有高分辨率的模数转换器更低的开销。
权利要求
1、一种自动增益控制电路，包括-一可变增益放大器(11)，所述可变增益放大器(11)适应于接收一个接收信号(R)并输出一个放大信号(A)到一个模数转换器(20)，以及-一增益控制器(12)，所述增益控制器(12)被连接到所述可变增益放大器(11)，并用于接收所述放大信号(A)以及控制所述可变增益放大器(11)的增益，其中，所述增益控制器(12)适应于-每当所述放大信号(A)达到一预定门限时，确定门限事件的发生；-每当出现门限事件时，减小所述可变增益放大器(11)的所述增益；-测量从上一次门限事件起始的一时延；-如果所述时延大于一个指定时延值，并且所述可变增益放大器(11)的增益不是最大值时，增加所述可变增益放大器(11)的增益。
2、 根据权利要求1所述的自动增益控制电路，其中，所述增益控制器 (12)适应于在所述模数转换器转换的两个采样之间，控制所述可变增益放大器(11)的增益的变化。
3、 根据权利要求1或2所述的自动增益控制电路，其中，所述增益控 制器(12)适应于通过一个串行总线发送一个由所述模数转换器给出的 第一数字数值，以及表示所述可变增益放大器(11)的增益的一第二数 字数值。
4、 根据权利要求1至3中任一项所述的自动增益控制电路，其中，每 当门限事件发生并且所述可变增益放大器(11)的增益不是最小值时， 所述增益控制器(12 )以2的倍数的因子，减小所述可变增益放大器(11) 的增益。
5、 根据权利要求3所述的自动增益控制电路，其中，每当门限事件发 生并且所述可变增益放大器(11)的增益不是最小值时，所述增益控制 器(12)以一个预定值减小所述可变增益放大器(11)的增益，所述预 定值取决于两个连续的所述第 一数字数值之间的绝对差。
6、 根据权利要求1至5中任一项所述的自动增益控制电路，其中，如 果所述时延大于一个指定时延值并且所述可变增益放大器(11)的增益 不是最大值时，所述增益控制器(12)以2的倍数的因子增加所述可变 增益放大器(11)的增益。
7、 根据权利要求1至6中任一项所述的自动增益控制电路，其中，所 述增益控制器(12)是一个可编程逻辑装置(PLD)。
8、 根据权利要求1至6中任一项所述的自动增益控制电路，其中，所 述自动增益控制电路(10)是一个专用集成电路(ASIC)。
9、 根据权利要求1至8中任一项所述的自动增益控制电路，其中，所 述增益控制器(12)可以管理两条通路，具有两个模数转换器以及两个 可变增益放大器(11),它们的每一个在一个或两个电路中。
10、 根据权利要求1至9中任一项所述的自动增益控制电路，其中，所 述可变增益放大器(11)进一步包括具有数字电位器(16)的转换放大 器(13)。
11、 一种系统，包括如前面权利要求中任一项所述的自动增益控制电路 (10),该系统进一步包括连接到所述自动增益控制电路(10)的模数转换器(20 ),用于从所述可变增益放大器(11 )中接收所述放大信号(A )。
12、 根据权利要求11所述的系统，该系统进一步包括连接到所述可变增 益放大器(11)的振动传感器(1)，其中，所述接收信号(R)被所述 可变增益放大器(11)从所述振动传感器(1)处接收。
13、 一种用于对可变增益放大器(11)进行自动增益控制的方法，所述 可变增益放大器(11)放大一个接收信号(R)并输出 一个放大信号(A )， 该方法包括以下步骤-每当所述放大信号(A)达到一个预定门限时，确定门限事件的发生； -每当一个门限事件发生时，减小所述可变增益放大器(11)的增益； -测量从上一次门限事件起始的一时延；-如果所述时延大于一个指定时延值并且所述可变增益放大器(11)的 增益不是最大值时，增加所述可变增益放大器(11)的增益。
全文摘要
一种自动增益控制电路，包括一个可变增益放大器(11)适应于接收一个接收信号(R)并且输出一个放大信号(A)到一个模数转换器(20)，以及一个增益控制器(12)，该增益控制器连接到所述可变增益放大器(11)用于接收所述放大信号(A)，并用于控制所述可变增益放大器(11)的增益。该增益控制器(12)适应于决定一个门限事件的发生，每当放大信号(A)已达到一个预定的门限值、即发生门限事件时，减小可变增益放大器(11)的增益，并测量从上一次门限事件起始的一个时延，如果该时延大于一个指定的时延数值并且该可变增益放大器(11)的增益不是最大值时，增加该可变增益放大器(11)的增益。
文档编号H03G7/08GK101632222SQ200680056657
公开日2010年1月20日 申请日期2006年10月25日 优先权日2006年10月25日
发明者弗兰克·本哈穆达, 罗斯·克里·瑛, 让-米歇尔·李奴特 申请人:传感器公司